MICROCHIP DS50003319C-13 Ethernet HDMI TX IP Uputstvo za upotrebu

Microchipov IP predajnik multimedijalnog interfejsa visoke definicije (HDMI) podržava prenos video i audio paketnih podataka opisanih u specifikaciji HDMI standarda.

HDMI koristi Transition Minimized Differential Signaling (TMDS) za efikasan prenos značajnih količina digitalnih podataka na proširenim razdaljinama kablova, obezbeđujući brz, serijski i pouzdan prenos digitalnog signala. TMDS veza se sastoji od jednog kanala sata i tri kanala podataka. Takt video piksela se prenosi na TMDS kanalu sata, što pomaže da se signali održe u sinhronizaciji. Video podaci se prenose kao 24-bitni pikseli na tri TMDS kanala podataka, pri čemu je svaki kanal podataka određen za komponentu crvene, zelene i plave boje. Audio podaci se prenose kao 8-bitni paketi na TMDS zelenom i crvenom kanalu.

TMDS enkoder omogućava prijenos serijskih podataka velikom brzinom, istovremeno minimizirajući potencijal za elektromagnetne smetnje (EMI) preko bakrenih kablova minimiziranjem broja prijelaza (smanjivanjem smetnji između kanala) i postiže balans istosmjerne struje (DC) na žicama , držeći broj jedinica i nula na liniji gotovo jednakim.

HDMI TX IP je dizajniran da se koristi zajedno sa PolarFire® SoC i PolarFire uređaji primopredajnici. IP je kompatibilan sa HDMI 1.4 i HDMI 2.0, koji podržava do 60 sličica u sekundi, sa maksimalnom propusnošću od 18 Gbps. IP koristi TMDS enkoder koji konvertuje 8-bitne video podatke po kanalu i audio paket u 10-bitnu DC-balansiranu sekvencu sa minimalnim prelazom. Zatim se prenosi serijski brzinom od 10 bita po pikselu, po kanalu. Tokom perioda zatamnjenja videa, kontrolni tokeni se prenose. Ovi tokeni se generišu na osnovu hsync i vsync signala. Tokom perioda ostrva podataka, audio paket se prenosi kao 10-bitni paket na crvenom i zelenom kanalu.

Uputstvo za upotrebu

DS50003319C – 1

Rezime

Sljedeća tabela daje sažetak HDMI TX IP karakteristika.

Tabela 1. HDMI TX IP karakteristike

Core Version	Ovaj korisnički vodič podržava HDMI TX IP v5.2.0
Podržano Porodice uređaja	• PolarFire® SoC • PolarFire
Podržani tok alata	Zahtijeva Libero® SoC v11.4 ili novija izdanja
Podržano Interfejsi	Interfejsi koje podržava HDMI TX IP su: • AXI4-Stream – Ovo jezgro podržava AXI4-Stream do ulaznih portova. Kada je konfigurisan u ovom režimu, IP uzima standardne žalbene signale AXI4 Stream kao ulaze. • AXI4-Lite konfiguracijski interfejs – Ovo jezgro podržava AXI4-Lite konfiguracijski interfejs za 4Kp60 zahtjev. U ovom režimu, IP ulazi se dobijaju sa SoftConsole. • Native – Kada je konfigurisan u ovom režimu, IP uzima izvorne video i audio signale kao ulaze.
Licenciranje	HDMI TX IP ima sljedeće dvije opcije licence: • Šifrirano: Kompletan šifrovani RTL kod je obezbeđen za jezgro. Dostupan je besplatno uz bilo koju Libero licencu, što omogućava instanciranje jezgra pomoću SmartDesign-a. Možete izvoditi simulaciju, sintezu, raspored i programirati FPGA silicij koristeći Libero dizajn paket. • RTL: Kompletan RTL izvorni kod je licencno zaključan, koji se mora kupiti zasebno.

Karakteristike

HDMI TX IP ima sljedeće karakteristike:

• Kompatibilan za HDMI 2.0 i 1.4b

• Podržava jedan ili četiri simbola/piksel po ulazu sata

• Podržava rezolucije do 3840 x 2160 pri 60 fps

• Podržava 8, 10, 12 i 16-bitnu dubinu boje

• Podržava formate boja kao što su RGB, YUV 4:2:2 i YUV 4:4:4

• Podržava zvuk do 32 kanala

• Podržava shemu kodiranja – TMDS

• Podržava Native i AXI4 Stream Video i Audio Data interfejs

• Podržava Native i AXI4-Lite konfiguracijski interfejs za modifikaciju parametara

Uputstva za instalaciju

IP jezgro mora biti instalirano u IP katalog Libera® SoC softver automatski putem funkcije ažuriranja IP kataloga u Libero SoC softveru ili se ručno preuzima iz kataloga. Jednom kada se IP jezgro instalira u Libero SoC softverski IP katalog, konfiguriše se, generiše i instancira unutar SmartDesign-a za uključivanje u Libero projekat.

Uputstvo za upotrebu

DS50003319C – 2

Iskorišćenje resursa (Postavi pitanje)

HDMI TX IP je implementiran u PolarFire® FPGA (MPF300T – 1FCG1152I paket).

Sljedeća tabela navodi resurse koji se koriste kada je g_PIXELS_PER_CLK = 1PXL.

Tabela 2. Korištenje resursa za 1PXL

	g_COLOR_FORMAT g_BITS_PER_COMPONENT (bitovi)	g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Tkanina		4LUT	Fabric DFF	Interfejs 4LUT	Interfejs DFF	uSRAM (64×12)
RGB	8	Omogući	Onemogući	787	514	108	108	9
	8	Onemogući	Onemogući	819	502	108	108	9
	10	Onemogući	Onemogući	1070	849	156	156	13
	12	Onemogući	Onemogući	1084	837	156	156	13
	16	Onemogući	Onemogući	1058	846	156	156	13
YCbCr422	8	Onemogući	Onemogući	696	473	96	96	8
YCbCr444	8	Onemogući	Onemogući	819	513	108	108	9
	10	Onemogući	Onemogući	1068	849	156	156	13
	12	Onemogući	Onemogući	1017	837	156	156	13
	16	Onemogući	Onemogući	1050	845	156	156	13

Sljedeća tabela navodi resurse koji se koriste kada je g_PIXELS_PER_CLK = 4PXL.

Tabela 3. Korištenje resursa za 4PXL

	g_COLOR_FORMAT g_BITS_PER_COMPONENT (bitovi)	g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Tkanina		4LUT	Fabric DFF	Interfejs 4LUT	Interfejs DFF	uSRAM (64×12)
RGB	8	Onemogući	Omogući	4078	2032	144	144	12
		Omogući	Onemogući	1475	2269	144	144	12
		Onemogući	Onemogući	1393	1092	144	144	12
	10	Onemogući	Onemogući	2151	1635	264	264	22
	12	Onemogući	Onemogući	1909	1593	264	264	22
	16	Onemogući	Onemogući	1645	1284	264	264	22
YCbCr422	8	Onemogući	Onemogući	1265	922	144	144	12
YCbCr444	8	Onemogući	Onemogući	1119	811	144	144	12
	10	Onemogući	Onemogući	2000	1627	264	264	22
	12	Onemogući	Onemogući	1909	1585	264	264	22
	16	Onemogući	Onemogući	1604	1268	264	264	22

Uputstvo za upotrebu

DS50003319C – 3

HDMI TX IP konfigurator

1. HDMI TX IP konfigurator (Postavi pitanje)

Ovaj odeljak pruža prekoview sučelja HDMI TX Configurator i njegovih različitih komponenti.

HDMI TX konfigurator pruža grafički interfejs za podešavanje HDMI TX jezgre za specifične zahteve za video prenos. Ovaj konfigurator omogućava korisniku da odabere parametre kao što su Bits Per Component, Format boje, Broj piksela, Audio Mode, Interface, Testbench i License. Neophodno je pravilno podesiti ove postavke kako biste osigurali efikasan prijenos video podataka preko HDMI-ja.

Interfejs HDMI TX konfiguratora sastoji se od raznih padajućih menija i opcija koje omogućavaju korisnicima da prilagode postavke HDMI prenosa. Ključne konfiguracije su opisane u Tabela 3-1.

Sljedeća slika daje detaljan prikaz view sučelja HDMI TX Configurator.

Slika 1-1. HDMI TX IP konfigurator

Interfejs također uključuje tipke OK i Cancel za potvrdu ili odbacivanje napravljenih konfiguracija.

Uputstvo za upotrebu

DS50003319C – 5

Implementacija hardvera

2. Implementacija hardvera (Postavi pitanje)

HDMI predajnik (TX) se sastoji od dva stages:

• XOR/XNOR operacija, koja minimizira broj prijelaza

• INV/NONINV, koji minimizira disparitet (DC balans). Dodatna dva bita se dodaju u ovom stage rada. Kontrolni podaci (hsync i vsync) se kodiraju u 10 bita u četiri moguće kombinacije kako bi se prijemniku pomogao da sinkronizira svoj sat sa satom predajnika. Mora se koristiti primopredajnik zajedno sa HDMI TX IP za serijalizaciju 10 bita (režim 1 piksela) ili 40 bita (režim 4 piksela).

Konfigurator takođe prikazuje prikaz HDMI Tx jezgre, označen kao HDMI_TX_0, što ukazuje na različite ulazne i izlazne veze koje su povezane sa jezgrom. Postoje tri načina za HDMI TX sučelje i objašnjeni su kako slijedi:

Režim formata RGB boje

Portovi HDMI TX IP za jedan piksel po satu kada je audio mod omogućen i format boje je RGB za PolarFire® uređaja prikazan je na sljedećoj slici. Vizualni prikaz portova HDMI Tx jezgre kako slijedi:

• Signali kontrolnog sata su R_CLK_LOCK, G_CLK_LOCK i B_CLK_LOCK. Signali sata su R_CLK_I, G_CLK_I i B_CLK_I.

• Kanali podataka uključujući DATA_R_I, DATA_G_I i DATA_B_I.

• Signali pomoćnih podataka su AUX_DATA_R_I i AUX_DATA_G_I.

Slika 2-1. HDMI TX IP blok dijagram (RGB format boja)

Za više informacija o I/O signalima za RGB format boja, pogledajte Tabela 3-2.

YCbCr444 Režim formata boje

Portovi HDMI TX IP za jedan piksel po taktu kada je audio režim omogućen i format boje je YCbCr444 prikazan je na sledećoj slici. Vizualni prikaz portova HDMI Tx jezgre kako slijedi:

• Kontrolni signali su Y_CLK_LOCK, Cb_CLK_LOCK i Cr_CLK_LOCK.

• Signali sata su Y_CLK_I, Cb_CLK_I i Cr_CLK_I.

Uputstvo za upotrebu

DS50003319C – 6

Implementacija hardvera

• Kanali podataka uključujući DATA_Y_I, DATA_Cb_I i DATA_Cr_I.

• Ulazni signali pomoćnih podataka su AUX_DATA_Y_I i AUX_DATA_C_I.

Slika 2-2. HDMI TX IP blok dijagram (YCbCr444 format boja)

Za više informacija o I/O signalima za YCbCr444 format boja, pogledajte Tabela 3-6. YCbCr422 Režim formata boje

Portovi HDMI TX IP za jedan piksel po taktu kada je audio režim omogućen i format boje je YCbCr422 prikazan je na sledećoj slici. Vizualni prikaz portova HDMI Tx jezgre kako slijedi:

• Kontrolni signali su LANE1_CLK_LOCK, LANE2_CLK_LOCK i LANE3_CLK_LOCK. • Signali sata su LANE1_CLK_I, LANE2_CLK_I i LANE3_CLK_I.

• Kanali podataka uključujući DATA_Y_I i DATA_C_I.

Uputstvo za upotrebu

DS50003319C – 7

Implementacija hardvera

Slika 2-3. HDMI TX IP blok dijagram (YCbCr422 format boja)

Za više informacija o I/O signalima za YCbCr422 format boja, pogledajte Tabela 3-7 Uputstvo za upotrebu

DS50003319C – 8

HDMI TX parametri i signali interfejsa

3. HDMI TX parametri i signali interfejsa (Postavi pitanje)

Ovaj odjeljak govori o parametrima u HDMI TX GUI konfiguratoru i I/O signalima. 3.1 Parametri konfiguracije (Postavi pitanje)

Sljedeća tabela navodi konfiguracijske parametre u HDMI TX IP.

Tabela 3-1. Parametri konfiguracije

Naziv parametra	Opis
Format boje	Definira prostor boja. Podržava sljedeće formate boja: • RGB • YCbCr422 • YCbCr444
Broj bitova po komponenta	Određuje broj bitova po komponenti boje. Podržava 8, 10, 12 i 16 bita po komponenti.
Broj piksela	Označava broj piksela po ulazu sata: • Piksel po satu = 1 • Piksel po satu = 4
4Kp60 Podrška	Podrška za 4K rezoluciju pri 60 sličica u sekundi: • Kada je 1 omogućena podrška za 4Kp60 • Kada je 0, podrška za 4Kp60 je onemogućena
Režim zvuka	Konfigurira način prijenosa zvuka. Audio podaci za R i G kanal: • Omogući • Onemogući
Interface	Native i AXI stream
Testbench	Omogućava odabir okruženja testbench-a. Podržava sljedeće opcije testbench-a: • Korisnik • Ništa
Licenca	Određuje tip licence. Pruža sljedeće dvije opcije licence: • RTL • Šifrirano

3.2 Luke (Postavi pitanje)

U sljedećoj tabeli navedeni su ulazni i izlazni portovi HDMI TX IP za izvorni interfejs kada je audio režim omogućen, a format boje RGB.

Tabela 3-2. Ulazni i izlazni signali

Naziv signala	Smjer	Širina	Opis
SYS_CLK_I	Input	1-bitni	Sistemski sat, obično isti sat kao i kontroler ekrana
RESET_N_I	Input	1-bitni	Asinhroni signal aktivno-niskog resetovanja
VIDEO_DATA_VALID_I	Input	1-bitni	Ispravan unos video podataka
AUDIO_DATA_VALID_I	Input	1-bitni	Važeći ulaz audio paketa podataka
R_CLK_I	Input	1-bitni	TX sat za “R” kanal iz XCVR
R_CLK_LOCK	Input	1-bitni	TX_CLK_STABLE za R kanal iz XCVR
G_CLK_I	Input	1-bitni	TX sat za “G” kanal iz XCVR
G_CLK_LOCK	Input	1-bitni	TX_CLK_STABLE za G kanal iz XCVR
B_CLK_I	Input	1-bitni	TX sat za “B” kanal iz XCVR

Uputstvo za upotrebu

DS50003319C – 9

HDMI TX parametri i signali interfejsa

………..nastavljeno Naziv signala Smjer Širina Opis
B_CLK_LOCK	Input	1-bitni	TX_CLK_STABLE za B kanal iz XCVR
H_SYNC_I	Input	1-bitni	Horizontalni sinhronizacioni puls
V_SYNC_I	Input	1-bitni	Vertikalni sinhronizovani puls
PACKET_HEADER_I	Input	PIXELS_PER_CLK*1	Zaglavlje paketa za audio pakete podataka
DATA_R_I	Input	PIXELS_PER_CLK*8	Unesite “R” podatke
DATA_G_I	Input	PIXELS_PER_CLK*8	Unesite “G” podatke
DATA_B_I	Input	PIXELS_PER_CLK*8	Unesite “B” podatke
AUX_DATA_R_I	Input	PIXELS_PER_CLK*4	Audio paket podataka „R” kanala
AUX_DATA_G_I	Input	PIXELS_PER_CLK*4	Audio paket podataka „G” kanala
TMDS_R_O	Izlaz	PIXELS_PER_CLK*10	Kodirani "R" podaci
TMDS_G_O	Izlaz	PIXELS_PER_CLK*10	Kodirani "G" podaci
TMDS_B_O	Izlaz	PIXELS_PER_CLK*10	Kodirani "B" podaci

Sljedeća tabela navodi portove za AXI4 Stream interfejs sa Audio Enable.

Tabela 3-3. Ulazni i izlazni portovi za AXI4 Stream Interface

Vrsta naziva porta		Širina	Opis
TDATA_I	Input	3g_BITS_PER_COMPONENTg_PIXELS_PER_CLK Unos video podataka
TVALID_I	Input	1-bitni	Ulazni video ispravan
TREADY_O Izlaz 1-bit			Izlazni signal spremnosti za slave
TUSER_I	Input	PIXELS_PER_CLK*9 + 5	bit 0 = neiskorišten bit 1 = VSYNC bit 2 = HSYNC bit 3 = neiskorišten bit [3 + g_PIXELS_PER_CLK: 4] = Bit zaglavlja paketa [4 + g_PIXELS_PER_CLK] = Audio podaci su validni bit [(5 * g_PIXELS_PER_CLK) + 4: (1g_PIXELS_PER_CLK) + 5] = Audio G podaci bit [(9 g_PIXELS_PER_CLK) + 4: (5*g_PIXELS_PER_CLK) + 5] = Audio R podaci

U sljedećoj tabeli navedeni su ulazni i izlazni portovi HDMI TX IP za izvorni interfejs kada je audio režim onemogućen.

Tabela 3-4. Ulazni i izlazni signali

Naziv signala	Smjer	Širina	Opis
SYS_CLK_I	Input	1-bitni	Sistemski sat, obično isti sat kao i kontroler ekrana
RESET_N_I	Input	1-bitni	Asinhroni aktivni -niski signal resetovanja
VIDEO_DATA_VALID_I	Input	1-bitni	Ispravan unos video podataka
R_CLK_I	Input	1-bitni	TX sat za “R” kanal iz XCVR
R_CLK_LOCK	Input	1-bitni	TX_CLK_STABLE za R kanal iz XCVR
G_CLK_I	Input	1-bitni	TX sat za “G” kanal iz XCVR
G_CLK_LOCK	Input	1-bitni	TX_CLK_STABLE za G kanal iz XCVR
B_CLK_I	Input	1-bitni	TX sat za “B” kanal iz XCVR
B_CLK_LOCK	Input	1-bitni	TX_CLK_STABLE za B kanal iz XCVR
H_SYNC_I	Input	1-bitni	Horizontalni sinhronizacioni puls
V_SYNC_I	Input	1-bitni	Vertikalni sinhronizovani puls
DATA_R_I	Input	PIXELS_PER_CLK*8	Unesite “R” podatke

Uputstvo za upotrebu

DS50003319C – 10

HDMI TX parametri i signali interfejsa

………..nastavljeno Naziv signala Smjer Širina Opis
DATA_G_I	Input	PIXELS_PER_CLK*8	Unesite “G” podatke
DATA_B_I	Input	PIXELS_PER_CLK*8	Unesite “B” podatke
TMDS_R_O	Izlaz	PIXELS_PER_CLK*10	Kodirani "R" podaci
TMDS_G_O	Izlaz	PIXELS_PER_CLK*10	Kodirani "G" podaci
TMDS_B_O	Izlaz	PIXELS_PER_CLK*10	Kodirani "B" podaci

Sljedeća tabela navodi portove za AXI4 Stream interfejs.

Tabela 3-5. Ulazni i izlazni portovi za AXI4 Stream Interface

Port Name	Tip	Širina	Opis
TDATA_I_VIDEO	Input	3g_BITS_PER_COMPONENTg_PIXELS_PER_CLK	Unesite video podatke
TVALID_I_VIDEO	Input	1-bitni	Ulazni video ispravan
TREADY_O_VIDEO	Izlaz	1-bitni	Izlazni signal spremnosti za slave
TUSER_I_VIDEO	Input	4 bita	bit 0 = neiskorišten bit 1 = VSYNC bit 2 = HSYNC bit 3 = neiskorišten

Sljedeća tabela navodi portove za YCbCr444 način rada kada je audio mod omogućen.

Tabela 3-6. Ulaz i izlaz za YCbCr444 mod i audio mod je omogućen

Naziv signala	Direction Width		Opis
SYS_CLK_I	Input	1-bitni	Sistemski sat, obično isti sat kao i kontroler ekrana
RESET_N_I	Input	1-bitni	Asinhroni signal aktivno-niskog resetovanja
VIDEO_DATA_VALID_I Ulaz		1-bitni	Ispravan unos video podataka
AUDIO_DATA_VALID_I Ulaz		1-bitni	Važeći ulaz audio paketa podataka
Y_CLK_I	Input	1-bitni	TX sat za “Y” kanal iz XCVR
Y_CLK_LOCK	Input	1-bitni	TX_CLK_STABLE za Y kanal iz XCVR
Cb_CLK_I	Input	1-bitni	TX sat za “Cb” kanal iz XCVR
Cb_CLK_LOCK	Input	1-bitni	TX_CLK_STABLE za Cb kanal iz XCVR
Cr_CLK_I	Input	1-bitni	TX sat za “Cr” kanal iz XCVR
Cr_CLK_LOCK	Input	1-bitni	TX_CLK_STABLE za Cr kanal iz XCVR
H_SYNC_I	Input	1-bitni	Horizontalni sinhronizacioni puls
V_SYNC_I	Input	1-bitni	Vertikalni sinhronizovani puls
PACKET_HEADER_I	Input	PIXELS_PER_CLK*1	Zaglavlje paketa za audio pakete podataka
DATA_Y_I	Input	PIXELS_PER_CLK*8	Unesite “Y” podatke
DATA_Cb_I	Input	PIXELS_PER_CLK*DATA_WIDTH Unesite “Cb” podatke
DATA_Cr_I	Input	PIXELS_PER_CLK*DATA_WIDTH Unesite “Cr” podatke
AUX_DATA_Y_I	Input	PIXELS_PER_CLK*4	Audio paket “Y” kanalnih podataka
AUX_DATA_C_I	Input	PIXELS_PER_CLK*4	Audio paket "C" kanala podataka
TMDS_R_O	Izlaz	PIXELS_PER_CLK*10	Kodirani “Cb” podaci
TMDS_G_O	Izlaz	PIXELS_PER_CLK*10	Kodirani "Y" podaci
TMDS_B_O	Izlaz	PIXELS_PER_CLK*10	Kodirani “Cr” podaci

Sljedeća tabela navodi portove za YCbCr422 način rada kada je audio mod omogućen.

Uputstvo za upotrebu

DS50003319C – 11

HDMI TX parametri i signali interfejsa

Tabela 3-7. Ulaz i izlaz za YCbCr422 mod i audio mod je omogućen

Naziv signala	Direction Width		Opis
SYS_CLK_I	Input	1-bitni	Sistemski sat, obično isti sat kao i kontroler ekrana
RESET_N_I	Input	1-bitni	Asinhroni aktivni - Nizak signal resetovanja
VIDEO_DATA_VALID_I Ulaz		1-bitni	Ispravan unos video podataka
LANE1_CLK_I	Input	1-bitni	TX sat za "traku iz XCVE trake 1" kanal iz XCVR
LANE1_CLK_LOCK	Input	1-bitni	TX_CLK_STABLE za traku iz XCVE trake 1
LANE2_CLK_I	Input	1-bitni	TX sat za "traku iz XCVE trake 2" kanal iz XCVR
LANE2_CLK_LOCK	Input	1-bitni	TX_CLK_STABLE za traku iz XCVE trake 2
LANE3_CLK_I	Input	1-bitni	TX sat za "traku iz XCVE trake 3" kanal iz XCVR
LANE3_CLK_LOCK	Input	1-bitni	TX_CLK_STABLE za traku iz XCVE trake 3
H_SYNC_I	Input	1-bitni	Horizontalni sinhronizacioni puls
V_SYNC_I	Input	1-bitni	Vertikalni sinhronizovani puls
PACKET_HEADER_I	Input	PIXELS_PER_CLK*1	Zaglavlje paketa za audio pakete podataka
DATA_Y_I	Input	PIXELS_PER_CLK*DATA_WIDTH Unesite “Y” podatke
DATA_C_I	Input	PIXELS_PER_CLK*DATA_WIDTH Unesite “C” podatke
AUX_DATA_Y_I	Input	PIXELS_PER_CLK*4	Audio paket “Y” kanalnih podataka
AUX_DATA_C_I	Input	PIXELS_PER_CLK*4	Audio paket "C" kanala podataka
TMDS_R_O	Izlaz	PIXELS_PER_CLK*10	Kodirani "C" podaci
TMDS_G_O	Izlaz	PIXELS_PER_CLK*10	Kodirani "Y" podaci
TMDS_B_O	Izlaz	PIXELS_PER_CLK*10	Kodirani podaci koji se odnose na informacije o sinhronizaciji

Uputstvo za upotrebu

DS50003319C – 12

Registrirajte mapu i opise

4. Registrirajte mapu i opise (Postavi pitanje)

Offset	Ime	Bit Pos.	7	6	5	4	3	2	1	0
0x00	SCRAMBLER_IP_EN	7:0								START
		15:8
		23:16
		31:24
0x04	XCVR_DATA_LANE_ 0_SEL	7:0							START[1:0]
		15:8
		23:16
		31:24

Uputstvo za upotrebu

DS50003319C – 13

Registrirajte mapu i opise

4.1 SCRAMBLER_IP_EN (Postavi pitanje)

Naziv: SCRAMBLER_IP_EN

Pomak: 0x000

Reset: 0x0

Svojstvo: samo za pisanje

Scrambler Omogući kontrolni registar. Ovaj registar mora biti upisan da bi se dobila podrška od 4kp60 za HDMI TX IP

Bit 31 30 29 28 27 26 25 24

Pristup

Reset

Bit 23 22 21 20 19 18 17 16

Pristup

Reset

Bit 15 14 13 12 11 10 9 8

Pristup

Reset

Bit 7 6 5 4 3 2 1 0

START

Pristup W Resetuj 0

Bit 0 – START Upisivanje “1” u ovaj bit inicira prijenos podataka scramblera je omogućen. HDMI 2.0 koristi oblik kodiranja poznat kao 8b/10b kodiranje. Ova šema kodiranja se koristi za pouzdan i efikasan prenos podataka preko HDMI interfejsa.

Uputstvo za upotrebu

DS50003319C – 14

Registrirajte mapu i opise

4.2 XCVR_DATA_LANE_0_SEL (Postavi pitanje)

Naziv: XCVR_DATA_LANE_0_SEL

Pomak: 0x004

Reset: 0x1

Svojstvo: samo za pisanje

Registar XCVR_DATA_LANE_0_SEL bira podatke koje je potrebno prenijeti na XCVR sa HDMI TX IP za dobijanje takta za Full HD, 4kp30, 4kp60.

Bit 31 30 29 28 27 26 25 24

Pristup

Reset

Bit 23 22 21 20 19 18 17 16

Pristup

Reset

Bit 15 14 13 12 11 10 9 8

Pristup

Reset

Bit 7 6 5 4 3 2 1 0

START[1:0]

Pristup WW Resetu 0 1

Bitovi 1:0 – START[1:0] Upisivanje “10” u ove bitove inicira 4KP60 je omogućen i XCVR brzina podataka je data kao FFFFF_00000.

Uputstvo za upotrebu

DS50003319C – 15

Testbench Simulation

5. Testbench Simulation (Postavi pitanje)

Testbench je obezbeđen za proveru funkcionalnosti HDMI TX jezgre. Testbench radi samo u izvornom interfejsu sa 1 pikselom po taktu i omogućenim audio režimom.

U sljedećoj tabeli navedeni su parametri koji su konfigurisani prema aplikaciji.

Tabela 5-1. Parametar konfiguracije Testbench-a

Ime	Default Parameters
Format boje (g_COLOR_FORMAT)	RGB
Bitovi po komponenti (g_BITS_PER_COMPONENT)	8
Broj piksela (g_PIXELS_PER_CLK)	1
4Kp60 podrška (g_4K60_SUPPORT)	0
Audio način rada (g_AUX_CHANNEL_ENABLE)	1 (Omogući)
Interfejs (G_FORMAT)	0 (Onemogući)

Da biste simulirali jezgro pomoću testne stola, izvršite sljedeće korake:

1. U prozoru Tok dizajna proširite Kreiraj dizajn.

2. Desni klik na Create SmartDesign Testbench, a zatim kliknite na Run, kao što je prikazano na sljedećoj slici. Slika 5-1. Kreiranje SmartDesign Testbench-a

3. Unesite naziv za SmartDesign testbench, a zatim kliknite na OK.

Slika 5-2. Imenovanje SmartDesign Testbench-a

SmartDesign testbench je kreiran, a platno se pojavljuje desno od okna toka dizajna.

Uputstvo za upotrebu

DS50003319C – 16

Testbench Simulation

4. Idite na Libero® SoC katalog, odaberite View > Windows > IP Katalog, a zatim proširite Video rješenja. Dvaput kliknite na HDMI TX IP (v5.2.0), a zatim kliknite na OK.

5. U prozoru Parameter Configurator izaberite željenu vrijednost za broj piksela, kao što je prikazano na sljedećoj slici.

Slika 5-3. Konfiguracija parametra

6. Odaberite sve portove, kliknite desnim tasterom miša i izaberite Promote to Top Level.

7. Na alatnoj traci SmartDesign kliknite na Generiraj komponentu.

8. Na kartici Hijerarhija stimulansa kliknite desnim tasterom miša na HDMI_TX_TB testbench file, a zatim kliknite na Simuliraj pre-Synth dizajn > Otvori interaktivno.

ModelSim® alat se otvara sa testnom stolom, kao što je prikazano na sljedećoj slici. Slika 5-4. ModelSim alat sa HDMI TX testnom stolom File

Važno: Ako je simulacija prekinuta zbog ograničenja vremena rada navedenog u DO file, koristite trči -sve naredbu za završetak simulacije.

Uputstvo za upotrebu

DS50003319C – 17

Testbench Simulation

5.1 Vremenski dijagrami (Postavi pitanje)

Sljedeći dijagram vremena za HDMI TX IP prikazuje video podatke i periode kontrolnih podataka za 1 piksel po taktu.

Slika 5-5. HDMI TX IP vremenski dijagram video podataka za 1 piksel po satu

Sljedeći dijagram prikazuje četiri kombinacije kontrolnih podataka.

Slika 5-6. HDMI TX IP vremenski dijagram kontrolnih podataka za 1 piksel po satu

Uputstvo za upotrebu

DS50003319C – 18

Sistemska integracija

6. Sistemska integracija (Postavi pitanje)

Ovaj odjeljak prikazuje kaoample design description.

Sljedeća tabela navodi konfiguracije PF XCVR, PF TX PLL i PF CCC.

Tabela 6-1. PF XCVR, PF TX PLL i PF CCC konfiguracije

Rezolucija		Bit Width PF XCVR konfiguracija			PF TX PLL konfiguracija		PF CCC konfiguracija
Rezolucija		TX podaci Rate	TX Clock Division Faktor	TX PCS Fabric Širina	Poželjno Izlazni sat bitova	Referenca Sat Frekvencija	Input Frekvencija	Izlaz Frekvencija
1PXL (1080p60) 8		1485	4	10	5940	148.5	NA	NA
1PXL (1080p30) 10		925	4	10	3700	148.5	92.5	74
	12	1113.75	4	10	4455	148.5	111.375	74.25
	16	1485	4	10	5940	148.5	148.5	74.25
4PXL (1080p60) 10		1860	4	40	7440	148.5	46.5	37.2
	12	2229	4	40	8916	148.5	55.725	37.15
	16	2970	2	40	5940	148.5	74.25	37.125
4PXL (4kp30)	8	2970	2	40	5940	148.5	NA	NA
	10	3712.5	2	40	7425	148.5	92.812	74.25
	12	4455	1	40	4455	148.5	111.375	74.25
	16	5940	1	40	5940	148.5	148.5	74.25
4PXL (4Kp60)	8	5940	1	40	5940	148.5	NA	NA

HDMI TX Sample Design, kada je konfigurisan u g_BITS_PER_COMPONENT = 8-bit i

g_PIXELS_PER_CLK = 1 PXL režim, prikazan je na sledećoj slici.

Slika 6-1. HDMI TX Sample Design

HDMI_TX_C0_0

PF_INIT_MONITOR_C0_0

FABRIC_POR_N

PCIE_INIT_DONE

USRAM_INIT_DONE

SRAM_INIT_DONE

DEVICE_INIT_DONE

XCVR_INIT_DONE

USRAM_INIT_FROM_SNVM_DONE

USRAM_INIT_FROM_UPROM_DONE

USRAM_INIT_FROM_SPI_DONE

SRAM_INIT_FROM_SNVM_DONE

SRAM_INIT_FROM_UPROM_DONE

SRAM_INIT_FROM_SPI_DONE

AUTOCALIB_DONE

PF_INIT_MONITOR_C0

CORERESET_PF_C0_0

CLK

EXT_RST_N

BANK_x_VDDI_STATUS

BANK_y_VDDI_STATUS

PLL_POWERDOWN_B

PLL_LOCK

FABRIC_RESET_N

SS_BUSY

INIT_DONE

FF_US_RESTORE

FPGA_POR_N

CORERESET_PF_C0

Display_Controller_C0_0

FRAME_END_O

H_SYNC_O

RESETN_I

V_SYNC_O

SYS_CLK_I

V_ACTIVE_O

ENABLE_I

DATA_TRIGGER_O

H_RES_O[15:0]

V_RES_O[15:0]

Display_Controller_C0

pattern_generator_verilog_pattern_0

DATA_VALID_O

SYS_CLK_I

FRAME_END_O

RESET_N_I

LINE_END_O

DATA_EN_I

RED_O[7:0]

FRAME_END_I

ZELENI_O[7:0]

PATTERN_SEL_I[2:0]

BLUE_O[7:0]

BAYER_O[7:0]

Test_Generator_Uzorka_C1

PF_XCVR_REF_CLK_C0_0

RESET_N_I

SYS_CLK_I

VIDEO_DATA_VALID_I

R_CLK_I

R_CLK_LOCK

G_CLK_I

G_CLK_LOCK

TMDS_R_O[9:0]

B_CLK_I

TMDS_G_O[9:0]

B_CLK_LOCK

TMDS_B_O[9:0]

V_SYNC_I

XCVR_LANE_0_DATA_O[9:0]

H_SYNC_I

DATA_R_I[7:0]

DATA_G_I[7:0]

DATA_B_I[7:0]

HDMI_TX_C0

PF_TX_PLL_C0_0

PF_XCVR_ERM_C0_0

PADs_OUT

LANE3_TXD_N

CLKS_FROM_TXPLL_0

LANE3_TXD_P

LANE0_IN

LANE2_TXD_N

LANE0_PCS_ARST_N

LANE2_TXD_P

LANE0_PMA_ARST_N

LANE1_TXD_N

LANE0_TX_DATA[9:0]

LANE1_TXD_P

LANE1_IN

LANE0_TXD_N

LANE1_PCS_ARST_N

LANE0_TXD_P

LANE1_PMA_ARST_N

LANE0_OUT

LANE1_TX_DATA[9:0]

LANE0_TX_CLK_R

LANE2_IN

LANE0_TX_CLK_STABLE

LANE2_PCS_ARST_N

LANE1_OUT

LANE2_PMA_ARST_N

LANE1_TX_CLK_R

LANE2_TX_DATA[9:0]

LANE1_TX_CLK_STABLE

LANE3_IN

LANE2_OUT

LANE3_PCS_ARST_N

LANE2_TX_CLK_R

LANE3_PMA_ARST_N

LANE2_TX_CLK_STABLE

LANE3_TX_DATA[9:0] LANE3_OUTLANE3_TX_CLK_R

LANE3_TX_CLK_STABLE

PF_XCVR_ERM_C0

LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P

PATTERN_SEL_I[2:0] REF_CLK_PAD_P REF_CLK_PAD_N

REF_CLK_PAD_P

REF_CLK_PAD_NREF_CLK

REF_CLKPLL_LOCKCLKS_TO_XCVR

PF_XCVR_REF_CLK_C0

PF_TX_PLL_C0

Za prampU 8-bitnim konfiguracijama, sljedeće komponente su dio dizajna: • PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je konfigurisan za brzinu prenosa podataka od 1485 Mbps u PMA režimu samo za TX, sa širinom podataka konfigurisanom kao 10 bita za 1pxl režim i 148.5 MHz referentni takt, na osnovu postavki prethodne tabele

• LANE0_TX_CLK_R izlaz PF_XCVR_ERM_C0_0 se generiše kao takt od 148.5 MHz, na osnovu prethodnih postavki tabele

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 i PF_INIT_MONITOR_C0) pokreće LANE0_TX_CLK_R, što je 148.5 MHz

• R_CLK_I, G_CLK_I i B_CLK_I pokreću LANE3_TX_CLK_R, LANE2_TX_CLK_R, odnosno LANE1_TX_CLK_R

Uputstvo za upotrebu

DS50003319C – 19

Sistemska integracija

Sample integracija za, g_BITS_PER_COMPONENT = 8 i g_PIXELS_PER_CLK = 4. Za npr.ampU 8-bitnim konfiguracijama, sljedeće komponente su dio dizajna: • PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je konfigurisan za brzinu prenosa podataka od 2970 Mbps u PMA modu za

Samo TX, sa širinom podataka konfiguriranom kao 40-bit za 1pxl mod i 148.5 MHz referentnim taktom na osnovu prethodnih postavki tabele

• LANE0_TX_CLK_R izlaz PF_XCVR_ERM_C0_0 se generiše kao takt od 74.25 MHz, na osnovu prethodnih postavki tabele

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 i PF_INIT_MONITOR_C0) pokreće LANE0_TX_CLK_R, što je 148.5 MHz

• R_CLK_I, G_CLK_I i B_CLK_I pokreću LANE3_TX_CLK_R, LANE2_TX_CLK_R, odnosno LANE1_TX_CLK_R

HDMI TX Sample Design, kada je konfigurisan u g_BITS_PER_COMPONENT = 12 bita i g_PIXELS_PER_CLK = 1 PXL modu, prikazan na sljedećoj slici.

Slika 6-2. HDMI TX Sample Design

PF_XCVR_ERM_C0_0

PATTERN_SEL_I[2:0]

REF_CLK_PAD_P REF_CLK_PAD_N

PF_CCC_C1_0

REF_CLK_0 OUT0_FABCLK_0PLL_LOCK_0

PF_CCC_C1

PF_INIT_MONITOR_C0_0

CORERESET_PF_C0_0

CLK

EXT_RST_N

BANK_x_VDDI_STATUS

BANK_y_VDDI_STATUS

PLL_POWERDOWN_B

PLL_LOCK

FABRIC_RESET_N

SS_BUSY

INIT_DONE

FF_US_RESTORE

FPGA_POR_N

CORERESET_PF_C0

Display_Controller_C0_0

FRAME_END_O

H_SYNC_O

RESETN_I

V_SYNC_O

SYS_CLK_I

V_ACTIVE_O

ENABLE_I

DATA_TRIGGER_O

H_RES_O[15:0]

V_RES_O[15:0]

Display_Controller_C0

pattern_generator_verilog_pattern_0

DATA_VALID_O

SYS_CLK_I

FRAME_END_O

RESET_N_I

LINE_END_O

DATA_EN_I

RED_O[7:0]

FRAME_END_I

ZELENI_O[7:0]

PATTERN_SEL_I[2:0]

BLUE_O[7:0]

BAYER_O[7:0]

Test_Generator_Uzorka_C0

PF_XCVR_REF_CLK_C0_0

REF_CLK_PAD_P

REF_CLK_PAD_NREF_CLK

PF_XCVR_REF_CLK_C0

HDMI_TX_0

RESET_N_I

SYS_CLK_I

VIDEO_DATA_VALID_I

R_CLK_I

R_CLK_LOCK

G_CLK_I

G_CLK_LOCK

TMDS_R_O[9:0]

B_CLK_I

TMDS_G_O[9:0]

B_CLK_LOCK

TMDS_B_O[9:0]

V_SYNC_I

XCVR_LANE_0_DATA_O[9:0]

H_SYNC_I

DATA_R_I[11:0]

DATA_R_I[11:4]

DATA_G_I[11:0]

DATA_G_I[11:4]

DATA_B_I[11:0]

DATA_B_I[11:4]

HDMI_TX_C0

PF_TX_PLL_C0_0

PADs_OUT

CLKS_FROM_TXPLL_0

LANE3_TXD_N

LANE0_IN

LANE3_TXD_P

LANE0_PCS_ARST_N

LANE2_TXD_N

LANE0_PMA_ARST_N

LANE2_TXD_P

LANE0_TX_DATA[9:0]

LANE1_TXD_N

LANE1_IN

LANE1_TXD_P

LANE1_PCS_ARST_N

LANE0_TXD_N

LANE1_PMA_ARST_N

LANE0_TXD_P

LANE1_TX_DATA[9:0]

LANE0_OUT

LANE2_IN

LANE1_OUT

LANE2_PCS_ARST_N

LANE1_TX_CLK_R

LANE2_PMA_ARST_N

LANE1_TX_CLK_STABLE

LANE2_TX_DATA[9:0] LANE2_OUTLANE3_IN

LANE2_TX_CLK_R

LANE3_PCS_ARST_N

LANE2_TX_CLK_STABLE

LANE3_PMA_ARST_N

LANE3_OUT

LANE3_TX_DATA[9:0]

LANE3_TX_CLK_R

LANE3_TX_CLK_STABLE

PF_XCVR_ERM_C0

LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P

FABRIC_POR_N

PCIE_INIT_DONE

USRAM_INIT_DONE

SRAM_INIT_DONE

DEVICE_INIT_DONE

XCVR_INIT_DONE

USRAM_INIT_FROM_SNVM_DONE

USRAM_INIT_FROM_UPROM_DONE

USRAM_INIT_FROM_SPI_DONE

SRAM_INIT_FROM_SNVM_DONE

SRAM_INIT_FROM_UPROM_DONE

SRAM_INIT_FROM_SPI_DONE

AUTOCALIB_DONE

REF_CLKPLL_LOCKCLKS_TO_XCVR

PF_INIT_MONITOR_C0

PF_TX_PLL_C0

Sample integracija za, g_BITS_PER_COMPONENT > 8 i g_PIXELS_PER_CLK = 1. Za npr.ampda, u 12-bitnim konfiguracijama, sljedeće komponente su dio dizajna:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je konfigurisan za brzinu prenosa podataka od 111.375 Mbps u PMA režimu samo za TX, sa širinom podataka konfigurisanom kao 10 bita za 1pxl režim i 1113.75 Mbps referentnim taktom, na osnovu Tabela 6-1 postavke

• LANE1_TX_CLK_R izlaz PF_XCVR_ERM_C0_0 se generiše kao takt od 111.375 MHz, na osnovu Tabela 6-1 postavke

• R_CLK_I, G_CLK_I i B_CLK_I pokreću LANE3_TX_CLK_R, LANE2_TX_CLK_R, odnosno LANE1_TX_CLK_R

• PF_CCC_C0 generiše takt pod nazivom OUT0_FABCLK_0, sa frekvencijom od 74.25 MHz, kada je ulazni takt 111.375 MHz, koji pokreće LANE1_TX_CLK_R

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 i PF_INIT_MONITOR_C0) pokreće OUT0_FABCLK_0, što je 74.25 MHz

Sample integracija za, g_BITS_PER_COMPONENT > 8 i g_PIXELS_PER_CLK = 4. Za npr.ampda, u 12-bitnim konfiguracijama, sljedeće komponente su dio dizajna:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je konfigurisan za brzinu prenosa podataka od 4455 Mbps u PMA režimu samo za TX, sa širinom podataka konfigurisanom kao 40 bita za 4pxl režim i 111.375 MHz referentnim taktom, na osnovu Tabela 6-1 postavke

• LANE1_TX_CLK_R izlaz PF_XCVR_ERM_C0_0 se generiše kao takt od 111.375 MHz, na osnovu Tabela 6-1 postavke

Uputstvo za upotrebu

DS50003319C – 20

Sistemska integracija

• R_CLK_I, G_CLK_I i B_CLK_I pokreću LANE3_TX_CLK_R, LANE2_TX_CLK_R, odnosno LANE1_TX_CLK_R

• PF_CCC_C0 generiše takt pod nazivom OUT0_FABCLK_0, sa frekvencijom od 74.25 MHz, kada je ulazni takt 111.375 MHz, koji pokreće LANE1_TX_CLK_R

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 i PF_INIT_MONITOR_C0) pokreće OUT0_FABCLK_0, što je 74.25 MHz

Uputstvo za upotrebu

DS50003319C – 21

Istorija revizija

7. Istorija revizija (Postavi pitanje)

Historija revizija opisuje promjene koje su implementirane u dokument. Promjene su navedene po reviziji, počevši od najnovije publikacije.

Tabela 7-1. Istorija revizija

Revizija	Datum	Opis
C	05/2024	Slijedi lista izmjena u reviziji C dokumenta: • Ažurirano Uvod odjeljak • Uklonjene tabele korišćenja resursa za jedan piksel i četiri piksela i dodane Tabela 2 i Tabela 3 in 1. Korištenje resursa odjeljak • Ažurirano Tabela 3-1 u 3.1. Parametri konfiguracije odjeljak • Dodato Tabela 3-6 i Tabela 3-7 u 3.2. Luke odjeljak • Dodato 6. Sistemska integracija odjeljak
B		09/2022 U nastavku slijedi lista izmjena u reviziji B dokumenta: • Ažuriran sadržaj funkcija i Uvod • Dodato Slika 2-2 za onemogućeni Audio Mode • Dodato Tabela 3-4 i Tabela 3-5 • Ažurirano Tabela 3-2 i Tabela 3-3 • Ažurirano Tabela 3-1 • Ažurirano 1. Korištenje resursa • Ažurirano Slika 1-1 • Ažurirano Slika 5-3
A		04/2022 U nastavku slijedi lista izmjena u reviziji A dokumenta: • Dokument je migriran na Microchip šablon • Broj dokumenta je ažuriran na DS50003319 sa 50200863
2.0	—	Sljedeći je sažetak promjena napravljenih u ovoj reviziji. • Dodate funkcije i Podržane porodice
1.0		08/2021 Početna revizija

Uputstvo za upotrebu

DS50003319C – 22

Microchip FPGA podrška

Microchip FPGA grupa proizvoda podržava svoje proizvode raznim uslugama podrške, uključujući korisničku podršku, centar za tehničku podršku za korisnike, websajtu i prodajnim kancelarijama širom sveta. Korisnicima se predlaže da posete Microchip online resurse pre nego što kontaktiraju podršku jer je vrlo verovatno da je na njihova pitanja već odgovoreno.

Kontaktirajte centar za tehničku podršku putem website at www.microchip.com/support. Navedite broj dijela FPGA uređaja, odaberite odgovarajuću kategoriju kućišta i otpremite dizajn files dok kreirate slučaj tehničke podrške.

Obratite se korisničkoj službi za netehničku podršku za proizvode, kao što su cijene proizvoda, nadogradnje proizvoda, ažurirane informacije, status narudžbe i autorizacija.

• Iz Sjeverne Amerike, nazovite 800.262.1060

• Iz ostatka svijeta nazovite 650.318.4460

• Faks, sa bilo kojeg mjesta u svijetu, 650.318.8044

Informacije o mikročipu

Microchip Website

Microchip pruža online podršku putem naše website at www.microchip.com/. Ovo webstranica se koristi za izradu filei informacije koje su lako dostupne kupcima. Neki od dostupnih sadržaja uključuju:

• Podrška za proizvode – Tehnički listovi i greške, napomene o primjeni i sample programi, resursi za dizajn, korisnički vodiči i dokumenti za podršku hardveru, najnovija izdanja softvera i arhivirani softver

• Opšta tehnička podrška – Često postavljana pitanja (FAQ), zahtjevi za tehničku podršku, online diskusione grupe, popis članova Microchip dizajn partnerskog programa

• Poslovanje Microchipa – Vodiči za odabir proizvoda i narudžbe, najnovija Microchip saopštenja za javnost, popis seminara i događaja, popisi Microchip prodajnih ureda, distributera i predstavnika tvornice

Usluga obavještavanja o promjeni proizvoda

Microchipova usluga obavještavanja o promjeni proizvoda pomaže korisnicima da budu u toku sa Microchip proizvodima. Pretplatnici će primati obavještenje putem e-pošte kad god dođe do promjena, ažuriranja, revizija ili grešaka u vezi sa određenom porodicom proizvoda ili razvojnim alatom od interesa.

Za registraciju idite na www.microchip.com/pcn i slijedite upute za registraciju. Korisnička podrška

Korisnici Microchip proizvoda mogu dobiti pomoć preko nekoliko kanala: • Distributer ili predstavnik

• Lokalni ured prodaje

• Inženjer za ugrađena rješenja (ESE)

• Tehnička podrška

Kupci bi trebali kontaktirati svog distributera, predstavnika ili ESE za podršku. Lokalni prodajni uredi su također dostupni za pomoć kupcima. Spisak prodajnih ureda i lokacija uključen je u ovaj dokument.

Tehnička podrška je dostupna putem webstranica na: www.microchip.com/support Funkcija zaštite koda uređaja Microchip

Obratite pažnju na sljedeće detalje funkcije zaštite koda na Microchip proizvodima:

Uputstvo za upotrebu

DS50003319C – 23

• Microchip proizvodi ispunjavaju specifikacije sadržane u njihovom posebnom Microchip Data Sheet.

• Microchip veruje da je njegova porodica proizvoda sigurna kada se koristi na predviđeni način, u okviru operativnih specifikacija i pod normalnim uslovima.

• Microchip vrednuje i agresivno štiti svoja prava intelektualne svojine. Pokušaji kršenja karakteristika zaštite koda Microchip proizvoda su strogo zabranjeni i mogu predstavljati kršenje Digital Millennium Copyright Act.

• Ni Microchip ni bilo koji drugi proizvođač poluprovodnika ne može garantovati sigurnost svog koda. Zaštita kodom ne znači da jamčimo da je proizvod „nelomljiv“. Zaštita koda se stalno razvija. Microchip je posvećen kontinuiranom poboljšanju karakteristika zaštite koda naših proizvoda.

Pravna obavijest

Ova publikacija i informacije ovdje mogu se koristiti samo s Microchip proizvodima, uključujući dizajniranje, testiranje i integraciju Microchip proizvoda u vašu aplikaciju. Upotreba ovih informacija na bilo koji drugi način krši ove uslove. Informacije o aplikacijama uređaja date su samo za vašu udobnost i mogu biti zamijenjene ažuriranjima. Vaša je odgovornost osigurati da vaša aplikacija odgovara vašim specifikacijama. Obratite se lokalnom prodajnom uredu Microchipa za dodatnu podršku ili potražite dodatnu podršku na www.microchip.com/en-us/support/design-help/ client-support-services.

OVE INFORMACIJE DAJE MIKROČIP „KAKO JESU“. MICROCHIP NE DAJE NIKAKVE IZJAVE ILI GARANCIJE BILO KOJE VRSTE, IZRIČITI ILI IMPLICIRANI, PISANI ILI USMENI, ZAKONSKI ILI NA DRUGI, U VEZI SA INFORMACIJAMA UKLJUČUJUĆI, ALI NE OGRANIČENI NA BILO KAKVA IMPLICIRANA, NI IMPLICIRANA GARANCIJA PRILIKA ZA PRODAJU I PRIKLADNOST ZA ODREĐENU SVRHU ILI GARANCIJE U VEZI SA NJEGOVIM STANJEM, KVALITETOM ILI PERFORMANSE.

MIKROČIP NI U KOJEM SLUČAJU NEĆE BITI ODGOVORAN ZA BILO KAKVE INDIREKTNE, POSEBNE, KAZNENE, SLUČAJNE ILI POSLEDIČNE GUBITKE, ŠTETE, TROŠKOVE ILI TROŠKOVE BILO KOJE VRSTE BILO KOJI SE ODNOSE NA BILO KAKVE INFORMACIJE, ILI MICROCHIP JE OBAVEŠTEN O MOGUĆNOSTI ILI SU ŠTETE PREDVIĐIVE. U NAJVEĆOJ MJERI DOZVOLJENOJ ZAKONOM, UKUPNA ODGOVORNOST MICROCHIP-a PO SVIM POTRAŽIVANJU NA BILO KOJI NAČIN KOJA SE ODNOSE NA INFORMACIJE ILI NJIHOVO KORIŠTENJE NEĆE PREMAŠITI IZNOS NAKNADA, AKO IMA, KOJI STE MORALI PLAĆATI.

Upotreba Microchip uređaja u aplikacijama za održavanje života i/ili sigurnost je u potpunosti na rizik kupca, a kupac se slaže da će braniti, obeštetiti i držati Microchip bezopasnim od bilo koje štete, potraživanja, tužbi ili troškova koji proizlaze iz takve upotrebe. Nikakve licence se ne prenose, implicitno ili na drugi način, pod bilo kojim Microchipovim pravima intelektualnog vlasništva osim ako nije drugačije navedeno.

Trademarks

Ime i logotip Microchipa, logotip Microchip, Adaptec, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkTouchlus, mama MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Sym , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron i XMEGA su registrovani zaštitni znakovi kompanije Microchip Technology Incorporated u SAD-u i drugim zemljama.

AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet-Wire, SmartorFusion, Sync TimeCesium, TimeHub, TimePictra, TimeProvider i ZL su registrovani zaštitni znakovi kompanije Microchip Technology Incorporated u SAD-u

Supresija susjednih ključeva, AKS, Analogno-za-Digitalno doba, Bilo koji kondenzator, AnyIn, AnyOut, Prošireno prebacivanje, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEMmic.

Uputstvo za upotrebu

DS50003319C – 24

Prosječno podudaranje, DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, serijsko programiranje u krugu, ICSP, INICnet, Inteligentno paralelno, IntelliMOS, Inter-Chip povezivanje, JitterBlocker, Knob-on-Links maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PureSilicon , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, , Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect i ZENA su zaštitni znakovi kompanije Microchip Technology Incorporated u SAD-u i drugim zemljama.

SQTP je servisni znak kompanije Microchip Technology Incorporated u SAD

Adaptec logo, Frequency on Demand, Silicon Storage Technology i Symmcom su registrovani zaštitni znakovi Microchip Technology Inc. u drugim zemljama.

GestIC je registrovani zaštitni znak Microchip Technology Germany II GmbH & Co. KG, podružnice Microchip Technology Inc., u drugim zemljama.

Sistem upravljanja kvalitetom

Za informacije u vezi Microchipovih sistema upravljanja kvalitetom, posjetite www.microchip.com/quality.

Uputstvo za upotrebu

DS50003319C – 25

Prodaja i servis širom svijeta

AMERIKA ASIA/PACIFIC ASIA/PACIFIC EUROPE

Corporate Office

2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200

faks: 480-792-7277

tehnička podrška:

www.microchip.com/support Web Adresa:

www.microchip.com

Atlanta

Duluth, GA

Tel: 678-957-9614

faks: 678-957-1455

Austin, TX

Tel: 512-257-3370

Boston

Westborough, MA

Tel: 774-760-0087

faks: 774-760-0088

Chicago

Itasca, IL

Tel: 630-285-0071

faks: 630-285-0075

Dallas

Addison, Teksas

Tel: 972-818-7423

faks: 972-818-2924

Detroit

Novi, MI

Tel: 248-848-4000

Hjuston, Teksas

Tel: 281-894-5983

Indianapolis

Noblesville, IN

Tel: 317-773-8323

faks: 317-773-5453

Tel: 317-536-2380

Los Angeles

Mission Viejo, CA

Tel: 949-462-9523

faks: 949-462-9608

Tel: 951-273-7800

Raleigh, NC

Tel: 919-844-7510

New York, NY

Tel: 631-435-6000

San Jose, CA

Tel: 408-735-9110

Tel: 408-436-4270

Kanada – Toronto

Tel: 905-695-1980

faks: 905-695-2078

Australija – Sidnej Tel: 61-2-9868-6733 Kina – Peking

Tel: 86-10-8569-7000 Kina – Čengdu

Tel: 86-28-8665-5511 Kina – Chongqing Tel: 86-23-8980-9588 Kina – Dongguan Tel: 86-769-8702-9880 Kina – Guangdžou Tel: 86-20-8755-8029 Kina – Hangzhou Tel: 86-571-8792-8115 Kina – Hong Kong SAR Tel: 852-2943-5100 Kina – Nanjing

Tel: 86-25-8473-2460 Kina – Qingdao

Tel: 86-532-8502-7355 Kina – Šangaj

Tel: 86-21-3326-8000 Kina – Šenjang Tel: 86-24-2334-2829 Kina – Šenžen Tel: 86-755-8864-2200 Kina – Suzhou

Tel: 86-186-6233-1526 Kina – Wuhan

Tel: 86-27-5980-5300 Kina – Xian

Tel: 86-29-8833-7252 Kina – Xiamen

Tel: 86-592-2388138 Kina – Zhuhai

Tel: 86-756-3210040

Indija – Bangalor

Tel: 91-80-3090-4444

Indija – Nju Delhi

Tel: 91-11-4160-8631

Indija - Puna

Tel: 91-20-4121-0141

Japan – Osaka

Tel: 81-6-6152-7160

Japan – Tokio

Tel: 81-3-6880-3770

Koreja – Daegu

Tel: 82-53-744-4301

Koreja – Seul

Tel: 82-2-554-7200

Malezija – Kuala Lumpur Tel: 60-3-7651-7906

Malezija – Penang

Tel: 60-4-227-8870

Filipini – Manila

Tel: 63-2-634-9065

Singapur

Tel: 65-6334-8870

Tajvan – Hsin Chu

Tel: 886-3-577-8366

Tajvan – Kaosjung

Tel: 886-7-213-7830

Tajvan – Tajpej

Tel: 886-2-2508-8600

Tajland – Bangkok

Tel: 66-2-694-1351

Vijetnam – Ho Ši Min

Tel: 84-28-5448-2100

Uputstvo za upotrebu

Austrija – Wels

Tel: 43-7242-2244-39

Fax: 43-7242-2244-393

Danska – Kopenhagen

Tel: 45-4485-5910

Fax: 45-4485-2829

Finska – Espoo

Tel: 358-9-4520-820

Francuska – Pariz

Tel: 33-1-69-53-63-20

Fax: 33-1-69-30-90-79

Njemačka – Garching

Tel: 49-8931-9700

Njemačka – Haan

Tel: 49-2129-3766400

Njemačka – Heilbronn

Tel: 49-7131-72400

Njemačka – Karlsruhe

Tel: 49-721-625370

Njemačka – Minhen

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

Njemačka – Rosenheim

Tel: 49-8031-354-560

Izrael – Hod Hasharon

Tel: 972-9-775-5100

Italija – Milano

Tel: 39-0331-742611

Fax: 39-0331-466781

Italija – Padova

Tel: 39-049-7625286

Holandija – Drunen

Tel: 31-416-690399

Fax: 31-416-690340

Norveška – Trondhajm

Tel: 47-72884388

Poljska – Varšava

Tel: 48-22-3325737

Rumunija – Bukurešt

Tel: 40-21-407-87-50

Španija - Madrid

Tel: 34-91-708-08-90

Fax: 34-91-708-08-91

Švedska – Getenberg

Tel: 46-31-704-60-40

Švedska – Stokholm

Tel: 46-8-5090-4654

UK – Wokingham

Tel: 44-118-921-5800

Fax: 44-118-921-5820

DS50003319C – 26

Dokumenti / Resursi

MICROCHIP DS50003319C-13 Ethernet HDMI TX IP [pdf] Korisnički priručnik
DS50003319C - 13, DS50003319C - 2, DS50003319C - 3, DS50003319C-13 Ethernet HDMI TX IP, DS50003319C-13, Ethernet HDMI TX IP, HDMI TX IP, IP

Reference

Uputstvo za upotrebu

DS50003319C-13 Ethernet HDMI TX IP

HDMI TX IP Uputstvo za upotrebu

Rezime

Karakteristike

Uputstva za instalaciju

Uputstvo za upotrebu

Iskorišćenje resursa (Postavi pitanje)

Tabela 3. Korištenje resursa za 4PXL

Uputstvo za upotrebu

HDMI TX IP konfigurator

Slika 1-1. HDMI TX IP konfigurator

Implementacija hardvera

Režim formata RGB boje

Implementacija hardvera

Implementacija hardvera

HDMI TX parametri i signali interfejsa

Tabela 3-3. Ulazni i izlazni portovi za AXI4 Stream Interface

Tabela 3-4. Ulazni i izlazni signali

HDMI TX parametri i signali interfejsa

Tabela 3-5. Ulazni i izlazni portovi za AXI4 Stream Interface

Tabela 3-6. Ulaz i izlaz za YCbCr444 mod i audio mod je omogućen

HDMI TX parametri i signali interfejsa

Registrirajte mapu i opise

Registrirajte mapu i opise

4.1 SCRAMBLER_IP_EN (Postavi pitanje)

Da biste simulirali jezgro pomoću testne stola, izvršite sljedeće korake:

Testbench Simulation

Sistemska integracija

Sistemska integracija

Sistemska integracija

Istorija revizija

Tabela 7-1. Istorija revizija

Microchip FPGA podrška

Informacije o mikročipu

Microchip Website

Usluga obavještavanja o promjeni proizvoda

Pravna obavijest

Trademarks

Dokumenti / Resursi

Reference

Related Posts

Ostavite komentar

Otkaži odgovor