DS50003319C-13 Ethernet HDMI TX IP
Кіраўніцтва карыстальніка HDMI TX IP
Уводзіны (Задайце пытанне)
IP-перадатчык мультымедыйнага інтэрфейсу высокай выразнасці (HDMI) Microchip падтрымлівае перадачу пакетных відэа- і аўдыяданых, апісаных у спецыфікацыі стандарту HDMI.
Для эфектыўнай перадачы значных аб'ёмаў лічбавых даных на вялікую адлегласць кабеля, забяспечваючы высакахуткасную, паслядоўную і надзейную перадачу лічбавага сігналу, HDMI выкарыстоўвае мінімізаваную пераходную дыферэнцыяльную сігналізацыю (TMDS). Канал TMDS складаецца з аднаго тактавага канала і трох каналаў перадачы дадзеных. Сігналы відэапікселяў перадаюцца па тактавым канале TMDS, што дапамагае падтрымліваць сігналы ў сінхранізацыі. Відэададзеныя перадаюцца ў выглядзе 24-бітных пікселяў па трох каналах дадзеных TMDS, дзе кожны канал дадзеных прызначаны для кампанентаў чырвонага, зялёнага і сіняга колераў. Аўдыядадзеныя перадаюцца ў выглядзе 8-бітных пакетаў па зялёным і чырвоным каналах TMDS.
Кадавальнік TMDS дазваляе перадаваць паслядоўныя даныя на высокай хуткасці, адначасова зводзячы да мінімуму патэнцыял электрамагнітных перашкод (EMI) па медных кабелях за кошт мінімізацыі колькасці пераходаў (памяншаючы перашкоды паміж каналамі) і забяспечваючы баланс пастаяннага току (DC) на правадах , захоўваючы амаль аднолькавую колькасць адзінак і нулёў у радку.
HDMI TX IP прызначаны для выкарыстання разам з PolarFire® Трансіверы прылад SoC і PolarFire. IP сумяшчальны з HDMI 1.4 і HDMI 2.0, які падтрымлівае да 60 кадраў у секунду з максімальнай прапускной здольнасцю 18 Гбіт/с. IP выкарыстоўвае кадавальнік TMDS, які пераўтворыць 8-бітныя відэададзеныя на канал і аўдыяпакет у 10-бітную збалансаваную паслядоўнасць пастаяннага току і мінімізаваную пераходную паслядоўнасць. Затым ён перадаецца паслядоўна з хуткасцю 10 біт на піксель на канал. У перыяд гашэння відэа перадаюцца кантрольныя маркеры. Гэтыя токены генеруюцца на аснове сігналаў hsync і vsync. Падчас перыяду вострава даных аўдыяпакет перадаецца ў выглядзе 10-бітных пакетаў па чырвоным і зялёным каналах.
Кіраўніцтва карыстальніка
DS50003319C – 1
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Рэзюмэ
У наступнай табліцы прадстаўлены зводныя характарыстыкі HDMI TX IP.
Табліца 1. Характарыстыкі HDMI TX IP
|
Базавая версія |
Гэта кіраўніцтва карыстальніка падтрымлівае HDMI TX IP v5.2.0 |
|
Падтрымліваецца Сямейства прылад |
• PolarFire® SoC • PolarFire |
|
Падтрымліваюцца Tool Flow |
Патрабуецца Лібера® SoC v11.4 або больш познія выпускі |
|
Падтрымліваецца Інтэрфейсы |
Інтэрфейсы, якія падтрымліваюцца HDMI TX IP: • AXI4-паток – Гэта ядро падтрымлівае AXI4-Stream да ўваходных партоў. Пры наладзе ў гэтым рэжыме IP прымае стандартныя сігналы скаргі AXI4 Stream у якасці ўваходных дадзеных. • Інтэрфейс канфігурацыі AXI4-Lite – Гэта ядро падтрымлівае інтэрфейс канфігурацыі AXI4-Lite для патрабаванняў 4Kp60. У гэтым рэжыме ўваходы IP падаюцца з SoftConsole. • Родны – Пры канфігурацыі ў гэтым рэжыме IP прымае ўласныя відэа- і аўдыясігналы ў якасці ўваходных сігналаў. |
|
Ліцэнзаванне |
HDMI TX IP прадастаўляецца з двума наступнымі варыянтамі ліцэнзіі: • Зашыфраваны: Поўны зашыфраваны код RTL прадастаўляецца для ядра. Ён даступны бясплатна з любой ліцэнзіяй Libero, што дазваляе стварыць асобнік ядра з дапамогай SmartDesign. Вы можаце выканаць мадэляванне, сінтэз, макет і запраграмаваць крэмній FPGA з дапамогай дызайнерскага пакета Libero. • RTL: Поўны зыходны код RTL заблакіраваны па ліцэнзіі, які трэба набыць асобна. |
Асаблівасці
HDMI TX IP мае наступныя функцыі:
• Сумяшчальнасць з HDMI 2.0 і 1.4b
• Падтрымка аднаго або чатырох сімвалаў/пікселяў на тактавы ўваход
• Падтрымлівае дазвол да 3840 x 2160 пры 60 кадрах у секунду
• Падтрымлівае 8, 10, 12 і 16-бітную глыбіню колеру
• Падтрымлівае каляровыя фарматы, такія як RGB, YUV 4:2:2 і YUV 4:4:4
• Падтрымка аўдыё да 32 каналаў
• Падтрымлівае схему кадавання - TMDS
• Падтрымка інтэрфейсу Native і AXI4 Stream Video і Audio Data
• Падтрымка ўласнага інтэрфейсу і канфігурацыі AXI4-Lite для змены параметраў
Інструкцыя па ўстаноўцы
IP-ядро павінна быць усталявана ў IP-каталог Libero® Праграмнае забеспячэнне SoC аўтаматычна праз функцыю абнаўлення IP-каталога ў праграмным забеспячэнні Libero SoC або спампоўваецца ўручную з каталога. Пасля ўстаноўкі ядра IP у праграмным каталогу IP Libero SoC яно наладжваецца, ствараецца і ствараецца ў SmartDesign для ўключэння ў праект Libero.
Кіраўніцтва карыстальніка
DS50003319C – 2
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Выкарыстанне рэсурсаў (Задайце пытанне)
HDMI TX IP рэалізаваны ў PolarFire® FPGA (пакет MPF300T – 1FCG1152I).
У наступнай табліцы пералічаны рэсурсы, якія выкарыстоўваюцца, калі g_PIXELS_PER_CLK = 1PXL.
Табліца 2. Выкарыстанне рэсурсаў для 1PXL
|
|
g_COLOR_FORMAT g_BITS_PER_COMPONENT (Біты) |
g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Тканіна |
|
4LUT |
Тканіна ДФФ |
Інтэрфейс 4LUT |
Інтэрфейс DFF |
uSRAM (64×12) |
|
RGB |
8 |
Уключыць |
Адключыць |
787 |
514 |
108 |
108 |
9 |
|
Адключыць |
Адключыць |
819 |
502 |
108 |
108 |
9 |
||
|
10 |
Адключыць |
Адключыць |
1070 |
849 |
156 |
156 |
13 |
|
|
12 |
Адключыць |
Адключыць |
1084 |
837 |
156 |
156 |
13 |
|
|
16 |
Адключыць |
Адключыць |
1058 |
846 |
156 |
156 |
13 |
|
|
YCbCr422 |
8 |
Адключыць |
Адключыць |
696 |
473 |
96 |
96 |
8 |
|
YCbCr444 |
8 |
Адключыць |
Адключыць |
819 |
513 |
108 |
108 |
9 |
|
10 |
Адключыць |
Адключыць |
1068 |
849 |
156 |
156 |
13 |
|
|
12 |
Адключыць |
Адключыць |
1017 |
837 |
156 |
156 |
13 |
|
|
16 |
Адключыць |
Адключыць |
1050 |
845 |
156 |
156 |
13 |
У наступнай табліцы пералічаны рэсурсы, якія выкарыстоўваюцца, калі g_PIXELS_PER_CLK = 4PXL.
Табліца 3. Выкарыстанне рэсурсаў для 4PXL
|
|
g_COLOR_FORMAT g_BITS_PER_COMPONENT (Біты) |
g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Тканіна |
|
4LUT |
Тканіна ДФФ |
Інтэрфейс 4LUT |
Інтэрфейс DFF |
uSRAM (64×12) |
|
RGB |
8 |
Адключыць |
Уключыць |
4078 |
2032 |
144 |
144 |
12 |
|
Уключыць |
Адключыць |
1475 |
2269 |
144 |
144 |
12 |
||
|
Адключыць |
Адключыць |
1393 |
1092 |
144 |
144 |
12 |
||
|
10 |
Адключыць |
Адключыць |
2151 |
1635 |
264 |
264 |
22 |
|
|
12 |
Адключыць |
Адключыць |
1909 |
1593 |
264 |
264 |
22 |
|
|
16 |
Адключыць |
Адключыць |
1645 |
1284 |
264 |
264 |
22 |
|
|
YCbCr422 |
8 |
Адключыць |
Адключыць |
1265 |
922 |
144 |
144 |
12 |
|
YCbCr444 |
8 |
Адключыць |
Адключыць |
1119 |
811 |
144 |
144 |
12 |
|
10 |
Адключыць |
Адключыць |
2000 |
1627 |
264 |
264 |
22 |
|
|
12 |
Адключыць |
Адключыць |
1909 |
1585 |
264 |
264 |
22 |
|
|
16 |
Адключыць |
Адключыць |
1604 |
1268 |
264 |
264 |
22 |
Кіраўніцтва карыстальніка
DS50003319C – 3
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
IP-канфігуратар HDMI TX
1. IP-канфігуратар HDMI TX (Задайце пытанне)
У гэтым раздзеле ёсць надview інтэрфейсу HDMI TX Configurator і яго розных кампанентаў.
Канфігуратар HDMI TX забяспечвае графічны інтэрфейс для наладжвання ядра HDMI TX для пэўных патрабаванняў перадачы відэа. Гэты канфігуратар дазваляе карыстальніку выбіраць такія параметры, як біт на кампанент, фармат колеру, колькасць пікселяў, аўдыярэжым, інтэрфейс, выпрабавальны стэнд і ліцэнзія. Вельмі важна правільна наладзіць гэтыя параметры, каб забяспечыць эфектыўную перадачу відэададзеных праз HDMI.
Інтэрфейс HDMI TX Configurator складаецца з розных выпадаючых меню і параметраў, якія дазваляюць карыстальнікам наладжваць параметры перадачы HDMI. Ключавыя канфігурацыі апісаны ў Табліца 3-1.
На наступным малюнку прадстаўлены падрабязныя звесткі view інтэрфейсу HDMI TX Configurator.
Малюнак 1-1. IP-канфігуратар HDMI TX
Інтэрфейс таксама змяшчае кнопкі OK і Cancel для пацверджання або адмены зробленых канфігурацый.
Кіраўніцтва карыстальніка
DS50003319C – 5
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Апаратная рэалізацыя
2. Апаратная рэалізацыя (Задайце пытанне)
Перадатчык HDMI (TX) складаецца з двух сtages:
• Аперацыя XOR/XNOR, якая мінімізуе колькасць пераходаў
• INV/NONINV, што мінімізуе дыспрапорцыю (баланс пастаяннага току). Дадатковыя два біты дадаюцца ў гэты stagе аперацыі. Кіруючыя даныя (hsync і vsync) кадуюцца ў 10 біт у чатырох магчымых камбінацыях, каб дапамагчы прымачу сінхранізаваць свой гадзіннік з гадзіннікам перадатчыка. Для серыялізацыі 10 біт (рэжым 1 піксель) або 40 біт (рэжым 4 пікселя) разам з IP HDMI TX неабходна выкарыстоўваць прыёмаперадатчык.
Канфігуратар таксама адлюстроўвае прадстаўленне ядра HDMI Tx, пазначанае HDMI_TX_0, з указаннем розных уваходных і выходных злучэнняў, звязаных з ядром. Для інтэрфейсу HDMI TX існуе тры рэжымы, якія тлумачацца наступным чынам:
Рэжым каляровага фармату RGB
Парты HDMI TX IP для аднаго пікселя на такт, калі ўключаны гукавы рэжым і фармат колеру RGB для PolarFire® прылады паказана на наступным малюнку. Візуальнае прадстаўленне партоў ядра HDMI Tx наступным чынам:
• Тактавыя сігналы кіравання R_CLK_LOCK, G_CLK_LOCK і B_CLK_LOCK. Сігналы гадзінніка R_CLK_I, G_CLK_I і B_CLK_I.
• Каналы даных, уключаючы DATA_R_I, DATA_G_I і DATA_B_I.
• Сігналы дапаможных дадзеных - AUX_DATA_R_I і AUX_DATA_G_I.
Малюнак 2-1. Блок-схема IP HDMI TX (каляровы фармат RGB)
Для атрымання дадатковай інфармацыі аб сігналах уводу/вываду для каляровага фармату RGB гл Табліца 3-2.
Рэжым каляровага фармату YCbCr444
Парты HDMI TX IP для аднаго пікселя на такт, калі ўключаны аўдыярэжым і фармат колеру YCbCr444, паказаны на наступным малюнку. Візуальнае прадстаўленне партоў ядра HDMI Tx наступным чынам:
• Кіруючыя сігналы: Y_CLK_LOCK, Cb_CLK_LOCK і Cr_CLK_LOCK.
• Тактавымі сігналамі з'яўляюцца Y_CLK_I, Cb_CLK_I і Cr_CLK_I.
Кіраўніцтва карыстальніка
DS50003319C – 6
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Апаратная рэалізацыя
• Каналы даных, уключаючы DATA_Y_I, DATA_Cb_I і DATA_Cr_I.
• Уваходнымі сігналамі дапаможных дадзеных з'яўляюцца AUX_DATA_Y_I і AUX_DATA_C_I.
Малюнак 2-2. Блок-схема IP HDMI TX (фармат колеру YCbCr444)
Для атрымання дадатковай інфармацыі аб сігналах уводу/вываду для каляровага фармату YCbCr444 гл Табліца 3-6. Рэжым каляровага фармату YCbCr422
Парты HDMI TX IP для аднаго пікселя на такт, калі ўключаны аўдыярэжым і фармат колеру YCbCr422, паказаны на наступным малюнку. Візуальнае прадстаўленне партоў ядра HDMI Tx наступным чынам:
• Сігналы кіравання: LANE1_CLK_LOCK, LANE2_CLK_LOCK і LANE3_CLK_LOCK. • Сігналы гадзінніка: LANE1_CLK_I, LANE2_CLK_I і LANE3_CLK_I.
• Каналы даных, уключаючы DATA_Y_I і DATA_C_I.
Кіраўніцтва карыстальніка
DS50003319C – 7
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Апаратная рэалізацыя
Малюнак 2-3. Блок-схема IP HDMI TX (фармат колеру YCbCr422)
Для атрымання дадатковай інфармацыі аб сігналах уводу/вываду для каляровага фармату YCbCr422 гл Табліца 3-7 Кіраўніцтва карыстальніка
DS50003319C – 8
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Параметры HDMI TX і сігналы інтэрфейсу
3. Параметры HDMI TX і сігналы інтэрфейсу (Задайце пытанне)
У гэтым раздзеле абмяркоўваюцца параметры канфігуратара HDMI TX GUI і сігналы ўводу/вываду. 3.1 Параметры канфігурацыі (Задайце пытанне)
У наступнай табліцы пералічаны параметры канфігурацыі ў HDMI TX IP.
Табліца 3-1. Параметры канфігурацыі
|
Імя параметра |
Апісанне |
|
Фармат колеру |
Вызначае каляровую прастору. Падтрымлівае наступныя каляровыя фарматы: • RGB • YCbCr422 • YCbCr444 |
|
Колькасць біт на кампанент |
Вызначае колькасць бітаў на кампанент колеру. Падтрымлівае 8, 10, 12 і 16 біт на кампанент. |
|
Колькасць пікселяў |
Паказвае колькасць пікселяў на тактавы ўваход: • Піксель на такт = 1 • Піксель на такт = 4 |
|
Падтрымка 4Kp60 |
Падтрымка дазволу 4K пры 60 кадрах у секунду: • Калі 1, падтрымка 4Kp60 уключана • Калі 0, падтрымка 4Kp60 адключана |
|
Рэжым гуку |
Наладжвае рэжым перадачы гуку. Аўдыядадзеныя для каналаў R і G: • Уключыць • Адключыць |
|
Інтэрфейс |
Родны і AXI паток |
|
Тэставы стэнд |
Дазваляе выбраць асяроддзе тэставага стэнда. Падтрымлівае наступныя параметры тэставага стэнда: • Карыстальнік • Ні адзін не |
|
Ліцэнзія |
Вызначае тып ліцэнзіі. Дае наступныя два варыянты ліцэнзіі: • RTL • Зашыфраваны |
3.2 Парты (Задайце пытанне)
У наступнай табліцы пералічаны ўваходныя і выходныя парты HDMI TX IP для ўласнага інтэрфейсу, калі ўключаны рэжым Audio і фармат колеру RGB.
Табліца 3-2. Уваходныя і выходныя сігналы
|
Назва сігналу |
Напрамак |
Шырыня |
Апісанне |
|
SYS_CLK_I |
Увод |
1-бітны |
Сістэмны гадзіннік, звычайна такі ж, як і кантролер дысплея |
|
RESET_N_I |
Увод |
1-бітны |
Асінхронны актыўны нізкі сігнал скіду |
|
VIDEO_DATA_VALID_I |
Увод |
1-бітны |
Правільны ўвод відэададзеных |
|
AUDIO_DATA_VALID_I |
Увод |
1-бітны |
Правільны ўвод аўдыяпакетных даных |
|
R_CLK_I |
Увод |
1-бітны |
Гадзіннік TX для канала "R" ад XCVR |
|
R_CLK_LOCK |
Увод |
1-бітны |
TX_CLK_STABLE для R-канала ад XCVR |
|
G_CLK_I |
Увод |
1-бітны |
Гадзіннік TX для канала "G" ад XCVR |
|
G_CLK_LOCK |
Увод |
1-бітны |
TX_CLK_STABLE для канала G ад XCVR |
|
B_CLK_I |
Увод |
1-бітны |
Гадзіннік TX для канала "B" ад XCVR |
Кіраўніцтва карыстальніка
DS50003319C – 9
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Параметры HDMI TX і сігналы інтэрфейсу
|
………..працяг Назва сігналу Напрамак Шырыня Апісанне |
|||
|
B_CLK_LOCK |
Увод |
1-бітны |
TX_CLK_STABLE для канала B ад XCVR |
|
H_SYNC_I |
Увод |
1-бітны |
Імпульс гарызантальнай сінхранізацыі |
|
V_SYNC_I |
Увод |
1-бітны |
Імпульс вертыкальнай сінхранізацыі |
|
ПАКЕТ_ЗАГАЛОЎК_I |
Увод |
PIXELS_PER_CLK*1 |
Загаловак пакета для аўдыяпакетных дадзеных |
|
DATA_R_I |
Увод |
PIXELS_PER_CLK*8 |
Увядзіце даныя «R». |
|
DATA_G_I |
Увод |
PIXELS_PER_CLK*8 |
Увядзіце даныя «G». |
|
DATA_B_I |
Увод |
PIXELS_PER_CLK*8 |
Увядзіце даныя «B». |
|
AUX_DATA_R_I |
Увод |
PIXELS_PER_CLK*4 |
Дадзеныя аўдыёпакета “R”. |
|
AUX_DATA_G_I |
Увод |
PIXELS_PER_CLK*4 |
Дадзеныя аўдыяпакета “G” канала |
|
TMDS_R_O |
Выхад |
PIXELS_PER_CLK*10 |
Закадаваныя даныя "R". |
|
TMDS_G_O |
Выхад |
PIXELS_PER_CLK*10 |
Закадаваныя даныя "G". |
|
TMDS_B_O |
Выхад |
PIXELS_PER_CLK*10 |
Закадаваныя даныя «B». |
У наступнай табліцы пералічаны парты для інтэрфейсу AXI4 Stream з уключэннем аўдыё.
Табліца 3-3. Парты ўваходу і вываду для струменевага інтэрфейсу AXI4
|
Тып назвы порта |
|
Шырыня |
Апісанне |
|
TDATA_I |
Увод |
3*g_BITS_PER_COMPONENT*g_PIXELS_PER_CLK Уваходныя відэададзеныя |
|
|
TVALID_I |
Увод |
1-бітны |
Уваходнае відэа сапраўднае |
|
TREADY_O Вывад 1-біт |
|
|
Выхадны сігнал гатоўнасці падпарадкаванага |
|
TUSER_I |
Увод |
PIXELS_PER_CLK*9 + 5 |
біт 0 = не выкарыстоўваецца біт 1 = VSYNC біт 2 = HSYNC біт 3 = не выкарыстоўваецца біт [3 + g_PIXELS_PER_CLK: 4] = біт загалоўка пакета [4 + g_PIXELS_PER_CLK] = сапраўдныя аўдыядадзеныя біт [(5 * g_PIXELS_PER_CLK) + 4: (1*g_PIXELS_PER_CLK) + 5] = даныя Audio G біт [(9 * g_PIXELS_PER_CLK) + 4: (5*g_PIXELS_PER_CLK) + 5] = даныя Audio R |
У наступнай табліцы пералічаны ўваходныя і выходныя парты HDMI TX IP для ўласнага інтэрфейсу, калі рэжым Audio адключаны.
Табліца 3-4. Уваходныя і выходныя сігналы
|
Назва сігналу |
Напрамак |
Шырыня |
Апісанне |
|
SYS_CLK_I |
Увод |
1-бітны |
Сістэмны гадзіннік, звычайна такі ж, як і кантролер дысплея |
|
RESET_N_I |
Увод |
1-бітны |
Асінхронны актыўны -нізкі сігнал скіду |
|
VIDEO_DATA_VALID_I |
Увод |
1-бітны |
Правільны ўвод відэададзеных |
|
R_CLK_I |
Увод |
1-бітны |
Гадзіннік TX для канала "R" ад XCVR |
|
R_CLK_LOCK |
Увод |
1-бітны |
TX_CLK_STABLE для R-канала ад XCVR |
|
G_CLK_I |
Увод |
1-бітны |
Гадзіннік TX для канала "G" ад XCVR |
|
G_CLK_LOCK |
Увод |
1-бітны |
TX_CLK_STABLE для канала G ад XCVR |
|
B_CLK_I |
Увод |
1-бітны |
Гадзіннік TX для канала "B" ад XCVR |
|
B_CLK_LOCK |
Увод |
1-бітны |
TX_CLK_STABLE для канала B ад XCVR |
|
H_SYNC_I |
Увод |
1-бітны |
Імпульс гарызантальнай сінхранізацыі |
|
V_SYNC_I |
Увод |
1-бітны |
Імпульс вертыкальнай сінхранізацыі |
|
DATA_R_I |
Увод |
PIXELS_PER_CLK*8 |
Увядзіце даныя «R». |
Кіраўніцтва карыстальніка
DS50003319C – 10
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Параметры HDMI TX і сігналы інтэрфейсу
|
………..працяг Назва сігналу Напрамак Шырыня Апісанне |
|||
|
DATA_G_I |
Увод |
PIXELS_PER_CLK*8 |
Увядзіце даныя «G». |
|
DATA_B_I |
Увод |
PIXELS_PER_CLK*8 |
Увядзіце даныя «B». |
|
TMDS_R_O |
Выхад |
PIXELS_PER_CLK*10 |
Закадаваныя даныя "R". |
|
TMDS_G_O |
Выхад |
PIXELS_PER_CLK*10 |
Закадаваныя даныя "G". |
|
TMDS_B_O |
Выхад |
PIXELS_PER_CLK*10 |
Закадаваныя даныя «B». |
У наступнай табліцы пералічаны парты для інтэрфейсу AXI4 Stream.
Табліца 3-5. Парты ўваходу і вываду для струменевага інтэрфейсу AXI4
|
Назва порта |
Тып |
Шырыня |
Апісанне |
|
TDATA_I_VIDEO |
Увод |
3*g_BITS_PER_COMPONENT*g_PIXELS_PER_CLK |
Увод дадзеных відэа |
|
TVALID_I_VIDEO |
Увод |
1-бітны |
Уваходнае відэа сапраўднае |
|
TRADY_O_VIDEO |
Выхад |
1-бітны |
Выхадны сігнал гатоўнасці падпарадкаванага |
|
TUSER_I_VIDEO |
Увод |
4 біт |
біт 0 = не выкарыстоўваецца біт 1 = VSYNC біт 2 = HSYNC біт 3 = не выкарыстоўваецца |
У наступнай табліцы пералічаны парты для рэжыму YCbCr444, калі ўключаны аўдыярэжым.
Табліца 3-6. Уваход і выхад для рэжыму YCbCr444 і рэжыму гуку ўключаны
|
Назва сігналу |
Напрамак Шырыня |
|
Апісанне |
|
SYS_CLK_I |
Увод |
1-бітны |
Сістэмны гадзіннік, звычайна такі ж, як і кантролер дысплея |
|
RESET_N_I |
Увод |
1-бітны |
Асінхронны актыўны нізкі сігнал скіду |
|
VIDEO_DATA_VALID_I Увод |
|
1-бітны |
Правільны ўвод відэададзеных |
|
AUDIO_DATA_VALID_I Увод |
|
1-бітны |
Правільны ўвод аўдыяпакетных даных |
|
Y_CLK_I |
Увод |
1-бітны |
Гадзіннік TX для канала "Y" ад XCVR |
|
Y_CLK_LOCK |
Увод |
1-бітны |
TX_CLK_STABLE для канала Y ад XCVR |
|
Cb_CLK_I |
Увод |
1-бітны |
Гадзіннік TX для канала "Cb" ад XCVR |
|
Cb_CLK_LOCK |
Увод |
1-бітны |
TX_CLK_STABLE для канала Cb ад XCVR |
|
Cr_CLK_I |
Увод |
1-бітны |
Гадзіннік TX для канала "Cr" ад XCVR |
|
Cr_CLK_LOCK |
Увод |
1-бітны |
TX_CLK_STABLE для канала Cr ад XCVR |
|
H_SYNC_I |
Увод |
1-бітны |
Імпульс гарызантальнай сінхранізацыі |
|
V_SYNC_I |
Увод |
1-бітны |
Імпульс вертыкальнай сінхранізацыі |
|
ПАКЕТ_ЗАГАЛОЎК_I |
Увод |
PIXELS_PER_CLK*1 |
Загаловак пакета для аўдыяпакетных дадзеных |
|
ДАДЗЕНЫЯ_Y_I |
Увод |
PIXELS_PER_CLK*8 |
Увядзіце даныя "Y". |
|
DATA_Cb_I |
Увод |
PIXELS_PER_CLK*DATA_WIDTH Увядзіце даныя «Cb». |
|
|
DATA_Cr_I |
Увод |
PIXELS_PER_CLK*DATA_WIDTH Увядзіце дадзеныя «Cr». |
|
|
AUX_DATA_Y_I |
Увод |
PIXELS_PER_CLK*4 |
Дадзеныя аўдыяпакета “Y” канала |
|
AUX_DATA_C_I |
Увод |
PIXELS_PER_CLK*4 |
Дадзеныя аўдыёпакета “C”. |
|
TMDS_R_O |
Выхад |
PIXELS_PER_CLK*10 |
Закадаваныя даныя «Cb». |
|
TMDS_G_O |
Выхад |
PIXELS_PER_CLK*10 |
Закадаваныя даныя "Y". |
|
TMDS_B_O |
Выхад |
PIXELS_PER_CLK*10 |
Закадаваныя даныя «Cr». |
У наступнай табліцы пералічаны парты для рэжыму YCbCr422, калі ўключаны аўдыярэжым.
Кіраўніцтва карыстальніка
DS50003319C – 11
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Параметры HDMI TX і сігналы інтэрфейсу
Табліца 3-7. Уваход і выхад для рэжыму YCbCr422 і рэжыму гуку ўключаны
|
Назва сігналу |
Напрамак Шырыня |
|
Апісанне |
|
SYS_CLK_I |
Увод |
1-бітны |
Сістэмны гадзіннік, звычайна такі ж, як і кантролер дысплея |
|
RESET_N_I |
Увод |
1-бітны |
Асінхронны актыўны -Нізкі сігнал скіду |
|
VIDEO_DATA_VALID_I Увод |
|
1-бітны |
Правільны ўвод відэададзеных |
|
LANE1_CLK_I |
Увод |
1-бітны |
Гадзіннік TX для канала «завулак ад XCVE, завулак 1» ад XCVR |
|
LANE1_CLK_LOCK |
Увод |
1-бітны |
TX_CLK_STABLE для паласы ад паласы 1 XCVE |
|
LANE2_CLK_I |
Увод |
1-бітны |
Гадзіннік TX для канала «завулак ад XCVE, завулак 2» ад XCVR |
|
LANE2_CLK_LOCK |
Увод |
1-бітны |
TX_CLK_STABLE для паласы ад паласы 2 XCVE |
|
LANE3_CLK_I |
Увод |
1-бітны |
Гадзіннік TX для канала «завулак ад XCVE, завулак 3» ад XCVR |
|
LANE3_CLK_LOCK |
Увод |
1-бітны |
TX_CLK_STABLE для паласы ад паласы 3 XCVE |
|
H_SYNC_I |
Увод |
1-бітны |
Імпульс гарызантальнай сінхранізацыі |
|
V_SYNC_I |
Увод |
1-бітны |
Імпульс вертыкальнай сінхранізацыі |
|
ПАКЕТ_ЗАГАЛОЎК_I |
Увод |
PIXELS_PER_CLK*1 |
Загаловак пакета для аўдыяпакетных дадзеных |
|
ДАДЗЕНЫЯ_Y_I |
Увод |
PIXELS_PER_CLK*DATA_WIDTH Увядзіце даныя «Y». |
|
|
DATA_C_I |
Увод |
PIXELS_PER_CLK*DATA_WIDTH Увядзіце даныя «C». |
|
|
AUX_DATA_Y_I |
Увод |
PIXELS_PER_CLK*4 |
Дадзеныя аўдыяпакета “Y” канала |
|
AUX_DATA_C_I |
Увод |
PIXELS_PER_CLK*4 |
Дадзеныя аўдыёпакета “C”. |
|
TMDS_R_O |
Выхад |
PIXELS_PER_CLK*10 |
Закадаваныя даныя "C". |
|
TMDS_G_O |
Выхад |
PIXELS_PER_CLK*10 |
Закадаваныя даныя "Y". |
|
TMDS_B_O |
Выхад |
PIXELS_PER_CLK*10 |
Закадаваныя даныя, звязаныя з інфармацыяй аб сінхранізацыі |
Кіраўніцтва карыстальніка
DS50003319C – 12
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Рэгістрацыя карты і апісання
4. Рэгістрацыя карты і апісання (Задайце пытанне)
|
Зрушэнне |
Імя |
Біт поз. |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
0x00 |
SCRAMBLER_IP_EN |
7:0 |
|
|
|
|
|
|
|
СТАРТ |
|
15:8 |
|
|
|
|
|
|
|
|
||
|
23:16 |
|
|
|
|
|
|
|
|
||
|
31:24 |
|
|
|
|
|
|
|
|
||
|
0x04 |
XCVR_DATA_LANE_ 0_SEL |
7:0 |
|
|
|
|
|
|
СТАРТ[1:0] |
|
|
15:8 |
|
|
|
|
|
|
|
|
||
|
23:16 |
|
|
|
|
|
|
|
|
||
|
31:24 |
|
|
|
|
|
|
|
|
||
Кіраўніцтва карыстальніка
DS50003319C – 13
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Рэгістрацыя карты і апісання
4.1 SCRAMBLER_IP_EN (Задайце пытанне)
Назва: SCRAMBLER_IP_EN
Зрушэнне: 0x000
Скід: 0x0
Уласцівасць: толькі для запісу
Рэгістр кіравання ўключэннем скрэмблера. Гэты рэестр неабходна запісаць, каб атрымаць падтрымку 4kp60 для IP HDMI TX
Біт 31 30 29 28 27 26 25 24
Доступ
Скінуць
Біт 23 22 21 20 19 18 17 16
Доступ
Скінуць
Біт 15 14 13 12 11 10 9 8
Доступ
Скінуць
Біт 7 6 5 4 3 2 1 0
|
|
|
|
|
|
|
|
СТАРТ |
Доступ W Reset 0
Біт 0 – СТАРТ. Запіс «1» у гэты біт ініцыюе перадачу даных Scrambler. HDMI 2.0 сапраўды выкарыстоўвае форму скремблирования, вядомую як кадаванне 8b/10b. Гэтая схема кадавання выкарыстоўваецца для надзейнай і эфектыўнай перадачы дадзеных праз інтэрфейс HDMI.
Кіраўніцтва карыстальніка
DS50003319C – 14
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Рэгістрацыя карты і апісання
4.2 XCVR_DATA_LANE_0_SEL (Задайце пытанне)
Назва: XCVR_DATA_LANE_0_SEL
Зрушэнне: 0x004
Скід: 0x1
Уласцівасць: толькі для запісу
Рэгістр XCVR_DATA_LANE_0_SEL выбірае даныя, якія неабходна перадаць у XCVR з HDMI TX IP для атрымання тактавай частоты для Full HD, 4kp30, 4kp60.
Біт 31 30 29 28 27 26 25 24
|
|
|
|
|
|
|
|
|
Доступ
Скінуць
Біт 23 22 21 20 19 18 17 16
|
|
|
|
|
|
|
|
|
Доступ
Скінуць
Біт 15 14 13 12 11 10 9 8
|
|
|
|
|
|
|
|
|
Доступ
Скінуць
Біт 7 6 5 4 3 2 1 0
|
|
|
|
|
|
|
СТАРТ[1:0] |
Доступ да WW Reset 0 1
Біты 1:0 – START[1:0] Запіс «10» у гэтыя біты ініцыюе 4KP60 уключаны і хуткасць перадачы дадзеных XCVR задаецца як FFFFF_00000.
Кіраўніцтва карыстальніка
DS50003319C – 15
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Тэставае мадэляванне
5. Тэставае мадэляванне (Задайце пытанне)
Testbench прызначаны для праверкі функцыянальнасці ядра HDMI TX. Testbench працуе толькі ва ўласным інтэрфейсе з 1 пікселем на такт і ўключаным аўдыярэжымам.
У наступнай табліцы пералічаны параметры, якія наладжваюцца ў адпаведнасці з дадаткам.
Табліца 5-1. Параметр канфігурацыі Testbench
|
Імя |
Параметры па змаўчанні |
|
Фармат колеру (g_COLOR_FORMAT) |
RGB |
|
Біт на кампанент (g_BITS_PER_COMPONENT) |
8 |
|
Колькасць пікселяў (g_PIXELS_PER_CLK) |
1 |
|
Падтрымка 4Kp60 (g_4K60_SUPPORT) |
0 |
|
Аўдыярэжым (g_AUX_CHANNEL_ENABLE) |
1 (Уключыць) |
|
Інтэрфейс (G_FORMAT) |
0 (Адключыць) |
Каб змадэляваць ядро з дапамогай тэставага стэнда, выканайце наступныя дзеянні:
1. У акне Design Flow разгарніце Create Design.
2. Пстрыкніце правай кнопкай мышы Create SmartDesign Testbench, а затым націсніце Run, як паказана на наступным малюнку. Малюнак 5-1. Стварэнне SmartDesign Testbench
3. Увядзіце імя для тэставага стенда SmartDesign і націсніце OK.
Малюнак 5-2. Найменне SmartDesign Testbench
Тэставы стэнд SmartDesign ствараецца, і справа ад панэлі Design Flow з'яўляецца палатно.
Кіраўніцтва карыстальніка
DS50003319C – 16
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Тэставае мадэляванне
4. Перайдзіце да Libero® Каталог SoC, абярыце View > Windows > IP Catalog, а затым разгарніце Solutions Video. Двойчы пстрыкніце HDMI TX IP (v5.2.0), а затым націсніце OK.
5. У акне канфігуратара параметраў абярыце неабходнае значэнне колькасці пікселяў, як паказана на наступным малюнку.
Малюнак 5-3. Канфігурацыя параметраў
6. Выберыце ўсе парты, пстрыкніце правай кнопкай мышы і выберыце Перавесці на верхні ўзровень.
7. На панэлі інструментаў SmartDesign націсніце «Стварыць кампанент».
8. На ўкладцы Stimulus Hierarchy пстрыкніце правай кнопкай мышы HDMI_TX_TB testbench file, а затым пстрыкніце «Імітацыя папярэдняга сінтэзатара» > «Адкрыць інтэрактыўна».
ModelSim® інструмент адкрываецца разам з тэставым стэндам, як паказана на наступным малюнку. Малюнак 5-4. Інструмент ModelSim з выпрабавальным стэндам HDMI TX File
Важна: Калі мадэляванне перапынена з-за абмежавання часу выканання, указанага ў DO file, выкарыстоўваць бег -усе каманда для завяршэння мадэлявання.
Кіраўніцтва карыстальніка
DS50003319C – 17
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Тэставае мадэляванне
5.1 Часавыя дыяграмы (Задайце пытанне)
Наступная дыяграма часу для HDMI TX IP паказвае відэададзеныя і перыяды кантрольных дадзеных для 1 пікселя на такт.
Малюнак 5-5. Дыяграма часу HDMI TX IP відэададзеных для 1 пікселя на такт
Наступная дыяграма паказвае чатыры камбінацыі кантрольных дадзеных.
Малюнак 5-6. Дыяграма часу HDMI TX IP для даных кіравання для 1 пікселя на такт
Кіраўніцтва карыстальніка
DS50003319C – 18
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Сістэмная інтэграцыя
6. Сістэмная інтэграцыя (Задайце пытанне)
Гэты раздзел паказвае якampапісанне дызайну.
У наступнай табліцы пералічаны канфігурацыі PF XCVR, PF TX PLL і PF CCC.
Табліца 6-1. Канфігурацыі PF XCVR, PF TX PLL і PF CCC
|
дазвол |
|
Канфігурацыя бітавай шырыні PF XCVR |
Канфігурацыя PF TX PLL |
Канфігурацыя PF CCC |
||||
|
Даныя TX Стаўка |
Гадзіннік TX Падзел Фактар |
TX PCS Тканіна Шырыня |
Жаданы Выхад Bit Clock |
Даведка Гадзіннік Частата |
Увод Частата |
Выхад Частата |
||
|
1PXL (1080p60) 8 |
|
1485 |
4 |
10 |
5940 |
148.5 |
NA |
NA |
|
1PXL (1080p30) 10 |
|
925 |
4 |
10 |
3700 |
148.5 |
92.5 |
74 |
|
12 |
1113.75 |
4 |
10 |
4455 |
148.5 |
111.375 |
74.25 |
|
|
16 |
1485 |
4 |
10 |
5940 |
148.5 |
148.5 |
74.25 |
|
|
4PXL (1080p60) 10 |
|
1860 |
4 |
40 |
7440 |
148.5 |
46.5 |
37.2 |
|
12 |
2229 |
4 |
40 |
8916 |
148.5 |
55.725 |
37.15 |
|
|
16 |
2970 |
2 |
40 |
5940 |
148.5 |
74.25 |
37.125 |
|
|
4PXL (4kp30) |
8 |
2970 |
2 |
40 |
5940 |
148.5 |
NA |
NA |
|
10 |
3712.5 |
2 |
40 |
7425 |
148.5 |
92.812 |
74.25 |
|
|
12 |
4455 |
1 |
40 |
4455 |
148.5 |
111.375 |
74.25 |
|
|
16 |
5940 |
1 |
40 |
5940 |
148.5 |
148.5 |
74.25 |
|
|
4PXL (4Kp60) |
8 |
5940 |
1 |
40 |
5940 |
148.5 |
NA |
NA |
HDMI TX Sample Дызайн, пры канфігурацыі ў g_BITS_PER_COMPONENT = 8-біт і
g_PIXELS_PER_CLK = 1 рэжым PXL, паказаны на наступным малюнку.
Малюнак 6-1. HDMI TX Sampле Дызайн
HDMI_TX_C0_0
PF_INIT_MONITOR_C0_0
|
ТКАНІНА_ПОР_Н PCIE_INIT_DONE USRAM_INIT_DONE SRAM_INIT_DONE DEVICE_INIT_DONE XCVR_INIT_DONE USRAM_INIT_FROM_SNVM_DONE USRAM_INIT_FROM_UPROM_DONE USRAM_INIT_FROM_SPI_DONE SRAM_INIT_FROM_SNVM_DONE SRAM_INIT_FROM_UPROM_DONE SRAM_INIT_FROM_SPI_DONE AUTOCALIB_DONE |
PF_INIT_MONITOR_C0
CORERESET_PF_C0_0
|
CLK EXT_RST_N BANK_x_VDDI_STATUS BANK_y_VDDI_STATUS PLL_POWERDOWN_B PLL_LOCK FABRIC_RESET_N SS_BUSY INIT_DONE FF_US_RESTORE FPGA_POR_N |
CORERESET_PF_C0
Кантролер_дысплея_C0_0
|
FRAME_END_O H_SYNC_O RESETN_I V_SYNC_O SYS_CLK_I V_ACTIVE_O ENABLE_I DATA_TRIGGER_O H_RES_O[15:0] V_RES_O[15:0] |
Кантролер_дысплея_C0
шаблон_генератар_verilog_шаблон_0
|
DATA_VALID_O SYS_CLK_I FRAME_END_O RESET_N_I LINE_END_O DATA_EN_I RED_O[7:0] FRAME_END_I ЗЯЛЁНЫ_О[7:0] ПАТЭРН_ВЫБАР_I[2:0] СІНІ_О[7:0] БАЙЕР_О[7:0] |
Test_Pattern_Generator_C1
PF_XCVR_REF_CLK_C0_0
|
RESET_N_I SYS_CLK_I VIDEO_DATA_VALID_I R_CLK_I R_CLK_LOCK G_CLK_I G_CLK_LOCK TMDS_R_O[9:0] B_CLK_I TMDS_G_O[9:0] B_CLK_LOCK TMDS_B_O[9:0] V_SYNC_I XCVR_LANE_0_DATA_O[9:0] H_SYNC_I
DATA_R_I[7:0]
DATA_G_I[7:0]
DATA_B_I[7:0] |
HDMI_TX_C0
PF_TX_PLL_C0_0
PF_XCVR_ERM_C0_0
|
PADs_OUT LANE3_TXD_N CLKS_FROM_TXPLL_0 LANE3_TXD_P LANE0_IN LANE2_TXD_N LANE0_PCS_ARST_N LANE2_TXD_P LANE0_PMA_ARST_N LANE1_TXD_N LANE0_TX_DATA[9:0] LANE1_TXD_P LANE1_IN LANE0_TXD_N LANE1_PCS_ARST_N LANE0_TXD_P LANE1_PMA_ARST_N LANE0_OUT LANE1_TX_DATA[9:0] LANE0_TX_CLK_R LANE2_IN LANE0_TX_CLK_STABLE LANE2_PCS_ARST_N LANE1_OUT LANE2_PMA_ARST_N LANE1_TX_CLK_R LANE2_TX_DATA[9:0] LANE1_TX_CLK_STABLE LANE3_IN LANE2_OUT LANE3_PCS_ARST_N LANE2_TX_CLK_R LANE3_PMA_ARST_N LANE2_TX_CLK_STABLE LANE3_TX_DATA[9:0] LANE3_OUT LANE3_TX_CLK_STABLE |
PF_XCVR_ERM_C0
LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P
ПАТЭРН_ВЫБАР_I[2:0] REF_CLK_PAD_P REF_CLK_PAD_N
|
REF_CLK_PAD_P REF_CLK_PAD_NREF_CLK |
|
REF_CLKPLL_LOCKCLKS_TO_XCVR |
PF_XCVR_REF_CLK_C0
PF_TX_PLL_C0
Напрыкладampнапрыклад, у 8-бітных канфігурацыях наступныя кампаненты з'яўляюцца часткай канструкцыі: • PF_XCVR_ERM (PF_XCVR_ERM_C0_0) настроены на хуткасць перадачы дадзеных 1485 Мбіт/с у рэжыме PMA толькі для TX, з шырынёй даных, настроенай як 10 біт для рэжыму 1pxl і Эталонная тактавая частата 148.5 МГц на аснове налад папярэдняй табліцы
• Выхад LANE0_TX_CLK_R PF_XCVR_ERM_C0_0 генеруецца як тактавая частата 148.5 МГц на аснове налад папярэдняй табліцы
• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 і PF_INIT_MONITOR_C0) кіруецца LANE0_TX_CLK_R, які складае 148.5 МГц
• R_CLK_I, G_CLK_I і B_CLK_I кіруюцца LANE3_TX_CLK_R, LANE2_TX_CLK_R і LANE1_TX_CLK_R адпаведна
Кіраўніцтва карыстальніка
DS50003319C – 19
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Сістэмная інтэграцыя
Sample інтэграцыя для, g_BITS_PER_COMPONENT = 8 і g_PIXELS_PER_CLK = 4. Напрыкладample, у 8-бітных канфігурацыях наступныя кампаненты з'яўляюцца часткай канструкцыі: • PF_XCVR_ERM (PF_XCVR_ERM_C0_0) настроены на хуткасць перадачы дадзеных 2970 Мбіт/с у рэжыме PMA для
Толькі TX з шырынёй даных, настроенай як 40 біт для рэжыму 1pxl, і эталоннай тактавай частатой 148.5 МГц на аснове налад папярэдняй табліцы
• Выхад LANE0_TX_CLK_R PF_XCVR_ERM_C0_0 генеруецца як тактавая частата 74.25 МГц на аснове налад папярэдняй табліцы
• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 і PF_INIT_MONITOR_C0) кіруецца LANE0_TX_CLK_R, які складае 148.5 МГц
• R_CLK_I, G_CLK_I і B_CLK_I кіруюцца LANE3_TX_CLK_R, LANE2_TX_CLK_R і LANE1_TX_CLK_R адпаведна
HDMI TX SampДызайн le, калі наладжаны ў рэжыме g_BITS_PER_COMPONENT = 12 Bit і g_PIXELS_PER_CLK = 1 PXL, паказаны на наступным малюнку.
Малюнак 6-2. HDMI TX Sampле Дызайн
PF_XCVR_ERM_C0_0
ПАТЭРН_ВЫБАР_I[2:0]
REF_CLK_PAD_P REF_CLK_PAD_N
PF_CCC_C1_0
|
REF_CLK_0 OUT0_FABCLK_0PLL_LOCK_0 |
PF_CCC_C1
PF_INIT_MONITOR_C0_0
CORERESET_PF_C0_0
|
CLK EXT_RST_N BANK_x_VDDI_STATUS BANK_y_VDDI_STATUS PLL_POWERDOWN_B PLL_LOCK FABRIC_RESET_N SS_BUSY INIT_DONE FF_US_RESTORE FPGA_POR_N |
CORERESET_PF_C0
Кантролер_дысплея_C0_0
|
FRAME_END_O H_SYNC_O RESETN_I V_SYNC_O SYS_CLK_I V_ACTIVE_O ENABLE_I DATA_TRIGGER_O H_RES_O[15:0] V_RES_O[15:0] |
Кантролер_дысплея_C0
шаблон_генератар_verilog_шаблон_0
|
DATA_VALID_O SYS_CLK_I FRAME_END_O RESET_N_I LINE_END_O DATA_EN_I RED_O[7:0] FRAME_END_I ЗЯЛЁНЫ_О[7:0] ПАТЭРН_ВЫБАР_I[2:0] СІНІ_О[7:0] БАЙЕР_О[7:0] |
Test_Pattern_Generator_C0
PF_XCVR_REF_CLK_C0_0
|
REF_CLK_PAD_P REF_CLK_PAD_NREF_CLK |
PF_XCVR_REF_CLK_C0
HDMI_TX_0
|
RESET_N_I SYS_CLK_I VIDEO_DATA_VALID_I R_CLK_I R_CLK_LOCK G_CLK_I G_CLK_LOCK TMDS_R_O[9:0] B_CLK_I TMDS_G_O[9:0] B_CLK_LOCK TMDS_B_O[9:0] V_SYNC_I XCVR_LANE_0_DATA_O[9:0] H_SYNC_I
DATA_R_I[11:4]
DATA_G_I[11:4]
DATA_B_I[11:4] |
HDMI_TX_C0
PF_TX_PLL_C0_0
|
PADs_OUT CLKS_FROM_TXPLL_0 LANE3_TXD_N LANE0_IN LANE3_TXD_P LANE0_PCS_ARST_N LANE2_TXD_N LANE0_PMA_ARST_N LANE2_TXD_P LANE0_TX_DATA[9:0] LANE1_TXD_N LANE1_IN LANE1_TXD_P LANE1_PCS_ARST_N LANE0_TXD_N LANE1_PMA_ARST_N LANE0_TXD_P LANE1_TX_DATA[9:0] LANE0_OUT LANE2_IN LANE1_OUT LANE2_PCS_ARST_N LANE1_TX_CLK_R LANE2_PMA_ARST_N LANE1_TX_CLK_STABLE LANE2_TX_DATA[9:0] LANE2_OUT LANE2_TX_CLK_R LANE3_PCS_ARST_N LANE2_TX_CLK_STABLE LANE3_PMA_ARST_N LANE3_OUT LANE3_TX_DATA[9:0] LANE3_TX_CLK_R LANE3_TX_CLK_STABLE |
PF_XCVR_ERM_C0
LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P
|
ТКАНІНА_ПОР_Н PCIE_INIT_DONE USRAM_INIT_DONE SRAM_INIT_DONE DEVICE_INIT_DONE XCVR_INIT_DONE USRAM_INIT_FROM_SNVM_DONE USRAM_INIT_FROM_UPROM_DONE USRAM_INIT_FROM_SPI_DONE SRAM_INIT_FROM_SNVM_DONE SRAM_INIT_FROM_UPROM_DONE SRAM_INIT_FROM_SPI_DONE AUTOCALIB_DONE |
|
REF_CLKPLL_LOCKCLKS_TO_XCVR |
PF_INIT_MONITOR_C0
PF_TX_PLL_C0
Sample інтэграцыя для, g_BITS_PER_COMPONENT > 8 і g_PIXELS_PER_CLK = 1. Напрыкладampу 12-бітных канфігурацыях часткай канструкцыі з'яўляюцца наступныя кампаненты:
• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) наладжана для хуткасці перадачы дадзеных 111.375 Мбіт/с у рэжыме PMA толькі для перадачы, з шырынёй даных, настроенай як 10 біт для рэжыму 1 пікселя, і 1113.75 Мбіт/с эталоннай тактавай частатой на аснове Табліца 6-1 налады
• Выхад LANE1_TX_CLK_R PF_XCVR_ERM_C0_0 генеруецца як тактавая частата 111.375 МГц на аснове Табліца 6-1 налады
• R_CLK_I, G_CLK_I і B_CLK_I кіруюцца LANE3_TX_CLK_R, LANE2_TX_CLK_R і LANE1_TX_CLK_R адпаведна
• PF_CCC_C0 генеруе тактавы сігнал з назвай OUT0_FABCLK_0 з частатой 74.25 МГц, калі ўваходны тактавы сігнал складае 111.375 МГц, які кіруецца LANE1_TX_CLK_R
• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 і PF_INIT_MONITOR_C0) кіруецца OUT0_FABCLK_0, які складае 74.25 МГц
Sample інтэграцыя для, g_BITS_PER_COMPONENT > 8 і g_PIXELS_PER_CLK = 4. Напрыкладampу 12-бітных канфігурацыях часткай канструкцыі з'яўляюцца наступныя кампаненты:
• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) наладжана для хуткасці перадачы дадзеных 4455 Мбіт/с у рэжыме PMA толькі для перадачы, з шырынёй даных, настроенай як 40 біт для рэжыму 4pxl, і эталоннай тактавай частатой 111.375 МГц на аснове Табліца 6-1 налады
• Выхад LANE1_TX_CLK_R PF_XCVR_ERM_C0_0 генеруецца як тактавая частата 111.375 МГц на аснове Табліца 6-1 налады
Кіраўніцтва карыстальніка
DS50003319C – 20
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Сістэмная інтэграцыя
• R_CLK_I, G_CLK_I і B_CLK_I кіруюцца LANE3_TX_CLK_R, LANE2_TX_CLK_R і LANE1_TX_CLK_R адпаведна
• PF_CCC_C0 генеруе тактавы сігнал з назвай OUT0_FABCLK_0 з частатой 74.25 МГц, калі ўваходны тактавы сігнал складае 111.375 МГц, які кіруецца LANE1_TX_CLK_R
• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 і PF_INIT_MONITOR_C0) кіруецца OUT0_FABCLK_0, які складае 74.25 МГц
Кіраўніцтва карыстальніка
DS50003319C – 21
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Гісторыя версій
7. Гісторыя версій (Задайце пытанне)
Гісторыя версій апісвае змены, якія былі ўнесены ў дакумент. Змены пералічаны па версіях, пачынаючы з самай актуальнай публікацыі.
Табліца 7-1. Гісторыя версій
|
Рэвізія |
Дата |
Апісанне |
|
C |
05/2024 |
Ніжэй прыведзены спіс змяненняў у версіі C дакумента: • Абноўлены Уводзіны падзел • Выдалены і дададзены табліцы выкарыстання рэсурсаў для аднаго і чатырох пікселяў Табліца 2 і Табліца 3 in 1. Выкарыстанне рэсурсаў падзел • Абноўлены Табліца 3-1 у 3.1. Параметры канфігурацыі падзел • Дададзена Табліца 3-6 і Табліца 3-7 у 3.2. Парты падзел • Дададзена 6. Сістэмная інтэграцыя падзел |
|
B |
|
09/2022 Ніжэй прыведзены спіс змяненняў у версіі B дакумента: • Абноўлены змест функцый і Уводзіны • Дададзена Малюнак 2-2 для адключанага аўдыярэжыму • Дададзена Табліца 3-4 і Табліца 3-5 • Абноўлены Табліца 3-2 і Табліца 3-3 • Абноўлены Табліца 3-1 • Абноўлены 1. Выкарыстанне рэсурсаў • Абноўлены Малюнак 1-1 • Абноўлены Малюнак 5-3 |
|
A |
|
04/2022 Ніжэй прыведзены спіс змяненняў у версіі А дакумента: • Дакумент быў перанесены ў шаблон Microchip • Нумар дакумента быў абноўлены з 50003319 да DS50200863 |
|
2.0 |
— |
Ніжэй прыводзіцца кароткі выклад змяненняў, зробленых у гэтай рэдакцыі. • Дададзены раздзелы «Функцыі і сем'і, якія падтрымліваюцца». |
|
1.0 |
|
08/2021 Першапачатковая рэдакцыя |
Кіраўніцтва карыстальніка
DS50003319C – 22
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Падтрымка Microchip FPGA
Група прадуктаў Microchip FPGA забяспечвае сваю прадукцыю рознымі службамі падтрымкі, уключаючы службу падтрымкі кліентаў, цэнтр тэхнічнай падтрымкі кліентаў, webсайт і офісы продажаў па ўсім свеце. Кліентам прапануецца наведаць інтэрнэт-рэсурсы Microchip перад тым, як звяртацца ў службу падтрымкі, бо вельмі верагодна, што на іх запыты ўжо дадзены адказы.
Звярніцеся ў цэнтр тэхнічнай падтрымкі праз webсайт на www.microchip.com/support. Укажыце нумар дэталі прылады FPGA, абярыце адпаведную катэгорыю корпуса і загрузіце дызайн files пры стварэнні тэхпадтрымкі.
Звярніцеся ў службу падтрымкі для атрымання нетэхнічнай падтрымкі прадукту, напрыклад, цэнаўтварэння прадукту, абнаўлення прадукту, абнаўлення інфармацыі, статусу заказу і аўтарызацыі.
• Тэлефануйце з Паўночнай Амерыкі 800.262.1060
• Тэлефануйце з астатняга свету 650.318.4460
• Факс з любой кропкі свету, 650.318.8044
Інфармацыя пра мікрачып
Мікрачып Webсайт
Кампанія Microchip забяспечвае анлайн-падтрымку праз нашу webсайт на www.microchip.com/. гэта webсайт выкарыстоўваецца для стварэння fileі інфармацыя, лёгка даступная для кліентаў. Частка даступнага кантэнту ўключае:
• Падтрымка прадукту – Артыкулы дадзеных і памылак, заўвагі да заяўкі і sampпраграмы, дызайнерскія рэсурсы, кіраўніцтва карыстальніка і дакументы па падтрымцы апаратнага забеспячэння, апошнія выпускі праграмнага забеспячэння і архіў праграмнага забеспячэння
• Агульная тэхнічная падтрымка – Часта задаюць пытанні (FAQ), запыты на тэхнічную падтрымку, анлайнавыя дыскусійныя групы, спіс удзельнікаў партнёрскай праграмы Microchip design
• Бізнес Microchip – Інструкцыі па выбары прадуктаў і заказах, апошнія прэс-рэлізы Microchip, спісы семінараў і мерапрыемстваў, спісы офісаў продажаў Microchip, дыстрыб'ютараў і прадстаўнікоў заводаў.
Служба паведамлення аб змене прадукту
Паслуга апавяшчэнняў Microchip аб зменах у прадукце дапамагае трымаць кліентаў у курсе прадуктаў Microchip. Падпісчыкі будуць атрымліваць апавяшчэнні па электроннай пошце кожны раз, калі будуць адбывацца змены, абнаўленні, рэвізіі або памылкі, звязаныя з вызначаным сямействам прадуктаў або інструментам распрацоўкі, якія ўяўляюць цікавасць.
Для рэгістрацыі перайдзіце па адрасе www.microchip.com/pcn і выконвайце інструкцыі па рэгістрацыі. Падтрымка кліентаў
Карыстальнікі прадуктаў Microchip могуць атрымаць дапамогу па некалькіх каналах: • Дыстрыбутар або прадстаўнік
• Мясцовы офіс продажаў
• Інжынер убудаваных рашэнняў (ESE)
• Тэхнічная падтрымка
Кліенты павінны звязацца са сваім дыстрыбутарам, прадстаўніком або ESE па падтрымку. Мясцовыя офісы продажаў таксама даступныя, каб дапамагчы кліентам. Спіс гандлёвых офісаў і месцаў уключаны ў гэты дакумент.
Тэхнічная падтрымка даступная праз webсайт па адрасе: www.microchip.com/support Функцыя абароны кода прылад Microchip
Звярніце ўвагу на наступныя дэталі функцыі абароны кода на прадуктах Microchip:
Кіраўніцтва карыстальніка
DS50003319C – 23
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
• Прадукты Microchip адпавядаюць спецыфікацыям, якія змяшчаюцца ў іх спецыфікацыі Microchip.
• Кампанія Microchip лічыць, што яе сямейства прадуктаў бяспечна пры выкарыстанні па прызначэнні, у межах працоўных спецыфікацый і ў нармальных умовах.
• Microchip шануе і актыўна абараняе свае правы на інтэлектуальную ўласнасць. Спробы парушыць функцыі абароны кода прадукту Microchip строга забароненыя і могуць парушаць Закон аб аўтарскім праве ў лічбавае тысячагоддзе.
• Ні Microchip, ні любы іншы вытворца паўправаднікоў не можа гарантаваць бяспеку свайго кода. Абарона кода не азначае, што мы гарантуем, што прадукт «незломны». Абарона кода пастаянна развіваецца. Microchip імкнецца пастаянна паляпшаць функцыі абароны кода нашай прадукцыі.
Юрыдычная інфармацыя
Гэтую публікацыю і змешчаную ў ёй інфармацыю можна выкарыстоўваць толькі з прадуктамі Microchip, у тым ліку для распрацоўкі, тэсціравання і інтэграцыі прадуктаў Microchip з вашым дадаткам. Выкарыстанне гэтай інфармацыі любым іншым спосабам парушае гэтыя ўмовы. Інфармацыя аб праграмах прылады прадастаўляецца толькі для вашага зручнасці і можа быць заменена абнаўленнямі. Вы нясеце адказнасць за тое, каб ваша заяўка адпавядала вашым патрабаванням. Каб атрымаць дадатковую падтрымку, звярніцеся ў мясцовы офіс продажаў Microchip або па адрасе www.microchip.com/en-us/support/design-help/ client-support-services.
ГЭТАЯ ІНФАРМАЦЫЯ ПРАДСТАЎЛЯЕЦЦА MICROCHIP «ЯК ЁСЦЬ». MICROCHIP НЕ РОБІЦЬ НІЯКІХ ЗАЯЎ І НІЯКІХ ГАРАНТЫЙ ЯВНЫХ АБО РАЗУМЕВАННЫХ, ПІСЬМОВЫХ АБО ВУСНЫХ, СТАТУТНЫХ ЦІ ІНШЫХ, ЗВЯЗАНЫХ ДА ІНФАРМАЦЫІ, ВКЛЮЧАЮЧЫ, АЛЕ НЕ АБМЕЖУЮЧЫСЯ ЛЮБЫЯ РАЗУМЕВАНЫЯ ГАРАНТЫІ НЕПАРУШЭННЯ, КАМЕРТНАЯ ПРЫДАТНАСЦЬ І ПРЫДАТНАСЦЬ ДЛЯ ПЭЙНАЙ МЭТЫ АБО ГАРАНТЫІ, ЗВЯЗАНЫЯ ДА ЯГО СТАНУ, ЯКАСЦІ АБО ЭФФЕКЦЫЙНАСЦІ.
КАМПАНІЯ MICROCHIP НІ У КІМ РАБОТЫ НЕ НЯСЕ АДКАЗНАСЦІ ЗА ЛЮБЫЯ УСКОСНЫЯ, СПЕЦЫЯЛЬНЫЯ, ШТРАФНЫЯ, ВЫПАДКОВЫЯ АБО АСКОПНЫЯ СТРАТЫ, ШКОДУ, КОШТ АБО ВЫТРАТЫ ЛЮБЫХ РОДАЎ, ЗВЯЗАНЫЯ З ІНФАРМАЦЫЯЙ АБО ЯЕ ВЫКАРЫСТАННЕМ, ЯК БЫ НЕ БЫЛО ВЫЧЫНАНА, НАВАТ КАЛІ MICROCHIP ПАВЕДАМЛЕНЫ ПРА МАГЧЫМАСЦЬ АБО ШКОДЫ ПРАДБАЧУЕМЫЯ. У ПОЎНАЙ МЕРЫ, ДАЗВОЛЕНАЙ ЗАКОНАМ, ПОЎНАЯ АДКАЗНАСЦЬ MICROCHIP ПА ЎСІХ ПРАТЫЗАХ, ЯКІМ СПОСАБАМ ЗВЯЗАНЫХ З ІНФАРМАЦЫЯЙ АБО ЯЕ ВЫКАРЫСТАННЕМ, НЕ БУДЗЕ ПЕРАВЫШАЦЬ СУМУ ГАНАРАТУ, КАЛІ ЁСЦЬ ЁСЦЬ, ЯКУЮ ВЫ ЗАПЛАЦІЛІ НЕПАМОГУЧНА MICROCHIP ЗА ІНФАРМАЦЫЮ.
Выкарыстанне прылад Microchip у праграмах жыццезабеспячэння і/або забеспячэння бяспекі ажыццяўляецца цалкам на рызыку пакупніка, і пакупнік згаджаецца абараняць, кампенсаваць страты і абараняць Microchip ад любых пашкоджанняў, прэтэнзій, пазоваў або выдаткаў, якія вынікаюць з такога выкарыстання. Ніякія ліцэнзіі не перадаюцца, няяўна ці іншым чынам, у рамках правоў на інтэлектуальную ўласнасць Microchip, калі не пазначана іншае.
Таварныя знакі
Назва і лагатып Microchip, лагатып Microchip, Adaptec, AVR, лагатып AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, лагатып Microsemi, MOST, лагатып MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, лагатып PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, лагатып SST, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron і XMEGA з'яўляюцца зарэгістраванымі гандлёвымі маркамі Microchip Technology Incorporated у ЗША і іншых краінах.
AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, лагатып ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, TimeCesium, TimeHub, TimePictra, TimeProvider і ZL з'яўляюцца зарэгістраванымі гандлёвымі маркамі Microchip Technology Incorporated у ЗША
Падаўленне суседніх ключоў, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic
Кіраўніцтва карыстальніка
DS50003319C – 24
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, MarginLink, maxCrypto, максView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance , Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect і ZENA з'яўляюцца гандлёвымі маркамі кампаніі Microchip Technology Incorporated у ЗША і іншых краінах.
SQTP з'яўляецца знакам абслугоўвання Microchip Technology Incorporated у ЗША
Лагатып Adaptec, Frequency on Demand, Silicon Storage Technology і Symmcom з'яўляюцца зарэгістраванымі гандлёвымі маркамі Microchip Technology Inc. у іншых краінах.
GestIC з'яўляецца зарэгістраванай гандлёвай маркай Microchip Technology Germany II GmbH & Co. KG, даччынай кампаніі Microchip Technology Inc., у іншых краінах.
Усе іншыя гандлёвыя маркі, згаданыя тут, з'яўляюцца ўласнасцю адпаведных кампаній. © 2024, Microchip Technology Incorporated і яе даччыныя кампаніі. Усе правы ахоўваюцца. ISBN:
Сістэма менеджменту якасці
Для атрымання інфармацыі аб сістэмах менеджменту якасці Microchip, калі ласка, наведайце www.microchip.com/quality.
Кіраўніцтва карыстальніка
DS50003319C – 25
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Продажы і абслугоўванне па ўсім свеце
АМЕРЫКА АЗІЯ/ЦІХААКІЯНСКАЯ АЗІЯ/ЦІХААКІЯНСКАЯ ЕЎРОПА
Карпаратыўны офіс
2355 West Chandler Blvd. Чандлер, AZ 85224-6199 Тэл.: 480-792-7200
Факс: 480-792-7277
Тэхнічная падтрымка:
www.microchip.com/support Web Адрас:
Атланта
Дулут, Джорджыя
тэл.: 678-957-9614
Факс: 678-957-1455
Осцін, Тэхас
тэл.: 512-257-3370
Бостан
Уэстбара, Масачусэтс
тэл.: 774-760-0087
Факс: 774-760-0088
Чыкага
Ітаска, штат Ілінойс
тэл.: 630-285-0071
Факс: 630-285-0075
Далас
Addison, TX
тэл.: 972-818-7423
Факс: 972-818-2924
Дэтройт
Нові, М.І
тэл.: 248-848-4000
Х'юстан, Тэхас
тэл.: 281-894-5983
Індыянапаліс
Ноблсвіл, Індыяна
тэл.: 317-773-8323
Факс: 317-773-5453
тэл.: 317-536-2380
Лос-Анджэлес
Місія Вьеха, Каліфорнія
тэл.: 949-462-9523
Факс: 949-462-9608
тэл.: 951-273-7800
Ролі, Паўночная Караліна
тэл.: 919-844-7510
Нью-Ёрк, Нью-Ёрк
тэл.: 631-435-6000
Сан-Хасэ, Каліфорнія
тэл.: 408-735-9110
тэл.: 408-436-4270
Канада – Таронта
тэл.: 905-695-1980
Факс: 905-695-2078
Аўстралія – Сіднэй Тэл.: 61-2-9868-6733 Кітай – Пекін
Тэл.: 86-10-8569-7000 Кітай – Чэнду
Тэл.: 86-28-8665-5511 Кітай - Чунцын Тэл.: 86-23-8980-9588 Кітай – Дунгуань Тэл.: 86-769-8702-9880 Кітай - Гуанчжоу Тэл.: 86-20-8755-8029 Кітай - Ханчжоу Тэл.: 86-571-8792-8115 Кітай – САР Ганконг Тэл.: 852-2943-5100 Кітай – Нанкін
Тэл.: 86-25-8473-2460 Кітай - Ціндао
Тэл.: 86-532-8502-7355 Кітай – Шанхай
Тэл.: 86-21-3326-8000 Кітай – Шэньян Тэл.: 86-24-2334-2829 Кітай – Шэньчжэнь Тэл.: 86-755-8864-2200 Кітай – Сучжоу
Тэл.: 86-186-6233-1526 Кітай - Ухань
Тэл.: 86-27-5980-5300 Кітай – Сіань
Тэл.: 86-29-8833-7252 Кітай - Сямэнь
Тэл.: 86-592-2388138 Кітай - Чжухай
Тэл.: 86-756-3210040
Індыя – Бангалор
Тэл.: 91-80-3090-4444
Індыя – Нью-Дэлі
Тэл.: 91-11-4160-8631
Індыя - Пуна
Тэл.: 91-20-4121-0141
Японія - Осака
Тэл.: 81-6-6152-7160
Японія - Токіо
Тэл: 81-3-6880-3770
Карэя - Тэгу
Тэл.: 82-53-744-4301
Карэя - Сеул
Тэл.: 82-2-554-7200
Малайзія - Куала-Лумпур Тэл.: 60-3-7651-7906
Малайзія - Пенанг
Тэл.: 60-4-227-8870
Філіпіны - Маніла
Тэл.: 63-2-634-9065
Сінгапур
Тэл.: 65-6334-8870
Тайвань - Сінь Чу
Тэл.: 886-3-577-8366
Тайвань - Гаосюн
Тэл.: 886-7-213-7830
Тайвань - Тайбэй
Тэл.: 886-2-2508-8600
Тайланд - Бангкок
Тэл.: 66-2-694-1351
В'етнам - Хашымін
Тэл.: 84-28-5448-2100
Кіраўніцтва карыстальніка
Аўстрыя – Вельс
Тэл.: 43-7242-2244-39
Факс: 43-7242-2244-393
Данія – Капенгаген
Тэл.: 45-4485-5910
Факс: 45-4485-2829
Фінляндыя – Эспа
Тэл.: 358-9-4520-820
Францыя – Парыж
Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79
Германія – Гархінг
Тэл.: 49-8931-9700
Германія - Хаан
Тэл.: 49-2129-3766400
Германія – Хайльброн
Тэл.: 49-7131-72400
Германія – Карлсруэ
Тэл.: 49-721-625370
Германія – Мюнхен
Tel: 49-89-627-144-0
Fax: 49-89-627-144-44
Германія – Розенхайм
Тэл.: 49-8031-354-560
Ізраіль - Ход Хашарон
Тэл.: 972-9-775-5100
Італія – Мілан
Тэл.: 39-0331-742611
Факс: 39-0331-466781
Італія – Падуя
Тэл.: 39-049-7625286
Нідэрланды – Drunen
Тэл.: 31-416-690399
Факс: 31-416-690340
Нарвегія - Тронхейм
Тэл.: 47-72884388
Польшча – Варшава
Тэл.: 48-22-3325737
Румынія – Бухарэст
Tel: 40-21-407-87-50
Іспанія - Мадрыд
Tel: 34-91-708-08-90
Fax: 34-91-708-08-91
Швецыя – Гётэнберг
Tel: 46-31-704-60-40
Швецыя – Стакгольм
Тэл.: 46-8-5090-4654
Вялікабрытанія - Вокінгем
Тэл.: 44-118-921-5800
Факс: 44-118-921-5820
DS50003319C – 26
© 2024 Microchip Technology Inc. і яе даччыныя кампаніі
Дакументы / Рэсурсы
 |
MICROCHIP DS50003319C-13 Ethernet HDMI TX IP [pdfКіраўніцтва карыстальніка DS50003319C - 13, DS50003319C - 2, DS50003319C - 3, DS50003319C-13 Ethernet HDMI TX IP, DS50003319C-13, Ethernet HDMI TX IP, HDMI TX IP, IP |
