MICROCHIP DS50003319C-13 Ethernet HDMI TX IP Uživatelská příručka

IP vysílač High-Definition Multimedia Interface (HDMI) společnosti Microchip podporuje přenos video a audio paketových dat popsaných ve specifikaci standardu HDMI.

HDMI využívá TMDS (Transition Minimized Differential Signaling) k efektivnímu přenosu značných objemů digitálních dat přes dlouhé kabelové vzdálenosti, což zajišťuje vysokorychlostní, sériový a spolehlivý přenos digitálního signálu. Spojení TMDS se skládá z jednoho hodinového kanálu a tří datových kanálů. Hodiny obrazových bodů jsou přenášeny na hodinovém kanálu TMDS, což pomáhá udržovat signály v synchronizaci. Video data jsou přenášena jako 24bitové pixely na třech datových kanálech TMDS, kde každý datový kanál je určen pro červenou, zelenou a modrou barevnou složku. Zvuková data jsou přenášena jako 8bitové pakety na zeleném a červeném kanálu TMDS.

Kodér TMDS umožňuje přenos sériových dat vysokou rychlostí a zároveň minimalizuje potenciál pro elektromagnetické rušení (EMI) přes měděné kabely tím, že minimalizuje počet přechodů (snižuje rušení mezi kanály) a dosahuje vyvážení stejnosměrného proudu (DC) na vodičích. tím, že počet jedniček a nul na řádku zůstane téměř stejný.

HDMI TX IP je navrženo pro použití spolu s PolarFire® Transceivery zařízení SoC a PolarFire. IP je kompatibilní s HDMI 1.4 a HDMI 2.0, které podporuje až 60 snímků za sekundu s maximální šířkou pásma 18 Gbps. IP používá kodér TMDS, který převádí 8bitová video data na kanál a audio paket do 10bitové sekvence s stejnosměrným vyvážením a minimalizací přechodu. Poté je vysílán sériově rychlostí 10 bitů na pixel a kanál. Během doby zatemnění videa jsou přenášeny ovládací prvky. Tyto tokeny jsou generovány na základě signálů hsync a vsync. Během období datového ostrova je audio paket přenášen jako 10bitové pakety na červeném a zeleném kanálu.

Uživatelská příručka

DS50003319C – 1

Shrnutí

Následující tabulka poskytuje souhrn charakteristik HDMI TX IP.

Tabulka 1. Vlastnosti HDMI TX IP

Základní verze	Tato uživatelská příručka podporuje HDMI TX IP v5.2.0
Podporováno Rodiny zařízení	• PolarFire® SoC • PolarFire
Podporovaný tok nástrojů	Vyžaduje Libero® SoC v11.4 nebo novější verze
Podporováno Rozhraní	Rozhraní podporovaná HDMI TX IP jsou: • AXI4-Stream – Toto jádro podporuje AXI4-Stream do vstupních portů. Když je nakonfigurován v tomto režimu, IP přijímá standardní reklamační signály AXI4 Stream jako vstupy. • Konfigurační rozhraní AXI4-Lite – Toto jádro podporuje konfigurační rozhraní AXI4-Lite pro požadavek 4Kp60. V tomto režimu jsou IP vstupy napájeny z SoftConsole. • Rodák – Při konfiguraci v tomto režimu přijímá IP nativní video a audio signály jako vstupy.
Licencování	HDMI TX IP je poskytován s následujícími dvěma licenčními možnostmi: • Zašifrováno: Pro jádro je poskytován úplný šifrovaný RTL kód. Je k dispozici zdarma s jakoukoli licencí Libero, což umožňuje instanci jádra pomocí SmartDesign. Pomocí sady Libero Design Suite můžete provádět simulaci, syntézu, rozložení a programování křemíku FPGA. • RTL: Kompletní zdrojový kód RTL je uzamčen licencí, kterou je třeba zakoupit samostatně.

Vlastnosti

HDMI TX IP má následující vlastnosti:

• Kompatibilní s HDMI 2.0 a 1.4b

• Podporuje jeden nebo čtyři symboly/pixely na hodinový vstup

• Podporuje rozlišení až 3840 x 2160 při 60 fps

• Podporuje 8, 10, 12 a 16bitovou barevnou hloubku

• Podporuje barevné formáty jako RGB, YUV 4:2:2 a YUV 4:4:4

• Podporuje zvuk až 32 kanálů

• Podporuje schéma kódování – TMDS

• Podporuje nativní rozhraní a rozhraní AXI4 Stream Video a Audio Data

• Podporuje nativní a konfigurační rozhraní AXI4-Lite pro úpravu parametrů

Pokyny k instalaci

IP jádro musí být nainstalováno do IP katalogu Libero® Software SoC automaticky prostřednictvím funkce aktualizace IP katalogu v softwaru Libero SoC nebo je ručně stažen z katalogu. Jakmile je jádro IP nainstalováno v katalogu IP softwaru Libero SoC, je nakonfigurováno, vygenerováno a vytvořeno v rámci SmartDesign pro zahrnutí do projektu Libero.

Uživatelská příručka

DS50003319C – 2

Využití zdrojů (Položit otázku)

HDMI TX IP je implementováno v PolarFire® FPGA (balíček MPF300T – 1FCG1152I).

Následující tabulka uvádí zdroje využívané, když g_PIXELS_PER_CLK = 1PXL.

Tabulka 2. Využití zdrojů pro 1PXL

	g_COLOR_FORMAT g_BITS_PER_COMPONENT (bity)	g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Fabric		4LUT	Tkanina DFF	Rozhraní 4LUT	Rozhraní DFF	uSRAM (64×12)
RGB	8	Umožnit	Zakázat	787	514	108	108	9
	8	Zakázat	Zakázat	819	502	108	108	9
	10	Zakázat	Zakázat	1070	849	156	156	13
	12	Zakázat	Zakázat	1084	837	156	156	13
	16	Zakázat	Zakázat	1058	846	156	156	13
YCbCr422	8	Zakázat	Zakázat	696	473	96	96	8
YCbCr444	8	Zakázat	Zakázat	819	513	108	108	9
	10	Zakázat	Zakázat	1068	849	156	156	13
	12	Zakázat	Zakázat	1017	837	156	156	13
	16	Zakázat	Zakázat	1050	845	156	156	13

Následující tabulka uvádí zdroje využívané, když g_PIXELS_PER_CLK = 4PXL.

Tabulka 3. Využití zdrojů pro 4PXL

	g_COLOR_FORMAT g_BITS_PER_COMPONENT (bity)	g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Fabric		4LUT	Tkanina DFF	Rozhraní 4LUT	Rozhraní DFF	uSRAM (64×12)
RGB	8	Zakázat	Umožnit	4078	2032	144	144	12
		Umožnit	Zakázat	1475	2269	144	144	12
		Zakázat	Zakázat	1393	1092	144	144	12
	10	Zakázat	Zakázat	2151	1635	264	264	22
	12	Zakázat	Zakázat	1909	1593	264	264	22
	16	Zakázat	Zakázat	1645	1284	264	264	22
YCbCr422	8	Zakázat	Zakázat	1265	922	144	144	12
YCbCr444	8	Zakázat	Zakázat	1119	811	144	144	12
	10	Zakázat	Zakázat	2000	1627	264	264	22
	12	Zakázat	Zakázat	1909	1585	264	264	22
	16	Zakázat	Zakázat	1604	1268	264	264	22

Uživatelská příručka

DS50003319C – 3

Konfigurátor IP HDMI TX

1. Konfigurátor IP HDMI TX (Položit otázku)

Tato sekce poskytuje přesview rozhraní HDMI TX Configurator a jeho různých součástí.

HDMI TX Configurator poskytuje grafické rozhraní pro nastavení jádra HDMI TX pro specifické požadavky na přenos videa. Tento konfigurátor umožňuje uživateli vybrat parametry jako Bits Per Component, Color Format, Number of Pixels, Audio Mode, Interface, Testbench a License. Pro zajištění efektivního přenosu video dat přes HDMI je nezbytné tato nastavení správně upravit.

Rozhraní HDMI TX Configurator se skládá z různých rozevíracích nabídek a možností, které uživatelům umožňují přizpůsobit nastavení přenosu HDMI. Klíčové konfigurace jsou popsány v Tabulka 3-1.

Následující obrázek poskytuje podrobné informace view rozhraní HDMI TX Configurator.

Obrázek 1-1. Konfigurátor IP HDMI TX

Rozhraní také obsahuje tlačítka OK a Storno pro potvrzení nebo zrušení provedených konfigurací.

Uživatelská příručka

DS50003319C – 5

Implementace hardwaru

2. Implementace hardwaru (Položit otázku)

HDMI Transmitter (TX) se skládá ze dvou stages:

• Operace XOR/XNOR, která minimalizuje počet přechodů

• INV/NONINV, která minimalizuje disparitu (stejnosměrná rovnováha). Další dva bity jsou přidány v tomto stage provozu. Řídicí data (hsync a vsync) jsou zakódována do 10 bitů ve čtyřech možných kombinacích, aby přijímač pomohl synchronizovat své hodiny s hodinami vysílače. K serializaci 10 bitů (režim 1 pixel) nebo 40 bitů (režim 4 pixelů) je nutné použít transceiver spolu s HDMI TX IP.

Konfigurátor také zobrazuje znázornění jádra HDMI Tx, označené HDMI_TX_0, indikující různá vstupní a výstupní připojení, která jsou s jádrem propojena. Pro rozhraní HDMI TX existují tři režimy, které jsou vysvětleny následovně:

Režim barevného formátu RGB

Porty HDMI TX IP pro jeden pixel na hodiny, když je povolen režim zvuku a barevný formát je RGB pro PolarFire® zařízení je znázorněno na následujícím obrázku. Vizuální znázornění portů jádra HDMI Tx takto:

• Signály řídicích hodin jsou R_CLK_LOCK, G_CLK_LOCK a B_CLK_LOCK. Hodinové signály jsou R_CLK_I, G_CLK_I a B_CLK_I.

• Datové kanály včetně DATA_R_I, DATA_G_I a DATA_B_I.

• Pomocné datové signály jsou AUX_DATA_R_I a AUX_DATA_G_I.

Obrázek 2-1. Blokový diagram HDMI TX IP (formát barev RGB)

Další informace o I/O signálech pro barevný formát RGB viz Tabulka 3-2.

Režim barevného formátu YCbCr444

Porty HDMI TX IP pro jeden pixel na hodiny, když je povolen režim zvuku a barevný formát je YCbCr444, jsou zobrazeny na následujícím obrázku. Vizuální znázornění portů jádra HDMI Tx takto:

• Řídicí signály jsou Y_CLK_LOCK, Cb_CLK_LOCK a Cr_CLK_LOCK.

• Hodinové signály jsou Y_CLK_I, Cb_CLK_I a Cr_CLK_I.

Uživatelská příručka

DS50003319C – 6

Implementace hardwaru

• Datové kanály včetně DATA_Y_I, DATA_Cb_I a DATA_Cr_I.

• Vstupní signály pomocných dat jsou AUX_DATA_Y_I a AUX_DATA_C_I.

Obrázek 2-2. Blokové schéma IP HDMI TX (formát barev YCbCr444)

Další informace o I/O signálech pro barevný formát YCbCr444 viz Tabulka 3-6. Režim barevného formátu YCbCr422

Porty HDMI TX IP pro jeden pixel na hodiny, když je povolen režim zvuku a barevný formát je YCbCr422, jsou zobrazeny na následujícím obrázku. Vizuální znázornění portů jádra HDMI Tx takto:

• Řídicí signály jsou LANE1_CLK_LOCK, LANE2_CLK_LOCK a LANE3_CLK_LOCK. • Hodinové signály jsou LANE1_CLK_I, LANE2_CLK_I a LANE3_CLK_I.

• Datové kanály včetně DATA_Y_I a DATA_C_I.

Uživatelská příručka

DS50003319C – 7

Implementace hardwaru

Obrázek 2-3. Blokové schéma IP HDMI TX (formát barev YCbCr422)

Další informace o I/O signálech pro barevný formát YCbCr422 viz Tabulka 3-7 Uživatelská příručka

DS50003319C – 8

Parametry HDMI TX a signály rozhraní

3. Parametry HDMI TX a signály rozhraní (Položit otázku)

Tato část pojednává o parametrech v konfigurátoru HDMI TX GUI a I/O signálech. 3.1 Konfigurační parametry (Položit otázku)

Následující tabulka uvádí konfigurační parametry v HDMI TX IP.

Tabulka 3-1. Konfigurační parametry

Název parametru	Popis
Formát barev	Definuje barevný prostor. Podporuje následující barevné formáty: • RGB • YCbCr422 • YCbCr444
Počet bitů na komponent	Určuje počet bitů na barevnou složku. Podporuje 8, 10, 12 a 16 bitů na komponentu.
Počet pixelů	Označuje počet pixelů na vstup hodin: • Pixel za hodinu = 1 • Pixel za hodinu = 4
Podpora 4Kp60	Podpora rozlišení 4K při 60 snímcích za sekundu: • Když je 1, je povolena podpora 4Kp60 • Když je 0, podpora 4Kp60 je zakázána
Režim zvuku	Konfiguruje režim přenosu zvuku. Zvuková data pro kanál R a G: • Povolit • Zakázat
Rozhraní	Nativní a AXI stream
Testbench	Umožňuje výběr prostředí testbench. Podporuje následující možnosti testbench: • Uživatel • Žádný
Licence	Určuje typ licence. Poskytuje následující dvě možnosti licence: • RTL • Šifrované

3.2 Porty (Položit otázku)

V následující tabulce jsou uvedeny vstupní a výstupní porty rozhraní HDMI TX IP pro nativní rozhraní, když je povolen režim zvuku a formát barev je RGB.

Tabulka 3-2. Vstupní a výstupní signály

Název signálu	Směr	Šířka	Popis
SYS_CLK_I	Vstup	1bitový	Systémové hodiny, obvykle stejné hodiny jako řadič displeje
RESET_N_I	Vstup	1bitový	Asynchronní aktivní-nízký resetovací signál
VIDEO_DATA_VALID_I	Vstup	1bitový	Platný vstup pro video data
AUDIO_DATA_VALID_I	Vstup	1bitový	Platný vstup dat audio paketů
R_CLK_I	Vstup	1bitový	TX hodiny pro “R” kanál z XCVR
R_CLK_LOCK	Vstup	1bitový	TX_CLK_STABLE pro R kanál od XCVR
G_CLK_I	Vstup	1bitový	TX hodiny pro „G“ kanál z XCVR
G_CLK_LOCK	Vstup	1bitový	TX_CLK_STABLE pro G kanál od XCVR
B_CLK_I	Vstup	1bitový	TX hodiny pro “B” kanál z XCVR

Uživatelská příručka

DS50003319C – 9

Parametry HDMI TX a signály rozhraní

………..pokračování Název signálu Směr Šířka Popis
B_CLK_LOCK	Vstup	1bitový	TX_CLK_STABLE pro B kanál od XCVR
H_SYNC_I	Vstup	1bitový	Horizontální synchronizační puls
V_SYNC_I	Vstup	1bitový	Vertikální synchronizační puls
PACKET_HEADER_I	Vstup	PIXELS_PER_CLK*1	Záhlaví paketu pro audio paketová data
DATA_R_I	Vstup	PIXELS_PER_CLK*8	Zadejte data „R“.
DATA_G_I	Vstup	PIXELS_PER_CLK*8	Zadejte data „G“.
DATA_B_I	Vstup	PIXELS_PER_CLK*8	Zadejte data „B“.
AUX_DATA_R_I	Vstup	PIXELS_PER_CLK*4	Data audio paketu „R“ kanálu
AUX_DATA_G_I	Vstup	PIXELS_PER_CLK*4	Data audio paketu „G“ kanálu
TMDS_R_O	Výstup	PIXELS_PER_CLK*10	Kódovaná data „R“.
TMDS_G_O	Výstup	PIXELS_PER_CLK*10	Kódovaná data „G“.
TMDS_B_O	Výstup	PIXELS_PER_CLK*10	Kódovaná data „B“.

V následující tabulce jsou uvedeny porty pro rozhraní AXI4 Stream s funkcí Audio Enable.

Tabulka 3-3. Vstupní a výstupní porty pro AXI4 Stream Interface

Typ názvu portu		Šířka	Popis
TDATA_I	Vstup	3g_BITS_PER_COMPONENTg_PIXELS_PER_CLK Vstupní data videa
TVALID_I	Vstup	1bitový	Vstupní video je platné
TREADY_O Výstup 1 bit			Výstupní signál připravenosti slave
TUSER_I	Vstup	PIXELS_PER_CLK*9 + 5	bit 0 = nepoužitý bit 1 = VSYNC bit 2 = HSYNC bit 3 = nepoužitý bit [3 + g_PIXELS_PER_CLK: 4] = Bit záhlaví paketu [4 + g_PIXELS_PER_CLK] = Platná zvuková data bit [(5 * g_PIXELS_PER_CLK) + 4: (1g_PIXELS_PER_CLK) + 5] = Audio G data bit [(9 g_PIXELS_PER_CLK) + 4: (5*g_PIXELS_PER_CLK) + 5] = Audio R data

V následující tabulce jsou uvedeny vstupní a výstupní porty rozhraní HDMI TX IP pro nativní rozhraní, když je vypnutý režim zvuku.

Tabulka 3-4. Vstupní a výstupní signály

Název signálu	Směr	Šířka	Popis
SYS_CLK_I	Vstup	1bitový	Systémové hodiny, obvykle stejné hodiny jako řadič displeje
RESET_N_I	Vstup	1bitový	Asynchronní aktivní -nízký resetovací signál
VIDEO_DATA_VALID_I	Vstup	1bitový	Platný vstup pro video data
R_CLK_I	Vstup	1bitový	TX hodiny pro “R” kanál z XCVR
R_CLK_LOCK	Vstup	1bitový	TX_CLK_STABLE pro R kanál od XCVR
G_CLK_I	Vstup	1bitový	TX hodiny pro „G“ kanál z XCVR
G_CLK_LOCK	Vstup	1bitový	TX_CLK_STABLE pro G kanál od XCVR
B_CLK_I	Vstup	1bitový	TX hodiny pro “B” kanál z XCVR
B_CLK_LOCK	Vstup	1bitový	TX_CLK_STABLE pro B kanál od XCVR
H_SYNC_I	Vstup	1bitový	Horizontální synchronizační puls
V_SYNC_I	Vstup	1bitový	Vertikální synchronizační puls
DATA_R_I	Vstup	PIXELS_PER_CLK*8	Zadejte data „R“.

Uživatelská příručka

DS50003319C – 10

Parametry HDMI TX a signály rozhraní

………..pokračování Název signálu Směr Šířka Popis
DATA_G_I	Vstup	PIXELS_PER_CLK*8	Zadejte data „G“.
DATA_B_I	Vstup	PIXELS_PER_CLK*8	Zadejte data „B“.
TMDS_R_O	Výstup	PIXELS_PER_CLK*10	Kódovaná data „R“.
TMDS_G_O	Výstup	PIXELS_PER_CLK*10	Kódovaná data „G“.
TMDS_B_O	Výstup	PIXELS_PER_CLK*10	Kódovaná data „B“.

V následující tabulce jsou uvedeny porty pro rozhraní AXI4 Stream.

Tabulka 3-5. Vstupní a výstupní porty pro AXI4 Stream Interface

Název portu	Typ	Šířka	Popis
TDATA_I_VIDEO	Vstup	3g_BITS_PER_COMPONENTg_PIXELS_PER_CLK	Vstupní video data
TVALID_I_VIDEO	Vstup	1bitový	Vstupní video je platné
TREADY_O_VIDEO	Výstup	1bitový	Výstupní signál připravenosti slave
TUSER_I_VIDEO	Vstup	4 bitů	bit 0 = nepoužitý bit 1 = VSYNC bit 2 = HSYNC bit 3 = nepoužitý

V následující tabulce jsou uvedeny porty pro režim YCbCr444, když je povolen režim zvuku.

Tabulka 3-6. Vstup a výstup pro režim YCbCr444 a režim zvuku povolen

Název signálu	Směr Šířka		Popis
SYS_CLK_I	Vstup	1bitový	Systémové hodiny, obvykle stejné hodiny jako řadič displeje
RESET_N_I	Vstup	1bitový	Asynchronní aktivní-nízký resetovací signál
Vstup VIDEO_DATA_VALID_I		1bitový	Platný vstup pro video data
Vstup AUDIO_DATA_VALID_I		1bitový	Platný vstup dat audio paketů
Y_CLK_I	Vstup	1bitový	TX hodiny pro kanál „Y“ z XCVR
Y_CLK_LOCK	Vstup	1bitový	TX_CLK_STABLE pro kanál Y od XCVR
Cb_CLK_I	Vstup	1bitový	TX hodiny pro „Cb“ kanál z XCVR
Cb_CLK_LOCK	Vstup	1bitový	TX_CLK_STABLE pro Cb kanál z XCVR
Cr_CLK_I	Vstup	1bitový	TX hodiny pro „Cr“ kanál z XCVR
Cr_CLK_LOCK	Vstup	1bitový	TX_CLK_STABLE pro kanál Cr z XCVR
H_SYNC_I	Vstup	1bitový	Horizontální synchronizační puls
V_SYNC_I	Vstup	1bitový	Vertikální synchronizační puls
PACKET_HEADER_I	Vstup	PIXELS_PER_CLK*1	Záhlaví paketu pro audio paketová data
DATA_Y_I	Vstup	PIXELS_PER_CLK*8	Zadejte data „Y“.
DATA_Cb_I	Vstup	PIXELS_PER_CLK*DATA_WIDTH Zadejte data „Cb“.
DATA_Cr_I	Vstup	PIXELS_PER_CLK*DATA_WIDTH Zadejte data „Cr“.
AUX_DATA_Y_I	Vstup	PIXELS_PER_CLK*4	Data kanálu audio paketu „Y“.
AUX_DATA_C_I	Vstup	PIXELS_PER_CLK*4	Data audio paketu „C“ kanálu
TMDS_R_O	Výstup	PIXELS_PER_CLK*10	Kódovaná data „Cb“.
TMDS_G_O	Výstup	PIXELS_PER_CLK*10	Kódovaná data „Y“.
TMDS_B_O	Výstup	PIXELS_PER_CLK*10	Kódovaná data „Cr“.

V následující tabulce jsou uvedeny porty pro režim YCbCr422, když je povolen režim zvuku.

Uživatelská příručka

DS50003319C – 11

Parametry HDMI TX a signály rozhraní

Tabulka 3-7. Vstup a výstup pro režim YCbCr422 a režim zvuku povolen

Název signálu	Směr Šířka		Popis
SYS_CLK_I	Vstup	1bitový	Systémové hodiny, obvykle stejné hodiny jako řadič displeje
RESET_N_I	Vstup	1bitový	Asynchronní aktivní - signál nízkého resetu
Vstup VIDEO_DATA_VALID_I		1bitový	Platný vstup pro video data
LANE1_CLK_I	Vstup	1bitový	TX hodiny pro kanál „dráha z XCVE dráhy 1“ z XCVR
LANE1_CLK_LOCK	Vstup	1bitový	TX_CLK_STABLE pro pruh z XCVE pruhu 1
LANE2_CLK_I	Vstup	1bitový	TX hodiny pro kanál „dráha z XCVE dráhy 2“ z XCVR
LANE2_CLK_LOCK	Vstup	1bitový	TX_CLK_STABLE pro pruh z XCVE pruhu 2
LANE3_CLK_I	Vstup	1bitový	TX hodiny pro kanál „dráha z XCVE dráhy 3“ z XCVR
LANE3_CLK_LOCK	Vstup	1bitový	TX_CLK_STABLE pro pruh z XCVE pruhu 3
H_SYNC_I	Vstup	1bitový	Horizontální synchronizační puls
V_SYNC_I	Vstup	1bitový	Vertikální synchronizační puls
PACKET_HEADER_I	Vstup	PIXELS_PER_CLK*1	Záhlaví paketu pro audio paketová data
DATA_Y_I	Vstup	PIXELS_PER_CLK*DATA_WIDTH Zadejte data „Y“.
DATA_C_I	Vstup	PIXELS_PER_CLK*DATA_WIDTH Zadejte data „C“.
AUX_DATA_Y_I	Vstup	PIXELS_PER_CLK*4	Data kanálu audio paketu „Y“.
AUX_DATA_C_I	Vstup	PIXELS_PER_CLK*4	Data audio paketu „C“ kanálu
TMDS_R_O	Výstup	PIXELS_PER_CLK*10	Kódovaná data „C“.
TMDS_G_O	Výstup	PIXELS_PER_CLK*10	Kódovaná data „Y“.
TMDS_B_O	Výstup	PIXELS_PER_CLK*10	Zakódovaná data související s informacemi o synchronizaci

Uživatelská příručka

DS50003319C – 12

Registrujte mapu a popisy

4. Registrujte mapu a popisy (Položit otázku)

Offset	Jméno	Bit Poz.	7	6	5	4	3	2	1	0
0x00	Scrambler_IP_EN	7:0								START
		15:8
		23:16
		31:24
0x04	XCVR_DATA_LANE_ 0_SEL	7:0							START[1:0]
		15:8
		23:16
		31:24

Uživatelská příručka

DS50003319C – 13

Registrujte mapu a popisy

4.1 Scrambler_IP_EN (Položit otázku)

Název: SCRRAMBLER_IP_EN

Posun: 0x000

Reset: 0x0

Vlastnost: Pouze pro zápis

Scrambler Povolit řídicí registr. Tento registr musí být zapsán, abyste získali podporu 4kp60 pro HDMI TX IP

Bit 31 30 29 28 27 26 25 24

Přístup

Resetovat

Bit 23 22 21 20 19 18 17 16

Přístup

Resetovat

Bit 15 14 13 12 11 10 9 8

Přístup

Resetovat

Bit 7 6 5 4 3 2 1 0

START

Přístup W Reset 0

Bit 0 – START Zápisem „1“ do tohoto bitu se spustí přenos dat Scrambler. HDMI 2.0 využívá formu kódování známou jako kódování 8b/10b. Toto schéma kódování se používá pro spolehlivý a efektivní přenos dat přes rozhraní HDMI.

Uživatelská příručka

DS50003319C – 14

Registrujte mapu a popisy

4.2 XCVR_DATA_LANE_0_SEL (Položit otázku)

Název: XCVR_DATA_LANE_0_SEL

Posun: 0x004

Reset: 0x1

Vlastnost: Pouze pro zápis

Registr XCVR_DATA_LANE_0_SEL vybírá data potřebná k přenosu do XCVR z HDMI TX IP pro získání hodin pro Full HD, 4kp30, 4kp60.

Bit 31 30 29 28 27 26 25 24

Přístup

Resetovat

Bit 23 22 21 20 19 18 17 16

Přístup

Resetovat

Bit 15 14 13 12 11 10 9 8

Přístup

Resetovat

Bit 7 6 5 4 3 2 1 0

START[1:0]

Přístup WW Reset 0 1

Bity 1:0 – START[1:0] Zápis „10“ do těchto bitů iniciuje 4KP60 je povoleno a datová rychlost XCVR je dána jako FFFFF_00000.

Uživatelská příručka

DS50003319C – 15

Testbench simulace

5. Testbench simulace (Položit otázku)

Testbench slouží ke kontrole funkčnosti jádra HDMI TX. Testbench funguje pouze v nativním rozhraní s 1 pixelem na hodiny a povoleným režimem zvuku.

V následující tabulce jsou uvedeny parametry, které se konfigurují podle aplikace.

Tabulka 5-1. Konfigurační parametr Testbench

Jméno	Výchozí parametry
Formát barev (g_COLOR_FORMAT)	RGB
Počet bitů na komponentu (g_BITS_PER_COMPONENT)	8
Počet pixelů (g_PIXELS_PER_CLK)	1
Podpora 4Kp60 (g_4K60_SUPPORT)	0
Režim zvuku (g_AUX_CHANNEL_ENABLE)	1 (povolit)
Rozhraní (G_FORMAT)	0 (zakázat)

Chcete-li simulovat jádro pomocí testbench, proveďte následující kroky:

1. V okně Tok návrhu rozbalte položku Vytvořit návrh.

2. Klepněte pravým tlačítkem myši na Create SmartDesign Testbench a poté klepněte na Run, jak je znázorněno na následujícím obrázku. Obrázek 5-1. Vytváření SmartDesign Testbench

3. Zadejte název testovací plochy SmartDesign a poté klepněte na OK.

Obrázek 5-2. Pojmenování SmartDesign Testbench

Vytvoří se testovací plocha SmartDesign a napravo od podokna Design Flow se zobrazí plátno.

Uživatelská příručka

DS50003319C – 16

Testbench simulace

4. Přejděte na Libero® Katalog SoC, vyberte View > Windows > Katalog IP a potom rozbalte Video řešení. Poklepejte na HDMI TX IP (v5.2.0) a poté klikněte na OK.

5. V okně Parameter Configurator vyberte požadovanou hodnotu Number of Pixels, jak je znázorněno na následujícím obrázku.

Obrázek 5-3. Konfigurace parametrů

6. Vyberte všechny porty, klikněte pravým tlačítkem a vyberte Povýšit na nejvyšší úroveň.

7. Na panelu nástrojů SmartDesign klepněte na Generovat komponentu.

8. Na záložce Hierarchie stimulů klikněte pravým tlačítkem na HDMI_TX_TB testbench filea potom klikněte na Simulovat návrh před syntézou > Otevřít interaktivně.

ModelSim® nástroj se otevře s testovací plochou, jak je znázorněno na následujícím obrázku. Obrázek 5-4. Nástroj ModelSim s testovacím stolem HDMI TX File

Důležité: Pokud je simulace přerušena z důvodu limitu doby běhu uvedeného v DO file, použijte běžet - všichni příkaz k dokončení simulace.

Uživatelská příručka

DS50003319C – 17

Testbench simulace

5.1 Časové diagramy (Položit otázku)

Následující časový diagram pro HDMI TX IP ukazuje video data a periody řídicích dat pro 1 pixel na takt.

Obrázek 5-5. Schéma časování HDMI TX IP video dat pro 1 pixel na hodiny

Následující diagram ukazuje čtyři kombinace řídicích dat.

Obrázek 5-6. HDMI TX IP časový diagram řídicích dat pro 1 pixel na hodiny

Uživatelská příručka

DS50003319C – 18

Systémová integrace

6. Systémová integrace (Položit otázku)

Tato část zobrazuje jakoamppopis designu.

V následující tabulce jsou uvedeny konfigurace PF XCVR, PF TX PLL a PF CCC.

Tabulka 6-1. Konfigurace PF XCVR, PF TX PLL a PF CCC

Rezoluce		Konfigurace bitové šířky PF XCVR			Konfigurace PF TX PLL		Konfigurace PF CCC
Rezoluce		TX data Hodnotit	TX hodiny Divize Faktor	TX PCS Tkanina Šířka	Žádoucí Výstupní bitové hodiny	Odkaz Hodiny Frekvence	Vstup Frekvence	Výstup Frekvence
1PXL (1080p60) 8		1485	4	10	5940	148.5	NA	NA
1PXL (1080p30) 10		925	4	10	3700	148.5	92.5	74
	12	1113.75	4	10	4455	148.5	111.375	74.25
	16	1485	4	10	5940	148.5	148.5	74.25
4PXL (1080p60) 10		1860	4	40	7440	148.5	46.5	37.2
	12	2229	4	40	8916	148.5	55.725	37.15
	16	2970	2	40	5940	148.5	74.25	37.125
4PXL (4kp30)	8	2970	2	40	5940	148.5	NA	NA
	10	3712.5	2	40	7425	148.5	92.812	74.25
	12	4455	1	40	4455	148.5	111.375	74.25
	16	5940	1	40	5940	148.5	148.5	74.25
4PXL (4Kp60)	8	5940	1	40	5940	148.5	NA	NA

HDMI TX Sample Design, když je nakonfigurován v g_BITS_PER_COMPONENT = 8-bit a

g_PIXELS_PER_CLK = režim 1 PXL, je znázorněn na následujícím obrázku.

Obrázek 6-1. HDMI TX Sample Design

HDMI_TX_C0_0

PF_INIT_MONITOR_C0_0

FABRIC_POR_N

PCIE_INIT_DONE

USRAM_INIT_DONE

SRAM_INIT_DONE

DEVICE_INIT_DONE

XCVR_INIT_DONE

USRAM_INIT_FROM_SNVM_DONE

USRAM_INIT_FROM_UPROM_DONE

USRAM_INIT_FROM_SPI_DONE

SRAM_INIT_FROM_SNVM_DONE

SRAM_INIT_FROM_UPROM_DONE

SRAM_INIT_FROM_SPI_DONE

AUTOCALIB_DONE

PF_INIT_MONITOR_C0

CORERESET_PF_C0_0

CLK

EXT_RST_N

BANK_x_VDDI_STATUS

BANK_y_VDDI_STATUS

PLL_POWERDOWN_B

PLL_LOCK

FABRIC_RESET_N

SS_BUSY

INIT_DONE

FF_US_RESTORE

FPGA_POR_N

CORERESET_PF_C0

Display_Controller_C0_0

FRAME_END_O

H_SYNC_O

RESETN_I

V_SYNC_O

SYS_CLK_I

V_ACTIVE_O

ENABLE_I

DATA_TRIGGER_O

H_RES_O[15:0]

V_RES_O[15:0]

Display_Controller_C0

pattern_generator_verilog_pattern_0

DATA_VALID_O

SYS_CLK_I

FRAME_END_O

RESET_N_I

LINE_END_O

DATA_EN_I

RED_O[7:0]

FRAME_END_I

GREEN_O[7:0]

PATTERN_SEL_I[2:0]

BLUE_O[7:0]

BAYER_O[7:0]

Test_Pattern_Generator_C1

PF_XCVR_REF_CLK_C0_0

RESET_N_I

SYS_CLK_I

VIDEO_DATA_VALID_I

R_CLK_I

R_CLK_LOCK

G_CLK_I

G_CLK_LOCK

TMDS_R_O[9:0]

B_CLK_I

TMDS_G_O[9:0]

B_CLK_LOCK

TMDS_B_O[9:0]

V_SYNC_I

XCVR_LANE_0_DATA_O[9:0]

H_SYNC_I

DATA_R_I[7:0]

DATA_G_I[7:0]

DATA_B_I[7:0]

HDMI_TX_C0

PF_TX_PLL_C0_0

PF_XCVR_ERM_C0_0

PADs_OUT

LANE3_TXD_N

CLKS_FROM_TXPLL_0

LANE3_TXD_P

LANE0_IN

LANE2_TXD_N

LANE0_PCS_ARST_N

LANE2_TXD_P

LANE0_PMA_ARST_N

LANE1_TXD_N

LANE0_TX_DATA[9:0]

LANE1_TXD_P

LANE1_IN

LANE0_TXD_N

LANE1_PCS_ARST_N

LANE0_TXD_P

LANE1_PMA_ARST_N

LANE0_OUT

LANE1_TX_DATA[9:0]

LANE0_TX_CLK_R

LANE2_IN

LANE0_TX_CLK_STABLE

LANE2_PCS_ARST_N

LANE1_OUT

LANE2_PMA_ARST_N

LANE1_TX_CLK_R

LANE2_TX_DATA[9:0]

LANE1_TX_CLK_STABLE

LANE3_IN

LANE2_OUT

LANE3_PCS_ARST_N

LANE2_TX_CLK_R

LANE3_PMA_ARST_N

LANE2_TX_CLK_STABLE

LANE3_TX_DATA[9:0] LANE3_OUTLANE3_TX_CLK_R

LANE3_TX_CLK_STABLE

PF_XCVR_ERM_C0

LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P

PATTERN_SEL_I[2:0] REF_CLK_PAD_P REF_CLK_PAD_N

REF_CLK_PAD_P

REF_CLK_PAD_NREF_CLK

REF_CLKPLL_LOCKCLKS_TO_XCVR

PF_XCVR_REF_CLK_C0

PF_TX_PLL_C0

Napřample, v 8bitových konfiguracích jsou součástí návrhu následující komponenty: • PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je nakonfigurován pro datovou rychlost 1485 Mb/s v režimu PMA pouze pro TX, s datovou šířkou konfigurovanou jako 10 bit pro režim 1pxl a Referenční takt 148.5 MHz, na základě nastavení v předchozí tabulce

• Výstup LANE0_TX_CLK_R PF_XCVR_ERM_C0_0 je generován jako 148.5 MHz hodiny, na základě nastavení v předchozí tabulce

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 a PF_INIT_MONITOR_C0) jsou řízeny LANE0_TX_CLK_R, což je 148.5 MHz

• R_CLK_I, G_CLK_I a B_CLK_I jsou řízeny LANE3_TX_CLK_R, LANE2_TX_CLK_R, respektive LANE1_TX_CLK_R

Uživatelská příručka

DS50003319C – 19

Systémová integrace

Sampintegrace souboru pro, g_BITS_PER_COMPONENT = 8 a g_PIXELS_PER_CLK = 4. Např.ample, v 8bitových konfiguracích jsou součástí návrhu následující komponenty: • PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je nakonfigurován pro přenosovou rychlost 2970 Mbps v režimu PMA pro

Pouze TX, s šířkou dat konfigurovanou jako 40bitová pro režim 1pxl a referenčním taktem 148.5 MHz na základě nastavení v předchozí tabulce

• Výstup LANE0_TX_CLK_R PF_XCVR_ERM_C0_0 je generován jako 74.25 MHz hodiny, na základě nastavení v předchozí tabulce

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 a PF_INIT_MONITOR_C0) jsou řízeny LANE0_TX_CLK_R, což je 148.5 MHz

• R_CLK_I, G_CLK_I a B_CLK_I jsou řízeny LANE3_TX_CLK_R, LANE2_TX_CLK_R, respektive LANE1_TX_CLK_R

HDMI TX Sample Design, je-li nakonfigurován v režimu g_BITS_PER_COMPONENT = 12 Bit a g_PIXELS_PER_CLK = 1 PXL, je znázorněn na následujícím obrázku.

Obrázek 6-2. HDMI TX Sample Design

PF_XCVR_ERM_C0_0

PATTERN_SEL_I[2:0]

REF_CLK_PAD_P REF_CLK_PAD_N

PF_CCC_C1_0

REF_CLK_0 OUT0_FABCLK_0PLL_LOCK_0

PF_CCC_C1

PF_INIT_MONITOR_C0_0

CORERESET_PF_C0_0

CLK

EXT_RST_N

BANK_x_VDDI_STATUS

BANK_y_VDDI_STATUS

PLL_POWERDOWN_B

PLL_LOCK

FABRIC_RESET_N

SS_BUSY

INIT_DONE

FF_US_RESTORE

FPGA_POR_N

CORERESET_PF_C0

Display_Controller_C0_0

FRAME_END_O

H_SYNC_O

RESETN_I

V_SYNC_O

SYS_CLK_I

V_ACTIVE_O

ENABLE_I

DATA_TRIGGER_O

H_RES_O[15:0]

V_RES_O[15:0]

Display_Controller_C0

pattern_generator_verilog_pattern_0

DATA_VALID_O

SYS_CLK_I

FRAME_END_O

RESET_N_I

LINE_END_O

DATA_EN_I

RED_O[7:0]

FRAME_END_I

GREEN_O[7:0]

PATTERN_SEL_I[2:0]

BLUE_O[7:0]

BAYER_O[7:0]

Test_Pattern_Generator_C0

PF_XCVR_REF_CLK_C0_0

REF_CLK_PAD_P

REF_CLK_PAD_NREF_CLK

PF_XCVR_REF_CLK_C0

HDMI_TX_0

RESET_N_I

SYS_CLK_I

VIDEO_DATA_VALID_I

R_CLK_I

R_CLK_LOCK

G_CLK_I

G_CLK_LOCK

TMDS_R_O[9:0]

B_CLK_I

TMDS_G_O[9:0]

B_CLK_LOCK

TMDS_B_O[9:0]

V_SYNC_I

XCVR_LANE_0_DATA_O[9:0]

H_SYNC_I

DATA_R_I[11:0]

DATA_R_I[11:4]

DATA_G_I[11:0]

DATA_G_I[11:4]

DATA_B_I[11:0]

DATA_B_I[11:4]

HDMI_TX_C0

PF_TX_PLL_C0_0

PADs_OUT

CLKS_FROM_TXPLL_0

LANE3_TXD_N

LANE0_IN

LANE3_TXD_P

LANE0_PCS_ARST_N

LANE2_TXD_N

LANE0_PMA_ARST_N

LANE2_TXD_P

LANE0_TX_DATA[9:0]

LANE1_TXD_N

LANE1_IN

LANE1_TXD_P

LANE1_PCS_ARST_N

LANE0_TXD_N

LANE1_PMA_ARST_N

LANE0_TXD_P

LANE1_TX_DATA[9:0]

LANE0_OUT

LANE2_IN

LANE1_OUT

LANE2_PCS_ARST_N

LANE1_TX_CLK_R

LANE2_PMA_ARST_N

LANE1_TX_CLK_STABLE

LANE2_TX_DATA[9:0] LANE2_OUTLANE3_IN

LANE2_TX_CLK_R

LANE3_PCS_ARST_N

LANE2_TX_CLK_STABLE

LANE3_PMA_ARST_N

LANE3_OUT

LANE3_TX_DATA[9:0]

LANE3_TX_CLK_R

LANE3_TX_CLK_STABLE

PF_XCVR_ERM_C0

LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P

FABRIC_POR_N

PCIE_INIT_DONE

USRAM_INIT_DONE

SRAM_INIT_DONE

DEVICE_INIT_DONE

XCVR_INIT_DONE

USRAM_INIT_FROM_SNVM_DONE

USRAM_INIT_FROM_UPROM_DONE

USRAM_INIT_FROM_SPI_DONE

SRAM_INIT_FROM_SNVM_DONE

SRAM_INIT_FROM_UPROM_DONE

SRAM_INIT_FROM_SPI_DONE

AUTOCALIB_DONE

REF_CLKPLL_LOCKCLKS_TO_XCVR

PF_INIT_MONITOR_C0

PF_TX_PLL_C0

Sampintegrace souboru pro, g_BITS_PER_COMPONENT > 8 a g_PIXELS_PER_CLK = 1. Např.ample, v 12bitových konfiguracích jsou součástí návrhu následující komponenty:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je nakonfigurován pro přenosovou rychlost 111.375 Mb/s v režimu PMA pouze pro vysílání, s šířkou dat nakonfigurovanou jako 10 bitů pro režim 1pxl a referenčním taktem 1113.75 Mb/s na základě Tabulka 6-1 nastavení

• LANE1_TX_CLK_R výstup PF_XCVR_ERM_C0_0 je generován jako 111.375 MHz hodiny, na základě Tabulka 6-1 nastavení

• R_CLK_I, G_CLK_I a B_CLK_I jsou řízeny LANE3_TX_CLK_R, LANE2_TX_CLK_R, respektive LANE1_TX_CLK_R

• PF_CCC_C0 generuje hodiny s názvem OUT0_FABCLK_0 s frekvencí 74.25 MHz, když jsou vstupní hodiny 111.375 MHz, které jsou řízeny LANE1_TX_CLK_R

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 a PF_INIT_MONITOR_C0) je řízen OUT0_FABCLK_0, což je 74.25 MHz

Sampintegrace souboru pro, g_BITS_PER_COMPONENT > 8 a g_PIXELS_PER_CLK = 4. Např.ample, v 12bitových konfiguracích jsou součástí návrhu následující komponenty:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je nakonfigurován pro přenosovou rychlost 4455 Mb/s v režimu PMA pouze pro vysílání, přičemž šířka dat je konfigurována jako 40bitová pro režim 4pxl a referenční takt 111.375 MHz na základě Tabulka 6-1 nastavení

• LANE1_TX_CLK_R výstup PF_XCVR_ERM_C0_0 je generován jako 111.375 MHz hodiny, na základě Tabulka 6-1 nastavení

Uživatelská příručka

DS50003319C – 20

Systémová integrace

• R_CLK_I, G_CLK_I a B_CLK_I jsou řízeny LANE3_TX_CLK_R, LANE2_TX_CLK_R, respektive LANE1_TX_CLK_R

• PF_CCC_C0 generuje hodiny s názvem OUT0_FABCLK_0 s frekvencí 74.25 MHz, když jsou vstupní hodiny 111.375 MHz, které jsou řízeny LANE1_TX_CLK_R

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 a PF_INIT_MONITOR_C0) je řízen OUT0_FABCLK_0, což je 74.25 MHz

Uživatelská příručka

DS50003319C – 21

Historie revizí

7. Historie revizí (Položit otázku)

Historie revizí popisuje změny, které byly v dokumentu implementovány. Změny jsou uvedeny podle revizí, počínaje nejnovější publikací.

Tabulka 7-1. Historie revizí

Revize	Datum	Popis
C	05/2024	Níže je uveden seznam změn v revizi C dokumentu: • Aktualizováno Zavedení sekce • Odebrány a přidány tabulky využití zdrojů pro jeden pixel a čtyři pixely Tabulka 2 a Tabulka 3 in 1. Využití zdrojů sekce • Aktualizováno Tabulka 3-1 v 3.1. Konfigurační parametry sekce • Přidán Tabulka 3-6 a Tabulka 3-7 v 3.2. Porty sekce • Přidán 6. Systémová integrace sekce
B		09/2022 Níže je uveden seznam změn v revizi B dokumentu: • Aktualizován obsah funkcí a Zavedení • Přidán Obrázek 2-2 pro deaktivovaný režim zvuku • Přidán Tabulka 3-4 a Tabulka 3-5 • Aktualizováno Tabulka 3-2 a Tabulka 3-3 • Aktualizováno Tabulka 3-1 • Aktualizováno 1. Využití zdrojů • Aktualizováno Obrázek 1-1 • Aktualizováno Obrázek 5-3
A		04/2022 Níže je uveden seznam změn v revizi A dokumentu: • Dokument byl migrován do šablony Microchip • Číslo dokumentu bylo aktualizováno na DS50003319 z 50200863
2.0	—	Níže je uveden souhrn změn provedených v této revizi. • Přidané funkce a sekce Podporované rodiny
1.0		08/2021 Prvotní revize

Uživatelská příručka

DS50003319C – 22

Podpora Microchip FPGA

Skupina produktů Microchip FPGA podporuje své produkty různými podpůrnými službami, včetně zákaznických služeb, zákaznického centra technické podpory, a webmísto a celosvětové prodejní kanceláře. Zákazníkům se doporučuje, aby před kontaktováním podpory navštívili online zdroje Microchip, protože je velmi pravděpodobné, že jejich dotazy již byly zodpovězeny.

Kontaktujte centrum technické podpory prostřednictvím webmísto na www.microchip.com/support. Uveďte číslo dílu FPGA zařízení, vyberte vhodnou kategorii pouzdra a nahrajte design files při vytváření případu technické podpory.

Obraťte se na zákaznický servis pro netechnickou podporu produktu, jako je cena produktu, aktualizace produktu, informace o aktualizaci, stav objednávky a autorizace.

• Ze Severní Ameriky volejte 800.262.1060

• Ze zbytku světa zavolejte 650.318.4460

• Fax odkudkoli na světě, 650.318.8044

Informace o mikročipu

Mikročip Webmísto

Microchip poskytuje online podporu prostřednictvím našeho webmísto na www.microchip.com/. Tento webmísto se používá k výrobě files a informace snadno dostupné zákazníkům. Některý dostupný obsah zahrnuje:

• Podpora produktu – Datové listy a errata, aplikační poznámky a sampprogramy, zdroje návrhů, uživatelské příručky a dokumenty podpory hardwaru, nejnovější verze softwaru a archivovaný software

• Obecná technická podpora – Často kladené otázky (FAQ), požadavky na technickou podporu, online diskusní skupiny, seznam členů programu Microchip design partnera

• Podnikání mikročipu – Průvodce pro výběr produktů a objednávky, nejnovější tiskové zprávy Microchip, seznam seminářů a akcí, seznamy prodejních kanceláří Microchip, distributorů a zástupců továren

Služba upozornění na změnu produktu

Služba oznamování změn produktů společnosti Microchip pomáhá zákazníkům udržovat aktuální informace o produktech společnosti Microchip. Předplatitelé obdrží e-mailové upozornění, kdykoli dojde ke změnám, aktualizacím, revizím nebo chybám souvisejícím s konkrétní produktovou řadou nebo vývojovým nástrojem, který je zajímá.

Chcete-li se zaregistrovat, přejděte na www.microchip.com/pcn a postupujte podle pokynů k registraci. Zákaznická podpora

Uživatelé produktů Microchip mohou získat pomoc prostřednictvím několika kanálů: • Distributor nebo zástupce

• Místní prodejní kancelář

• Embedded Solutions Engineer (ESE)

• Technická podpora

Zákazníci by měli kontaktovat svého distributora, zástupce nebo ESE s žádostí o podporu. Zákazníkům jsou k dispozici také místní prodejní kanceláře. V tomto dokumentu je uveden seznam prodejních kanceláří a míst.

Technická podpora je k dispozici prostřednictvím webmísto na: www.microchip.com/support Funkce ochrany kódem zařízení Microchip

Všimněte si následujících podrobností o funkci ochrany kódu na produktech Microchip:

Uživatelská příručka

DS50003319C – 23

• Produkty Microchip splňují specifikace obsažené v jejich konkrétním datovém listu Microchip.

• Společnost Microchip věří, že její řada produktů je bezpečná, pokud se používají zamýšleným způsobem, v rámci provozních specifikací a za normálních podmínek.

• Microchip si cení a agresivně chrání svá práva duševního vlastnictví. Pokusy o porušení funkcí ochrany kódu produktu Microchip jsou přísně zakázány a mohou porušovat zákon Digital Millennium Copyright Act.

• Společnost Microchip ani žádný jiný výrobce polovodičů nemůže zaručit bezpečnost svého kódu. Ochrana kódem neznamená, že garantujeme, že produkt je „nerozbitný“. Ochrana kódu se neustále vyvíjí. Společnost Microchip se zavázala neustále zlepšovat funkce ochrany kódu našich produktů.

Právní upozornění

Tato publikace a zde uvedené informace mohou být použity pouze s produkty Microchip, včetně návrhu, testování a integrace produktů Microchip s vaší aplikací. Použití těchto informací jakýmkoli jiným způsobem porušuje tyto podmínky. Informace týkající se aplikací zařízení jsou poskytovány pouze pro vaše pohodlí a mohou být nahrazeny aktualizacemi. Je vaší odpovědností zajistit, aby vaše aplikace odpovídala vašim specifikacím. Obraťte se na místní obchodní zastoupení Microchip pro další podporu nebo získejte další podporu na www.microchip.com/en-us/support/design-help/ client-support-services.

TYTO INFORMACE POSKYTUJE SPOLEČNOST MICROCHIP „TAK JAK JSOU“. MICROCHIP NEPOSKYTUJE ŽÁDNÁ PROHLÁŠENÍ ANI ZÁRUKY JAKÉHOKOLI DRUHU, AŤ UŽ VÝSLOVNÉ ČI PŘEDPOKLÁDANÉ, PÍSEMNÉ NEBO ÚSTNÍ, ZÁKONNÉ NEBO JINÉ, TÝKAJÍCÍ SE INFORMACÍ VČETNĚ, ALE NE OMEZENÍ, JAKÝCHKOLI PŘEDPOKLÁDANÝCH ZÁRUK, ZÁRUK NEPORUŠENÍ TNCH OBCHODU KONKRÉTNÍ ÚČEL NEBO ZÁRUKY VZTAHUJÍCÍ SE K JEHO STAVU, KVALITĚ NEBO VÝKONU.

V ŽÁDNÉM PŘÍPADĚ NEBUDE MICROCHIP ODPOVĚDNÁ ZA ŽÁDNÉ NEPŘÍMÉ, ZVLÁŠTNÍ, TRESTNÉ, NÁHODNÉ NEBO NÁSLEDNÉ ZTRÁTY, ŠKODY, NÁKLADY NEBO NÁKLADY JAKÉHOKOLI DRUHU, JAKKOLI SOUVISEJÍCÍ S INFORMACÍ NEBO JEJICH POUŽITÍM, JAKKOLI BY BYLO UVEDENO, JAK BY BYLO ZPŮSOBeno, MOŽNOST NEBO ŠKODY JSOU PŘEDVÍDAJÍCÍ. CELKOVÁ ODPOVĚDNOST SPOLEČNOSTI MICROCHIP ZA VŠECHNY NÁROKY SOUVISEJÍCÍ S INFORMACEMI NEBO JEJICH POUŽITÍM NEPŘEKROČÍ V NEJVYŠŠÍM ROZSAHU POVOLENÉM ZÁKONEM, KTERÉ JSTE ZA INFORMACE ZAPLATILI PŘÍMO SPOLEČNOSTI MICROCHIP.

Použití zařízení Microchip v aplikacích na podporu života a/nebo v bezpečnostních aplikacích je zcela na riziko kupujícího a kupující souhlasí s tím, že bude Microchip bránit, odškodnit a chránit před všemi škodami, nároky, žalobami nebo výdaji vyplývajícími z takového použití. Žádné licence nejsou poskytovány, implicitně ani jinak, v rámci jakýchkoli práv duševního vlastnictví společnosti Microchip, pokud není uvedeno jinak.

ochranné známky

Název a logo Microchip, logo Microchip, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maxXTouch MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, logo MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, Logo SST, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron a XMEGA jsou registrované ochranné známky společnosti Microchip Technology Incorporated v USA a dalších zemích.

AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSync, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, TimeCesium, TimeHub, TimePictra, TimeProvider a ZL jsou registrované ochranné známky společnosti Microchip Technology Incorporated v USA

Přilehlé potlačení kláves, AKS, Analog-for-the-Digital Age, Libovolný kondenzátor, AnyIn, AnyOut, Rozšířené přepínání, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoCDEMController, ddsnet

Uživatelská příručka

DS50003319C – 24

Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, MarginLink maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSilicon, PowerSilicon, PowerSilicon, , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance , Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect a ZENA jsou ochranné známky společnosti Microchip Technology Incorporated v USA a dalších zemích.

SQTP je servisní značka společnosti Microchip Technology Incorporated v USA

Logo Adaptec, Frequency on Demand, Silicon Storage Technology a Symmcom jsou registrované ochranné známky společnosti Microchip Technology Inc. v jiných zemích.

GestIC je registrovaná ochranná známka společnosti Microchip Technology Germany II GmbH & Co. KG, dceřiné společnosti Microchip Technology Inc., v jiných zemích.

Systém managementu kvality

Informace týkající se systémů řízení kvality společnosti Microchip naleznete na adrese www.microchip.com/quality.

Uživatelská příručka

DS50003319C – 25

Celosvětový prodej a servis

AMERIKY ASIE/PACIFICKÁ ASIE/PACIFICKÁ EVROPA

Kancelář společnosti

2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200

Fax: 480-792-7277

Technická podpora:

www.microchip.com/support Web Adresa:

www.microchip.com

Atlanta

Duluth, GA

tel: 678-957-9614

Fax: 678-957-1455

Austin, TX

tel: 512-257-3370

Boston

Westborough, MA

tel: 774-760-0087

Fax: 774-760-0088

Chicago

Itasca, IL

tel: 630-285-0071

Fax: 630-285-0075

Dallas

Addison, TX

tel: 972-818-7423

Fax: 972-818-2924

Detroit

Novi, MI

tel: 248-848-4000

Houston, TX

tel: 281-894-5983

Indianapolis

Noblesville, IN

tel: 317-773-8323

Fax: 317-773-5453

tel: 317-536-2380

Los Angeles

Mise Viejo, CA

tel: 949-462-9523

Fax: 949-462-9608

tel: 951-273-7800

Raleigh, NC

tel: 919-844-7510

New York, NY

tel: 631-435-6000

San Jose, CA

tel: 408-735-9110

tel: 408-436-4270

Kanada – Toronto

tel: 905-695-1980

Fax: 905-695-2078

Austrálie – Sydney Tel: 61-2-9868-6733 Čína – Peking

Tel: 86-10-8569-7000 Čína – Čcheng-tu

Tel: 86-28-8665-5511 Čína – Chongqing Tel: 86-23-8980-9588 Čína – Dongguan Tel: 86-769-8702-9880 Čína – Guangzhou Tel: 86-20-8755-8029 Čína – Chang-čou Tel: 86-571-8792-8115 Čína – SAR Hong Kong Tel: 852-2943-5100 Čína – Nanjing

Tel: 86-25-8473-2460 Čína – Čching-tao

Tel: 86-532-8502-7355 Čína – Šanghaj

Tel: 86-21-3326-8000 Čína – Shenyang Tel: 86-24-2334-2829 Čína – Shenzhen Tel: 86-755-8864-2200 Čína – Suzhou

Tel: 86-186-6233-1526 Čína – Wuhan

Tel: 86-27-5980-5300 Čína – Xian

Tel: 86-29-8833-7252 Čína – Xiamen

Tel: 86-592-2388138 Čína – Zhuhai

Tel: 86-756-3210040

Indie – Bangalore

Tel: 91-80-3090-4444

Indie – Nové Dillí

Tel: 91-11-4160-8631

Indie - Pune

Tel: 91-20-4121-0141

Japonsko – Ósaka

Tel: 81-6-6152-7160

Japonsko – Tokio

Tel: 81-3-6880- 3770

Korea – Daegu

Tel: 82-53-744-4301

Korea – Soul

Tel: 82-2-554-7200

Malajsie - Kuala Lumpur Tel: 60-3-7651-7906

Malajsie – Penang

Tel: 60-4-227-8870

Filipíny – Manila

Tel: 63-2-634-9065

Singapur

Tel: 65-6334-8870

Tchaj-wan – Hsin Chu

Tel: 886-3-577-8366

Tchaj-wan – Kaohsiung

Tel: 886-7-213-7830

Tchaj -wan - Tchaj -pej

Tel: 886-2-2508-8600

Thajsko – Bangkok

Tel: 66-2-694-1351

Vietnam – Ho Či Min

Tel: 84-28-5448-2100

Uživatelská příručka

Rakousko – Wels

Tel: 43-7242-2244-39

Fax: 43-7242-2244-393

Dánsko – Kodaň

Tel: 45-4485-5910

Fax: 45-4485-2829

Finsko – Espoo

Tel: 358-9-4520-820

Francie – Paříž

Tel: 33-1-69-53-63-20

Fax: 33-1-69-30-90-79

Německo – Garching

Tel: 49-8931-9700

Německo – Haan

Tel: 49-2129-3766400

Německo – Heilbronn

Tel: 49-7131-72400

Německo – Karlsruhe

Tel: 49-721-625370

Německo – Mnichov

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

Německo – Rosenheim

Tel: 49-8031-354-560

Izrael – Hod Hasharon

Tel: 972-9-775-5100

Itálie – Milán

Tel: 39-0331-742611

Fax: 39-0331-466781

Itálie – Padova

Tel: 39-049-7625286

Nizozemsko – Drunen

Tel: 31-416-690399

Fax: 31-416-690340

Norsko – Trondheim

Tel: 47-72884388

Polsko – Varšava

Tel: 48-22-3325737

Rumunsko – Bukurešť

Tel: 40-21-407-87-50

Španělsko - Madrid

Tel: 34-91-708-08-90

Fax: 34-91-708-08-91

Švédsko – Göteborg

Tel: 46-31-704-60-40

Švédsko – Stockholm

Tel: 46-8-5090-4654

Velká Británie – Wokingham

Tel: 44-118-921-5800

Fax: 44-118-921-5820

DS50003319C – 26

Dokumenty / zdroje

MICROCHIP DS50003319C-13 Ethernet HDMI TX IP [pdfUživatelská příručka
DS50003319C - 13, DS50003319C - 2, DS50003319C - 3, DS50003319C-13 Ethernet HDMI TX IP, DS50003319C-13, Ethernet HDMI TX IP, HDMI TX IP, IP

Reference

Uživatelská příručka

DS50003319C-13 Ethernet HDMI TX IP

HDMI TX IP uživatelská příručka

Shrnutí

Vlastnosti

Pokyny k instalaci

Uživatelská příručka

Využití zdrojů (Položit otázku)

Tabulka 3. Využití zdrojů pro 4PXL

Uživatelská příručka

Konfigurátor IP HDMI TX

Obrázek 1-1. Konfigurátor IP HDMI TX

Implementace hardwaru

Režim barevného formátu RGB

Implementace hardwaru

Implementace hardwaru

Parametry HDMI TX a signály rozhraní

Tabulka 3-3. Vstupní a výstupní porty pro AXI4 Stream Interface

Tabulka 3-4. Vstupní a výstupní signály

Parametry HDMI TX a signály rozhraní

Tabulka 3-5. Vstupní a výstupní porty pro AXI4 Stream Interface

Tabulka 3-6. Vstup a výstup pro režim YCbCr444 a režim zvuku povolen

Parametry HDMI TX a signály rozhraní

Registrujte mapu a popisy

Registrujte mapu a popisy

4.1 Scrambler_IP_EN (Položit otázku)

Chcete-li simulovat jádro pomocí testbench, proveďte následující kroky:

Testbench simulace

Systémová integrace

Systémová integrace

Systémová integrace

Historie revizí

Tabulka 7-1. Historie revizí

Podpora Microchip FPGA

Informace o mikročipu

Mikročip Webmísto

Služba upozornění na změnu produktu

Právní upozornění

ochranné známky

Dokumenty / zdroje

Reference

Související příspěvky

Zanechte komentář

Zrušit odpověď