DS50003319C-13 Ethernet HDMI TX IP
HDMI TX IP Gebruikersgids
Inleiding (Vra 'n vraag)
Microchip se High-Definition Multimedia Interface (HDMI)-sender IP ondersteun die oordrag van video- en oudio-pakketdata wat in die HDMI-standaardspesifikasie beskryf word.
HDMI gebruik Transition Minimized Differential Signaling (TMDS) om aansienlike volumes digitale data doeltreffend oor die verlengde kabelafstande oor te dra, wat hoëspoed, seriële en betroubare digitale seinoordrag verseker. 'n TMDS-skakel bestaan uit 'n enkele klokkanaal en drie datakanale. Die videopikselklok word op die TMDS-klokkanaal oorgedra, wat help om die seine in sinchronisasie te hou. Videodata word as 24-bis pieksels op die drie TMDS-datakanale gedra, waar elke datakanaal aangewys is vir rooi, groen en blou kleurkomponent. Oudiodata word as 8-bis pakkies op die TMDS groen en rooi kanaal gedra.
TMDS-enkodeerder laat die oordrag van reeksdata teen 'n hoë spoed toe, terwyl die potensiaal vir elektromagnetiese interferensie (EMI) oor koperkabels tot die minimum beperk word deur die aantal oorgange te minimaliseer (verminder interferensie tussen kanale), en gelykstroombalans (DC) op die drade te bewerkstellig. , deur die aantal ene en nulle op die lyn byna gelyk te hou.
HDMI TX IP is ontwerp om saam met PolarFire gebruik te word® SoC en PolarFire toestel transceivers. Die IP is versoenbaar met HDMI 1.4 en HDMI 2.0, wat tot 60 rame per sekonde ondersteun, met 'n maksimum bandwydte van 18 Gbps. Die IP gebruik TMDS-enkodeerder wat die 8-bis-videodata per kanaal en oudiopakkie omskakel in die 10-bis GS-gebalanseerde en oorgangsgeminimeerde volgorde. Dit word dan serieel versend teen 'n tempo van 10-bis per pixel, per kanaal. Gedurende die video leegmaakperiode word beheertokens versend. Hierdie tekens word gegenereer op grond van die hsync- en vsync-seine. Tydens data-eilandperiode word oudiopakkie as 10-bis-pakkies op rooi en groen kanaal oorgedra.
Gebruikersgids
DS50003319C – 1
© 2024 Microchip Technology Inc. en sy filiale
Opsomming
Die volgende tabel gee 'n opsomming van die HDMI TX IP-eienskappe.
Tabel 1. HDMI TX IP-kenmerke
|
Kern weergawe |
Hierdie gebruikersgids ondersteun HDMI TX IP v5.2.0 |
|
Ondersteun Toestelgesinne |
• PolarFire® SoC • PolarFire |
|
Ondersteunde Tool Flow |
Vereis Libero® SoC v11.4 of later vrystellings |
|
Ondersteun Koppelvlakke |
Interfaces wat deur die HDMI TX IP ondersteun word, is: • AXI4-stroom - Hierdie kern ondersteun AXI4-Stream na die invoerpoorte. Wanneer dit in hierdie modus gekonfigureer is, neem IP AXI4 Stream standaard klagte seine as insette. • AXI4-Lite-konfigurasie-koppelvlak - Hierdie kern ondersteun AXI4-Lite-konfigurasie-koppelvlak vir 4Kp60-vereiste. In hierdie modus word IP-insette vanaf SoftConsole verskaf. • Inheems – Wanneer dit in hierdie modus opgestel is, neem IP inheemse video- en oudioseine as insette. |
|
Lisensiëring |
HDMI TX IP word voorsien van die volgende twee lisensie-opsies: • Geënkripteer: Volledige geïnkripteer RTL-kode word vir die kern verskaf. Dit is gratis beskikbaar met enige van die Libero-lisensies, wat dit moontlik maak om die kern met SmartDesign te instansieer. Jy kan simulasie, sintese, uitleg en die FPGA-silikon uitvoer met behulp van die Libero-ontwerpsuite. • RTL: Volledige RTL-bronkode is lisensie-gesluit, wat afsonderlik gekoop moet word. |
Kenmerke
HDMI TX IP het die volgende kenmerke:
• Versoenbaar vir HDMI 2.0 en 1.4b
• Ondersteun een of vier simbool/pixels per klokinvoer
• Ondersteun resolusies tot 3840 x 2160 teen 60 fps
• Ondersteun 8, 10, 12 en 16-bis kleurdiepte
• Ondersteun kleurformate soos RGB, YUV 4:2:2 en YUV 4:4:4
• Ondersteun oudio tot 32 kanale
• Ondersteun enkoderingskema – TMDS
• Ondersteun Native en AXI4 Stream Video en Audio Data koppelvlak
• Ondersteun inheemse en AXI4-Lite-konfigurasie-koppelvlak vir parameterwysiging
Installasie-instruksies
Die IP-kern moet in die IP-katalogus van Libero geïnstalleer word® SoC-sagteware outomaties deur die IP Catalog-opdateringsfunksie in Libero SoC-sagteware, of dit word met die hand van die katalogus afgelaai. Sodra die IP-kern in Libero SoC-sagteware IP-katalogus geïnstalleer is, word dit in SmartDesign gekonfigureer, gegenereer en geïnstantieer vir insluiting by die Libero-projek.
Gebruikersgids
DS50003319C – 2
© 2024 Microchip Technology Inc. en sy filiale
Hulpbronbenutting (Vra 'n vraag)
HDMI TX IP word in PolarFire geïmplementeer® FPGA (MPF300T – 1FCG1152I Pakket).
Die volgende tabel lys die hulpbronne wat gebruik word wanneer g_PIXELS_PER_CLK = 1PXL.
Tabel 2. Hulpbronbenutting vir 1PXL
|
|
g_COLOR_FORMAT g_BITS_PER_COMPONENT (Bitjies) |
g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Stof |
|
4LUUT |
Stof DFF |
Interface 4LUT |
Interface DFF |
uSRAM (64×12) |
|
RGB |
8 |
Aktiveer |
Deaktiveer |
787 |
514 |
108 |
108 |
9 |
|
Deaktiveer |
Deaktiveer |
819 |
502 |
108 |
108 |
9 |
||
|
10 |
Deaktiveer |
Deaktiveer |
1070 |
849 |
156 |
156 |
13 |
|
|
12 |
Deaktiveer |
Deaktiveer |
1084 |
837 |
156 |
156 |
13 |
|
|
16 |
Deaktiveer |
Deaktiveer |
1058 |
846 |
156 |
156 |
13 |
|
|
YCbCr422 |
8 |
Deaktiveer |
Deaktiveer |
696 |
473 |
96 |
96 |
8 |
|
YCbCr444 |
8 |
Deaktiveer |
Deaktiveer |
819 |
513 |
108 |
108 |
9 |
|
10 |
Deaktiveer |
Deaktiveer |
1068 |
849 |
156 |
156 |
13 |
|
|
12 |
Deaktiveer |
Deaktiveer |
1017 |
837 |
156 |
156 |
13 |
|
|
16 |
Deaktiveer |
Deaktiveer |
1050 |
845 |
156 |
156 |
13 |
Die volgende tabel lys die hulpbronne wat gebruik word wanneer g_PIXELS_PER_CLK = 4PXL.
Tabel 3. Hulpbronbenutting vir 4PXL
|
|
g_COLOR_FORMAT g_BITS_PER_COMPONENT (Bitjies) |
g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Stof |
|
4LUUT |
Stof DFF |
Interface 4LUT |
Interface DFF |
uSRAM (64×12) |
|
RGB |
8 |
Deaktiveer |
Aktiveer |
4078 |
2032 |
144 |
144 |
12 |
|
Aktiveer |
Deaktiveer |
1475 |
2269 |
144 |
144 |
12 |
||
|
Deaktiveer |
Deaktiveer |
1393 |
1092 |
144 |
144 |
12 |
||
|
10 |
Deaktiveer |
Deaktiveer |
2151 |
1635 |
264 |
264 |
22 |
|
|
12 |
Deaktiveer |
Deaktiveer |
1909 |
1593 |
264 |
264 |
22 |
|
|
16 |
Deaktiveer |
Deaktiveer |
1645 |
1284 |
264 |
264 |
22 |
|
|
YCbCr422 |
8 |
Deaktiveer |
Deaktiveer |
1265 |
922 |
144 |
144 |
12 |
|
YCbCr444 |
8 |
Deaktiveer |
Deaktiveer |
1119 |
811 |
144 |
144 |
12 |
|
10 |
Deaktiveer |
Deaktiveer |
2000 |
1627 |
264 |
264 |
22 |
|
|
12 |
Deaktiveer |
Deaktiveer |
1909 |
1585 |
264 |
264 |
22 |
|
|
16 |
Deaktiveer |
Deaktiveer |
1604 |
1268 |
264 |
264 |
22 |
Gebruikersgids
DS50003319C – 3
© 2024 Microchip Technology Inc. en sy filiale
HDMI TX IP-konfigurator
1. HDMI TX IP-konfigurator (Vra 'n vraag)
Hierdie afdeling bied 'n oorview van die HDMI TX Configurator-koppelvlak en sy verskillende komponente.
Die HDMI TX Configurator bied 'n grafiese koppelvlak om die HDMI TX-kern op te stel vir spesifieke video-oordragvereistes. Hierdie konfigurator laat die gebruiker toe om parameters te kies soos bisse per komponent, kleurformaat, aantal piksels, oudiomodus, koppelvlak, toetsbank en lisensie. Dit is noodsaaklik om hierdie instellings korrek aan te pas om die effektiewe oordrag van videodata oor HDMI te verseker.
Die koppelvlak van die HDMI TX Configurator bestaan uit verskeie aftrekkieslyste en opsies wat gebruikers in staat stel om die HDMI-oordraginstellings aan te pas. Die sleutelkonfigurasies word beskryf in Tabel 3-1.
Die volgende figuur verskaf 'n gedetailleerde view van die HDMI TX Configurator-koppelvlak.
Figuur 1-1. HDMI TX IP-konfigurator
Die koppelvlak bevat ook OK- en Kanselleer-knoppies om die konfigurasies wat gemaak is te bevestig of weg te gooi.
Gebruikersgids
DS50003319C – 5
© 2024 Microchip Technology Inc. en sy filiale
Hardeware-implementering
2. Hardeware-implementering (Vra 'n vraag)
HDMI-sender (TX) bestaan uit twee stages:
• 'n XOR/XNOR-bewerking, wat die aantal oorgange minimaliseer
• 'n INV/NONINV, wat die ongelykheid (DC-balans) minimaliseer. Die ekstra twee bisse word by hierdie s bygevoegtage van operasie. Beheerdata (hsync en vsync) word geënkodeer tot 10 bisse in vier moontlike kombinasies om die ontvanger te help om sy klok met die senderklok te sinchroniseer. 'n Transceiver moet saam met die HDMI TX IP gebruik word om die 10 bisse (1 piekselmodus) of 40 bisse (4 piekselsmodus) te serialiseer.
Die konfigurator vertoon ook 'n voorstelling van die HDMI Tx-kern, gemerk HDMI_TX_0, wat die verskillende invoer- en uitsetverbindings aandui wat met die kern gekoppel is. Daar is drie modusse vir die HDMI TX-koppelvlak en word soos volg verduidelik:
RGB-kleurformaatmodus
Die poorte van HDMI TX IP vir een pixel per klok wanneer die klankmodus geaktiveer is en die kleurformaat RGB is vir PolarFire® toestelle word in die volgende figuur getoon. 'n Visuele voorstelling van die HDMI Tx-kern se poorte soos volg:
• Beheerklokseine is R_CLK_LOCK, G_CLK_LOCK en B_CLK_LOCK. Klokseine is R_CLK_I, G_CLK_I en B_CLK_I.
• Datakanale insluitend DATA_R_I, DATA_G_I en DATA_B_I.
• Hulpdataseine is AUX_DATA_R_I en AUX_DATA_G_I.
Figuur 2-1. HDMI TX IP-blokdiagram (RGB-kleurformaat)
Vir meer inligting oor I/O-seine vir RGB-kleurformaat, sien Tabel 3-2.
YCbCr444-kleurformaatmodus
Die poorte van HDMI TX IP vir een pixel per klok wanneer die oudiomodus geaktiveer is en die kleurformaat YCbCr444 is, word in die volgende figuur getoon. 'n Visuele voorstelling van die HDMI Tx-kern se poorte soos volg:
• Beheerseine is Y_CLK_LOCK, Cb_CLK_LOCK en Cr_CLK_LOCK.
• Klokseine is Y_CLK_I, Cb_CLK_I en Cr_CLK_I.
Gebruikersgids
DS50003319C – 6
© 2024 Microchip Technology Inc. en sy filiale
Hardeware-implementering
• Datakanale insluitend DATA_Y_I, DATA_Cb_I en DATA_Cr_I.
• Hulpdata-invoerseine is AUX_DATA_Y_I en AUX_DATA_C_I.
Figuur 2-2. HDMI TX IP-blokdiagram (YCbCr444-kleurformaat)
Vir meer inligting oor I/O-seine vir YCbCr444-kleurformaat, sien Tabel 3-6. YCbCr422-kleurformaatmodus
Die poorte van HDMI TX IP vir een pixel per klok wanneer die oudiomodus geaktiveer is en die kleurformaat YCbCr422 is, word in die volgende figuur getoon. 'n Visuele voorstelling van die HDMI Tx-kern se poorte soos volg:
• Beheerseine is LANE1_CLK_LOCK, LANE2_CLK_LOCK en LANE3_CLK_LOCK. • Klokseine is LANE1_CLK_I, LANE2_CLK_I en LANE3_CLK_I.
• Datakanale insluitend DATA_Y_I en DATA_C_I.
Gebruikersgids
DS50003319C – 7
© 2024 Microchip Technology Inc. en sy filiale
Hardeware-implementering
Figuur 2-3. HDMI TX IP-blokdiagram (YCbCr422-kleurformaat)
Vir meer inligting oor I/O-seine vir YCbCr422-kleurformaat, sien Tabel 3-7 Gebruikersgids
DS50003319C – 8
© 2024 Microchip Technology Inc. en sy filiale
HDMI TX-parameters en koppelvlakseine
3. HDMI TX-parameters en koppelvlakseine (Vra 'n vraag)
Hierdie afdeling bespreek die parameters in die HDMI TX GUI-konfigurator en I/O-seine. 3.1 Konfigurasie parameters (Vra 'n vraag)
Die volgende tabel lys die konfigurasieparameters in die HDMI TX IP.
Tabel 3-1. Konfigurasie parameters
|
Parameter Naam |
Beskrywing |
|
Kleurformaat |
Definieer die kleurruimte. Ondersteun die volgende kleurformate: • RGB • YCbCr422 • YCbCr444 |
|
Aantal bisse per komponent |
Spesifiseer die aantal bisse per kleurkomponent. Ondersteun 8, 10, 12 en 16 bisse per komponent. |
|
Aantal pixels |
Dui die aantal pixels per klokinvoer aan: • Pixel per horlosie = 1 • Pixel per horlosie = 4 |
|
4Kp60 Ondersteuning |
Ondersteuning vir 4K-resolusie teen 60 rame per sekonde: • Wanneer 1, 4Kp60 ondersteuning geaktiveer is • Wanneer 0, is 4Kp60-ondersteuning gedeaktiveer |
|
Oudiomodus |
Konfigureer die oudio-oordragmodus. Oudiodata vir R- en G-kanaal: • Aktiveer • Deaktiveer |
|
Koppelvlak |
Inheemse en AXI-stroom |
|
Toetsbank |
Laat die keuse van 'n toetsbank-omgewing toe. Ondersteun die volgende toetsbank-opsies: • Gebruiker • Geen |
|
Lisensie |
Spesifiseer die tipe lisensie. Bied die volgende twee lisensie-opsies: • RTL • Geënkripteer |
3.2 Hawens (Vra 'n vraag)
Die volgende tabel lys die invoer- en uitvoerpoorte van die HDMI TX IP for Native-koppelvlak wanneer oudiomodus geaktiveer is en kleurformaat RGB is.
Tabel 3-2. Invoer- en uitsetseine
|
Sein Naam |
Rigting |
Breedte |
Beskrywing |
|
SYS_CLK_I |
Invoer |
1-bis |
Stelselklok, gewoonlik dieselfde horlosie as die skermbeheerder |
|
RESET_N_I |
Invoer |
1-bis |
Asinchroniese aktief-lae-terugstellingsein |
|
VIDEO_DATA_VALID_I |
Invoer |
1-bis |
Videodata geldige invoer |
|
AUDIO_DATA_VALID_I |
Invoer |
1-bis |
Oudiopakkiedata geldige invoer |
|
R_CLK_I |
Invoer |
1-bis |
TX horlosie vir "R" kanaal van XCVR |
|
R_CLK_LOCK |
Invoer |
1-bis |
TX_CLK_STABLE vir R-kanaal vanaf XCVR |
|
G_CLK_I |
Invoer |
1-bis |
TX-klok vir "G"-kanaal van XCVR |
|
G_CLK_LOCK |
Invoer |
1-bis |
TX_CLK_STABLE vir G-kanaal vanaf XCVR |
|
B_CLK_I |
Invoer |
1-bis |
TX horlosie vir "B" kanaal van XCVR |
Gebruikersgids
DS50003319C – 9
© 2024 Microchip Technology Inc. en sy filiale
HDMI TX-parameters en koppelvlakseine
|
………..vervolg Sein Naam Rigting Breedte Beskrywing |
|||
|
B_CLK_LOCK |
Invoer |
1-bis |
TX_CLK_STABLE vir B-kanaal van XCVR |
|
H_SYNC_I |
Invoer |
1-bis |
Horisontale sinchronisasie-puls |
|
V_SYNC_I |
Invoer |
1-bis |
Vertikale sinchronisasie-puls |
|
PACKET_HEADER_I |
Invoer |
PIXELS_PER_CLK*1 |
Pakketopskrif vir oudiopakkiedata |
|
DATA_R_I |
Invoer |
PIXELS_PER_CLK*8 |
Voer "R" data in |
|
DATA_G_I |
Invoer |
PIXELS_PER_CLK*8 |
Voer "G" data in |
|
DATA_B_I |
Invoer |
PIXELS_PER_CLK*8 |
Voer "B" data in |
|
AUX_DATA_R_I |
Invoer |
PIXELS_PER_CLK*4 |
Oudio pakkie "R" kanaal data |
|
AUX_DATA_G_I |
Invoer |
PIXELS_PER_CLK*4 |
Oudio pakkie "G" kanaal data |
|
TMDS_R_O |
Uitset |
PIXELS_PER_CLK*10 |
Geënkodeerde "R" data |
|
TMDS_G_O |
Uitset |
PIXELS_PER_CLK*10 |
Geënkodeerde "G" data |
|
TMDS_B_O |
Uitset |
PIXELS_PER_CLK*10 |
Geënkodeerde "B" data |
Die volgende tabel lys die poorte vir die AXI4 Stream-koppelvlak met oudio-aktiveer.
Tabel 3-3. Invoer- en uitsetpoorte vir AXI4-stroomkoppelvlak
|
Tipe poortnaam |
|
Breedte |
Beskrywing |
|
TDATA_I |
Invoer |
3*g_BITS_PER_COMPONENT*g_PIXELS_PER_CLK Invoer videodata |
|
|
TVALID_I |
Invoer |
1-bis |
Invoervideo geldig |
|
TREADY_O Uitvoer 1-bis |
|
|
Uitvoer slaaf gereed sein |
|
TUSER_I |
Invoer |
PIXELS_PER_CLK*9 + 5 |
bietjie 0 = ongebruik bietjie 1 = VSYNC bietjie 2 = HSYNC bietjie 3 = ongebruik bietjie [3 + g_PIXELS_PER_CLK: 4] = Pakkiekop-bis [4 + g_PIXELS_PER_CLK] = Oudiodata geldig bietjie [(5 * g_PIXELS_PER_CLK) + 4: (1*g_PIXELS_PER_CLK) + 5] = Oudio G-data bietjie [(9 * g_PIXELS_PER_CLK) + 4: (5*g_PIXELS_PER_CLK) + 5] = Oudio R-data |
Die volgende tabel lys die invoer- en uitsetpoorte van die HDMI TX IP for Native-koppelvlak wanneer oudiomodus gedeaktiveer is.
Tabel 3-4. Invoer- en uitsetseine
|
Sein Naam |
Rigting |
Breedte |
Beskrywing |
|
SYS_CLK_I |
Invoer |
1-bis |
Stelselklok, gewoonlik dieselfde horlosie as die skermbeheerder |
|
RESET_N_I |
Invoer |
1-bis |
Asynchrone aktiewe -lae terugstelsein |
|
VIDEO_DATA_VALID_I |
Invoer |
1-bis |
Videodata geldige invoer |
|
R_CLK_I |
Invoer |
1-bis |
TX horlosie vir "R" kanaal van XCVR |
|
R_CLK_LOCK |
Invoer |
1-bis |
TX_CLK_STABLE vir R-kanaal vanaf XCVR |
|
G_CLK_I |
Invoer |
1-bis |
TX-klok vir "G"-kanaal van XCVR |
|
G_CLK_LOCK |
Invoer |
1-bis |
TX_CLK_STABLE vir G-kanaal vanaf XCVR |
|
B_CLK_I |
Invoer |
1-bis |
TX horlosie vir "B" kanaal van XCVR |
|
B_CLK_LOCK |
Invoer |
1-bis |
TX_CLK_STABLE vir B-kanaal van XCVR |
|
H_SYNC_I |
Invoer |
1-bis |
Horisontale sinchronisasie-puls |
|
V_SYNC_I |
Invoer |
1-bis |
Vertikale sinchronisasie-puls |
|
DATA_R_I |
Invoer |
PIXELS_PER_CLK*8 |
Voer "R" data in |
Gebruikersgids
DS50003319C – 10
© 2024 Microchip Technology Inc. en sy filiale
HDMI TX-parameters en koppelvlakseine
|
………..vervolg Sein Naam Rigting Breedte Beskrywing |
|||
|
DATA_G_I |
Invoer |
PIXELS_PER_CLK*8 |
Voer "G" data in |
|
DATA_B_I |
Invoer |
PIXELS_PER_CLK*8 |
Voer "B" data in |
|
TMDS_R_O |
Uitset |
PIXELS_PER_CLK*10 |
Geënkodeerde "R" data |
|
TMDS_G_O |
Uitset |
PIXELS_PER_CLK*10 |
Geënkodeerde "G" data |
|
TMDS_B_O |
Uitset |
PIXELS_PER_CLK*10 |
Geënkodeerde "B" data |
Die volgende tabel lys die poorte vir die AXI4 Stream-koppelvlak.
Tabel 3-5. Invoer- en uitsetpoorte vir AXI4-stroomkoppelvlak
|
Port Naam |
Tik |
Breedte |
Beskrywing |
|
TDATA_I_VIDEO |
Invoer |
3*g_BITS_PER_COMPONENT*g_PIXELS_PER_CLK |
Voer videodata in |
|
TVALID_I_VIDEO |
Invoer |
1-bis |
Invoervideo geldig |
|
TREADY_O_VIDEO |
Uitset |
1-bis |
Uitvoer slaaf gereed sein |
|
TUSER_I_VIDEO |
Invoer |
4 stukkies |
bietjie 0 = ongebruik bietjie 1 = VSYNC bietjie 2 = HSYNC bietjie 3 = ongebruik |
Die volgende tabel lys die poorte vir die YCbCr444-modus wanneer oudiomodus geaktiveer is.
Tabel 3-6. Invoer en afvoer vir YCbCr444-modus en oudiomodus geaktiveer
|
Sein Naam |
Richting Breedte |
|
Beskrywing |
|
SYS_CLK_I |
Invoer |
1-bis |
Stelselklok, gewoonlik dieselfde horlosie as die skermbeheerder |
|
RESET_N_I |
Invoer |
1-bis |
Asinchroniese aktief-lae-terugstellingsein |
|
VIDEO_DATA_VALID_I Invoer |
|
1-bis |
Videodata geldige invoer |
|
AUDIO_DATA_VALID_I Invoer |
|
1-bis |
Oudiopakkiedata geldige invoer |
|
Y_CLK_I |
Invoer |
1-bis |
TX-klok vir "Y"-kanaal van XCVR |
|
Y_CLK_LOCK |
Invoer |
1-bis |
TX_CLK_STABLE vir Y-kanaal vanaf XCVR |
|
Cb_CLK_I |
Invoer |
1-bis |
TX horlosie vir "Cb" kanaal van XCVR |
|
Cb_CLK_LOCK |
Invoer |
1-bis |
TX_CLK_STABLE vir Cb-kanaal vanaf XCVR |
|
Cr_CLK_I |
Invoer |
1-bis |
TX horlosie vir "Cr" kanaal van XCVR |
|
Cr_CLK_LOCK |
Invoer |
1-bis |
TX_CLK_STABLE vir Cr-kanaal van XCVR |
|
H_SYNC_I |
Invoer |
1-bis |
Horisontale sinchronisasie-puls |
|
V_SYNC_I |
Invoer |
1-bis |
Vertikale sinchronisasie-puls |
|
PACKET_HEADER_I |
Invoer |
PIXELS_PER_CLK*1 |
Pakketopskrif vir oudiopakkiedata |
|
DATA_Y_I |
Invoer |
PIXELS_PER_CLK*8 |
Voer "Y" data in |
|
DATA_Cb_I |
Invoer |
PIXELS_PER_CLK*DATA_WIDTH Voer "Cb" data in |
|
|
DATA_Cr_I |
Invoer |
PIXELS_PER_CLK*DATA_WIDTH Voer “Cr”-data in |
|
|
AUX_DATA_Y_I |
Invoer |
PIXELS_PER_CLK*4 |
Oudio pakkie "Y" kanaal data |
|
AUX_DATA_C_I |
Invoer |
PIXELS_PER_CLK*4 |
Oudio pakkie "C" kanaal data |
|
TMDS_R_O |
Uitset |
PIXELS_PER_CLK*10 |
Geënkodeerde "Cb" data |
|
TMDS_G_O |
Uitset |
PIXELS_PER_CLK*10 |
Geënkodeerde "Y" data |
|
TMDS_B_O |
Uitset |
PIXELS_PER_CLK*10 |
Geënkodeerde "Cr" data |
Die volgende tabel lys die poorte vir die YCbCr422-modus wanneer oudiomodus geaktiveer is.
Gebruikersgids
DS50003319C – 11
© 2024 Microchip Technology Inc. en sy filiale
HDMI TX-parameters en koppelvlakseine
Tabel 3-7. Invoer en afvoer vir YCbCr422-modus en oudiomodus geaktiveer
|
Sein Naam |
Richting Breedte |
|
Beskrywing |
|
SYS_CLK_I |
Invoer |
1-bis |
Stelselklok, gewoonlik dieselfde horlosie as die skermbeheerder |
|
RESET_N_I |
Invoer |
1-bis |
Asynchrone aktief - Lae terugstelsein |
|
VIDEO_DATA_VALID_I Invoer |
|
1-bis |
Videodata geldige invoer |
|
LANE1_CLK_I |
Invoer |
1-bis |
TX horlosie vir "baan vanaf XCVE baan 1" kanaal van XCVR |
|
LANE1_CLK_LOCK |
Invoer |
1-bis |
TX_CLK_STABLE vir baan vanaf XCVE-baan 1 |
|
LANE2_CLK_I |
Invoer |
1-bis |
TX horlosie vir "baan vanaf XCVE baan 2" kanaal van XCVR |
|
LANE2_CLK_LOCK |
Invoer |
1-bis |
TX_CLK_STABLE vir baan vanaf XCVE-baan 2 |
|
LANE3_CLK_I |
Invoer |
1-bis |
TX horlosie vir "baan vanaf XCVE baan 3" kanaal van XCVR |
|
LANE3_CLK_LOCK |
Invoer |
1-bis |
TX_CLK_STABLE vir baan vanaf XCVE-baan 3 |
|
H_SYNC_I |
Invoer |
1-bis |
Horisontale sinchronisasie-puls |
|
V_SYNC_I |
Invoer |
1-bis |
Vertikale sinchronisasie-puls |
|
PACKET_HEADER_I |
Invoer |
PIXELS_PER_CLK*1 |
Pakketopskrif vir oudiopakkiedata |
|
DATA_Y_I |
Invoer |
PIXELS_PER_CLK*DATA_WIDTH Voer "Y" data in |
|
|
DATA_C_I |
Invoer |
PIXELS_PER_CLK*DATA_WIDTH Voer "C" data in |
|
|
AUX_DATA_Y_I |
Invoer |
PIXELS_PER_CLK*4 |
Oudio pakkie "Y" kanaal data |
|
AUX_DATA_C_I |
Invoer |
PIXELS_PER_CLK*4 |
Oudio pakkie "C" kanaal data |
|
TMDS_R_O |
Uitset |
PIXELS_PER_CLK*10 |
Geënkodeerde "C" data |
|
TMDS_G_O |
Uitset |
PIXELS_PER_CLK*10 |
Geënkodeerde "Y" data |
|
TMDS_B_O |
Uitset |
PIXELS_PER_CLK*10 |
Gekodeerde data wat verband hou met sinkroniseringsinligting |
Gebruikersgids
DS50003319C – 12
© 2024 Microchip Technology Inc. en sy filiale
Registreer kaart en beskrywings
4. Registreer kaart en beskrywings (Vra 'n vraag)
|
Offset |
Naam |
Bietjie Pos. |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
0x00 |
SCRAMBLER_IP_EN |
7:0 |
|
|
|
|
|
|
|
BEGIN |
|
15:8 |
|
|
|
|
|
|
|
|
||
|
23:16 |
|
|
|
|
|
|
|
|
||
|
31:24 |
|
|
|
|
|
|
|
|
||
|
0x04 |
XCVR_DATA_LANE_ 0_SEL |
7:0 |
|
|
|
|
|
|
BEGIN[1:0] |
|
|
15:8 |
|
|
|
|
|
|
|
|
||
|
23:16 |
|
|
|
|
|
|
|
|
||
|
31:24 |
|
|
|
|
|
|
|
|
||
Gebruikersgids
DS50003319C – 13
© 2024 Microchip Technology Inc. en sy filiale
Registreer kaart en beskrywings
4.1 SCRAMBLER_IP_EN (Vra 'n vraag)
Naam: SCRAMBLER_IP_EN
Offset: 0x000
Herstel: 0x0
Eiendom: Slegs skryf
Scrambler Aktiveer beheerregister. Hierdie register moet geskryf word om 4kp60 Ondersteuning vir die HDMI TX IP te verkry
Bietjie 31 30 29 28 27 26 25 24
Toegang
Stel terug
Bietjie 23 22 21 20 19 18 17 16
Toegang
Stel terug
Bietjie 15 14 13 12 11 10 9 8
Toegang
Stel terug
Bietjie 7 6 5 4 3 2 1 0
|
|
|
|
|
|
|
|
BEGIN |
Toegang W Herstel 0
Bit 0 – BEGIN Die skryf van “1” na hierdie bis begin Scrambler-data-oordrag is geaktiveer. HDMI 2.0 gebruik wel 'n vorm van deurmekaarmaak bekend as 8b/10b-kodering. Hierdie enkoderingskema word gebruik om data betroubaar en doeltreffend oor die HDMI-koppelvlak oor te dra.
Gebruikersgids
DS50003319C – 14
© 2024 Microchip Technology Inc. en sy filiale
Registreer kaart en beskrywings
4.2 XCVR_DATA_LANE_0_SEL (Vra 'n vraag)
Naam: XCVR_DATA_LANE_0_SEL
Offset: 0x004
Herstel: 0x1
Eiendom: Slegs skryf
XCVR_DATA_LANE_0_SEL register kies die data wat nodig is om na die XCVR oor te dra vanaf HDMI TX IP vir die verkryging van die klok vir Full HD, 4kp30, 4kp60.
Bietjie 31 30 29 28 27 26 25 24
|
|
|
|
|
|
|
|
|
Toegang
Stel terug
Bietjie 23 22 21 20 19 18 17 16
|
|
|
|
|
|
|
|
|
Toegang
Stel terug
Bietjie 15 14 13 12 11 10 9 8
|
|
|
|
|
|
|
|
|
Toegang
Stel terug
Bietjie 7 6 5 4 3 2 1 0
|
|
|
|
|
|
|
BEGIN[1:0] |
Toegang tot WW Reset 0 1
Bits 1:0 – START[1:0] Die skryf van "10" na hierdie bisse begin 4KP60 is geaktiveer en die XCVR-datatempo word gegee as FFFFF_00000.
Gebruikersgids
DS50003319C – 15
© 2024 Microchip Technology Inc. en sy filiale
Toetsbank Simulasie
5. Toetsbank Simulasie (Vra 'n vraag)
Toetsbank word verskaf om die funksionaliteit van die HDMI TX-kern na te gaan. Toetsbank werk slegs in inheemse koppelvlak met 1 pixel per klok en klankmodus geaktiveer.
Die volgende tabel lys die parameters wat volgens die toepassing gekonfigureer is.
Tabel 5-1. Toetsbank-konfigurasieparameter
|
Naam |
Verstek parameters |
|
Kleurformaat (g_COLOR_FORMAT) |
RGB |
|
Bits per komponent (g_BITS_PER_COMPONENT) |
8 |
|
Aantal piksels (g_PIXELS_PER_CLK) |
1 |
|
4Kp60-ondersteuning (g_4K60_SUPPORT) |
0 |
|
Oudiomodus (g_AUX_CHANNEL_ENABLE) |
1 (Aktiveer) |
|
Interface (G_FORMAT) |
0 (Deaktiveer) |
Om die kern met behulp van die toetsbank te simuleer, voer die volgende stappe uit:
1. Brei Skep Ontwerp uit in die Ontwerpvloei-venster.
2. Regskliek Create SmartDesign Testbench, en klik dan Run, soos in die volgende figuur getoon. Figuur 5-1. Skep SmartDesign Testbench
3. Voer 'n naam vir die SmartDesign-toetsbank in en klik dan OK.
Figuur 5-2. Benoem SmartDesign Testbench
SmartDesign-toetsbank word geskep, en 'n doek verskyn regs van die Ontwerpvloei-paneel.
Gebruikersgids
DS50003319C – 16
© 2024 Microchip Technology Inc. en sy filiale
Toetsbank Simulasie
4. Navigeer na Libero® SoC-katalogus, kies View > Windows > IP Catalog, en brei dan Solutions Video uit. Dubbelklik HDMI TX IP (v5.2.0) en klik dan OK.
5. In die Parameter Configurator venster, kies die vereiste Aantal Pixels waarde, soos getoon in die volgende figuur.
Figuur 5-3. Parameterkonfigurasie
6. Kies al die poorte, regskliek en kies Bevorder na Topvlak.
7. Op die SmartDesign-nutsbalk, klik Generate Component.
8. Op die Stimulus Hierarchy-oortjie, regskliek HDMI_TX_TB-toetsbank file, en klik dan Simuleer Pre-Synth Design > Maak interaktief oop.
Die ModelSim® gereedskap maak oop met die toetsbank, soos in die volgende figuur getoon. Figuur 5-4. ModelSim-instrument met HDMI TX-toetsbank File
Belangrik: As die simulasie onderbreek word as gevolg van die looptydperk gespesifiseer in die DO file, gebruik die hardloop - almal opdrag om die simulasie te voltooi.
Gebruikersgids
DS50003319C – 17
© 2024 Microchip Technology Inc. en sy filiale
Toetsbank Simulasie
5.1 Tydsberekening Diagramme (Vra 'n vraag)
Die volgende tydsberekeningdiagram vir HDMI TX IP wys videodata en beheerdataperiodes vir 1 pixel per klok.
Figuur 5-5. HDMI TX IP-tydsberekeningdiagram van videodata vir 1 piksel per klok
Die volgende diagram toon die vier kombinasies van beheerdata.
Figuur 5-6. HDMI TX IP-tydsberekeningdiagram van beheerdata vir 1 piksel per klok
Gebruikersgids
DS50003319C – 18
© 2024 Microchip Technology Inc. en sy filiale
Stelselintegrasie
6. Stelselintegrasie (Vra 'n vraag)
Hierdie afdeling wys asampdie ontwerpbeskrywing.
Die volgende tabel lys die konfigurasies van PF XCVR, PF TX PLL en PF CCC.
Tabel 6-1. PF XCVR, PF TX PLL, en PF CCC konfigurasies
|
Resolusie |
|
Bitbreedte PF XCVR-konfigurasie |
PF TX PLL-konfigurasie |
PF CCC-konfigurasie |
||||
|
TX data Beoordeel |
TX horlosie Afdeling Faktor |
TX PCS Stof Breedte |
Verlang Uitset Bit Klok |
Verwysing Horlosie Frekwensie |
Invoer Frekwensie |
Uitset Frekwensie |
||
|
1PXL (1080p60) 8 |
|
1485 |
4 |
10 |
5940 |
148.5 |
NA |
NA |
|
1PXL (1080p30) 10 |
|
925 |
4 |
10 |
3700 |
148.5 |
92.5 |
74 |
|
12 |
1113.75 |
4 |
10 |
4455 |
148.5 |
111.375 |
74.25 |
|
|
16 |
1485 |
4 |
10 |
5940 |
148.5 |
148.5 |
74.25 |
|
|
4PXL (1080p60) 10 |
|
1860 |
4 |
40 |
7440 |
148.5 |
46.5 |
37.2 |
|
12 |
2229 |
4 |
40 |
8916 |
148.5 |
55.725 |
37.15 |
|
|
16 |
2970 |
2 |
40 |
5940 |
148.5 |
74.25 |
37.125 |
|
|
4PXL (4kp30) |
8 |
2970 |
2 |
40 |
5940 |
148.5 |
NA |
NA |
|
10 |
3712.5 |
2 |
40 |
7425 |
148.5 |
92.812 |
74.25 |
|
|
12 |
4455 |
1 |
40 |
4455 |
148.5 |
111.375 |
74.25 |
|
|
16 |
5940 |
1 |
40 |
5940 |
148.5 |
148.5 |
74.25 |
|
|
4PXL (4Kp60) |
8 |
5940 |
1 |
40 |
5940 |
148.5 |
NA |
NA |
HDMI TX Sample Ontwerp, wanneer gekonfigureer in g_BITS_PER_COMPONENT = 8-bis en
g_PIXELS_PER_CLK = 1 PXL-modus, word in die volgende figuur getoon.
Figuur 6-1. HDMI TX Sample Ontwerp
HDMI_TX_C0_0
PF_INIT_MONITOR_C0_0
|
FABRIC_POR_N PCIE_INIT_DONE USRAM_INIT_DONE SRAM_INIT_DONE DEVICE_INIT_DONE XCVR_INIT_DONE USRAM_INIT_FROM_SNVM_DONE USRAM_INIT_FROM_UPROM_DONE USRAM_INIT_FROM_SPI_DONE SRAM_INIT_FROM_SNVM_DONE SRAM_INIT_FROM_UPROM_DONE SRAM_INIT_FROM_SPI_DONE AUTOCALIB_DONE |
PF_INIT_MONITOR_C0
CORERESET_PF_C0_0
|
CLK EXT_RST_N BANK_x_VDDI_STATUS BANK_y_VDDI_STATUS PLL_POWERDOWN_B PLL_LOCK FABRIC_RESET_N SS_BESIG INIT_DONE FF_US_HERSTEL FPGA_POR_N |
CORERESET_PF_C0
Display_Controller_C0_0
|
FRAME_END_O H_SYNC_O RESETN_I V_SYNC_O SYS_CLK_I V_ACTIVE_O ENABLE_I DATA_TRIGGER_O H_RES_O[15:0] V_RES_O[15:0] |
Display_Controller_C0
pattern_generator_verilog_pattern_0
|
DATA_VALID_O SYS_CLK_I FRAME_END_O RESET_N_I LINE_END_O DATA_EN_I RED_O[7:0] FRAME_END_I GROEN_O[7:0] PATTERN_SEL_I[2:0] BLOU_O[7:0] BAYER_O[7:0] |
Test_Pattern_Generator_C1
PF_XCVR_REF_CLK_C0_0
|
RESET_N_I SYS_CLK_I VIDEO_DATA_VALID_I R_CLK_I R_CLK_LOCK G_CLK_I G_CLK_LOCK TMDS_R_O[9:0] B_CLK_I TMDS_G_O[9:0] B_CLK_LOCK TMDS_B_O[9:0] V_SYNC_I XCVR_LANE_0_DATA_O[9:0] H_SYNC_I
DATA_R_I[7:0]
DATA_G_I[7:0]
DATA_B_I[7:0] |
HDMI_TX_C0
PF_TX_PLL_C0_0
PF_XCVR_ERM_C0_0
|
PADs_OUT LANE3_TXD_N CLKS_FROM_TXPLL_0 LANE3_TXD_P LANE0_IN LANE2_TXD_N LANE0_PCS_ARST_N LANE2_TXD_P LANE0_PMA_ARST_N LANE1_TXD_N LANE0_TX_DATA[9:0] LANE1_TXD_P LANE1_IN LANE0_TXD_N LANE1_PCS_ARST_N LANE0_TXD_P LANE1_PMA_ARST_N LANE0_UIT LANE1_TX_DATA[9:0] LANE0_TX_CLK_R LANE2_IN LANE0_TX_CLK_STABLE LANE2_PCS_ARST_N LANE1_UIT LANE2_PMA_ARST_N LANE1_TX_CLK_R LANE2_TX_DATA[9:0] LANE1_TX_CLK_STABLE LANE3_IN LANE2_UIT LANE3_PCS_ARST_N LANE2_TX_CLK_R LANE3_PMA_ARST_N LANE2_TX_CLK_STABLE LANE3_TX_DATA[9:0] LANE3_UIT LANE3_TX_CLK_STABLE |
PF_XCVR_ERM_C0
LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P
PATTERN_SEL_I[2:0] REF_CLK_PAD_P REF_CLK_PAD_N
|
REF_CLK_PAD_P REF_CLK_PAD_NREF_CLK |
|
REF_CLKPLL_LOCKCLKS_TO_XCVR |
PF_XCVR_REF_CLK_C0
PF_TX_PLL_C0
Vir bvample, in 8-bis-konfigurasies is die volgende komponente die deel van die ontwerp: • PF_XCVR_ERM (PF_XCVR_ERM_C0_0) is gekonfigureer vir datatempo van 1485 Mbps in PMA-modus slegs vir TX, met die datawydte gekonfigureer as 10-bis vir 1pxl-modus en 148.5 MHz verwysingsklok, gebaseer op die voorafgaande tabelinstellings
• LANE0_TX_CLK_R-uitset van PF_XCVR_ERM_C0_0 word gegenereer as 148.5 MHz-klok, gebaseer op die voorafgaande tabelinstellings
• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0, en PF_INIT_MONITOR_C0) word aangedryf deur LANE0_TX_CLK_R, wat 148.5 MHz is
• R_CLK_I, G_CLK_I en B_CLK_I word onderskeidelik deur LANE3_TX_CLK_R, LANE2_TX_CLK_R en LANE1_TX_CLK_R aangedryf
Gebruikersgids
DS50003319C – 19
© 2024 Microchip Technology Inc. en sy filiale
Stelselintegrasie
Sample-integrasie vir, g_BITS_PER_COMPONENT = 8 en g_PIXELS_PER_CLK = 4. Bv.ample, in 8-bis konfigurasies, is die volgende komponente die deel van die ontwerp: • PF_XCVR_ERM (PF_XCVR_ERM_C0_0) is gekonfigureer vir datasnelheid van 2970 Mbps in PMA-modus vir
Slegs TX, met die datawydte gekonfigureer as 40-bis vir 1pxl-modus en 148.5 MHz verwysingsklok gebaseer op die voorafgaande tabelinstellings
• LANE0_TX_CLK_R-uitset van PF_XCVR_ERM_C0_0 word gegenereer as 74.25 MHz-klok, gebaseer op die voorafgaande tabelinstellings
• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0, en PF_INIT_MONITOR_C0) word aangedryf deur LANE0_TX_CLK_R, wat 148.5 MHz is
• R_CLK_I, G_CLK_I en B_CLK_I word onderskeidelik deur LANE3_TX_CLK_R, LANE2_TX_CLK_R en LANE1_TX_CLK_R aangedryf
HDMI TX Sample Ontwerp, wanneer gekonfigureer in g_BITS_PER_COMPONENT = 12 Bit en g_PIXELS_PER_CLK = 1 PXL-modus, getoon in die volgende figuur.
Figuur 6-2. HDMI TX Sample Ontwerp
PF_XCVR_ERM_C0_0
PATTERN_SEL_I[2:0]
REF_CLK_PAD_P REF_CLK_PAD_N
PF_CCC_C1_0
|
REF_CLK_0 UIT0_FABCLK_0PLL_LOCK_0 |
PF_CCC_C1
PF_INIT_MONITOR_C0_0
CORERESET_PF_C0_0
|
CLK EXT_RST_N BANK_x_VDDI_STATUS BANK_y_VDDI_STATUS PLL_POWERDOWN_B PLL_LOCK FABRIC_RESET_N SS_BESIG INIT_DONE FF_US_HERSTEL FPGA_POR_N |
CORERESET_PF_C0
Display_Controller_C0_0
|
FRAME_END_O H_SYNC_O RESETN_I V_SYNC_O SYS_CLK_I V_ACTIVE_O ENABLE_I DATA_TRIGGER_O H_RES_O[15:0] V_RES_O[15:0] |
Display_Controller_C0
pattern_generator_verilog_pattern_0
|
DATA_VALID_O SYS_CLK_I FRAME_END_O RESET_N_I LINE_END_O DATA_EN_I RED_O[7:0] FRAME_END_I GROEN_O[7:0] PATTERN_SEL_I[2:0] BLOU_O[7:0] BAYER_O[7:0] |
Test_Pattern_Generator_C0
PF_XCVR_REF_CLK_C0_0
|
REF_CLK_PAD_P REF_CLK_PAD_NREF_CLK |
PF_XCVR_REF_CLK_C0
HDMI_TX_0
|
RESET_N_I SYS_CLK_I VIDEO_DATA_VALID_I R_CLK_I R_CLK_LOCK G_CLK_I G_CLK_LOCK TMDS_R_O[9:0] B_CLK_I TMDS_G_O[9:0] B_CLK_LOCK TMDS_B_O[9:0] V_SYNC_I XCVR_LANE_0_DATA_O[9:0] H_SYNC_I
DATA_R_I[11:4]
DATA_G_I[11:4]
DATA_B_I[11:4] |
HDMI_TX_C0
PF_TX_PLL_C0_0
|
PADs_OUT CLKS_FROM_TXPLL_0 LANE3_TXD_N LANE0_IN LANE3_TXD_P LANE0_PCS_ARST_N LANE2_TXD_N LANE0_PMA_ARST_N LANE2_TXD_P LANE0_TX_DATA[9:0] LANE1_TXD_N LANE1_IN LANE1_TXD_P LANE1_PCS_ARST_N LANE0_TXD_N LANE1_PMA_ARST_N LANE0_TXD_P LANE1_TX_DATA[9:0] LANE0_UIT LANE2_IN LANE1_UIT LANE2_PCS_ARST_N LANE1_TX_CLK_R LANE2_PMA_ARST_N LANE1_TX_CLK_STABLE LANE2_TX_DATA[9:0] LANE2_UIT LANE2_TX_CLK_R LANE3_PCS_ARST_N LANE2_TX_CLK_STABLE LANE3_PMA_ARST_N LANE3_UIT LANE3_TX_DATA[9:0] LANE3_TX_CLK_R LANE3_TX_CLK_STABLE |
PF_XCVR_ERM_C0
LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P
|
FABRIC_POR_N PCIE_INIT_DONE USRAM_INIT_DONE SRAM_INIT_DONE DEVICE_INIT_DONE XCVR_INIT_DONE USRAM_INIT_FROM_SNVM_DONE USRAM_INIT_FROM_UPROM_DONE USRAM_INIT_FROM_SPI_DONE SRAM_INIT_FROM_SNVM_DONE SRAM_INIT_FROM_UPROM_DONE SRAM_INIT_FROM_SPI_DONE AUTOCALIB_DONE |
|
REF_CLKPLL_LOCKCLKS_TO_XCVR |
PF_INIT_MONITOR_C0
PF_TX_PLL_C0
Sample-integrasie vir, g_BITS_PER_COMPONENT > 8 en g_PIXELS_PER_CLK = 1. Bv.ample, in 12-bis-konfigurasies is die volgende komponente die deel van die ontwerp:
• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) is gekonfigureer vir datatempo van 111.375 Mbps in PMA-modus slegs vir TX, met die datawydte gekonfigureer as 10 bis vir 1pxl-modus en 1113.75 Mbps verwysingsklok, gebaseer op die Tabel 6-1 instellings
• LANE1_TX_CLK_R-uitset van PF_XCVR_ERM_C0_0 word gegenereer as 111.375 MHz-klok, gebaseer op die Tabel 6-1 instellings
• R_CLK_I, G_CLK_I en B_CLK_I word onderskeidelik deur LANE3_TX_CLK_R, LANE2_TX_CLK_R en LANE1_TX_CLK_R aangedryf
• PF_CCC_C0 genereer 'n horlosie genaamd OUT0_FABCLK_0, met 'n frekwensie van 74.25 MHz, wanneer insetklok 111.375 MHz is, wat deur LANE1_TX_CLK_R aangedryf word
• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0, en PF_INIT_MONITOR_C0) word aangedryf deur OUT0_FABCLK_0, wat 74.25 MHz is
Sample-integrasie vir, g_BITS_PER_COMPONENT > 8 en g_PIXELS_PER_CLK = 4. Bv.ample, in 12-bis-konfigurasies is die volgende komponente die deel van die ontwerp:
• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) is gekonfigureer vir datatempo van 4455 Mbps in PMA-modus slegs vir TX, met die datawydte gekonfigureer as 40 bis vir 4pxl-modus en 111.375 MHz verwysingsklok, gebaseer op die Tabel 6-1 instellings
• LANE1_TX_CLK_R-uitset van PF_XCVR_ERM_C0_0 word gegenereer as 111.375 MHz-klok, gebaseer op die Tabel 6-1 instellings
Gebruikersgids
DS50003319C – 20
© 2024 Microchip Technology Inc. en sy filiale
Stelselintegrasie
• R_CLK_I, G_CLK_I en B_CLK_I word onderskeidelik deur LANE3_TX_CLK_R, LANE2_TX_CLK_R en LANE1_TX_CLK_R aangedryf
• PF_CCC_C0 genereer 'n horlosie genaamd OUT0_FABCLK_0, met 'n frekwensie van 74.25 MHz, wanneer insetklok 111.375 MHz is, wat deur LANE1_TX_CLK_R aangedryf word
• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0, en PF_INIT_MONITOR_C0) word aangedryf deur OUT0_FABCLK_0, wat 74.25 MHz is
Gebruikersgids
DS50003319C – 21
© 2024 Microchip Technology Inc. en sy filiale
Hersieningsgeskiedenis
7. Hersieningsgeskiedenis (Vra 'n vraag)
Die hersieningsgeskiedenis beskryf die veranderinge wat in die dokument geïmplementeer is. Die veranderinge word volgens hersiening gelys, wat begin met die nuutste publikasie.
Tabel 7-1. Hersieningsgeskiedenis
|
Hersiening |
Datum |
Beskrywing |
|
C |
05/2024 |
Die volgende is die lys van veranderinge in hersiening C van die dokument: • Opgedateer Inleiding afdeling • Hulpbronbenuttingtabelle vir een pixel en vier pixels verwyder en bygevoeg Tabel 2 en Tabel 3 in 1. Hulpbronbenutting afdeling • Opgedateer Tabel 3-1 in die 3.1. Konfigurasie parameters afdeling • Bygevoeg Tabel 3-6 en Tabel 3-7 in die 3.2. Hawens afdeling • Bygevoeg 6. Stelselintegrasie afdeling |
|
B |
|
09/2022 Die volgende is die lys van veranderinge in hersiening B van die dokument: • Opgedateer die inhoud van Kenmerke en Inleiding • Bygevoeg Figuur 2-2 vir gedeaktiveerde oudiomodus • Bygevoeg Tabel 3-4 en Tabel 3-5 • Opgedateer die Tabel 3-2 en Tabel 3-3 • Opgedateer Tabel 3-1 • Opgedateer 1. Hulpbronbenutting • Opgedateer Figuur 1-1 • Opgedateer Figuur 5-3 |
|
A |
|
04/2022 Die volgende is die lys van veranderinge in hersiening A van die dokument: • Die dokument is na die Mikroskyfie-sjabloon gemigreer • Die dokumentnommer is opgedateer na DS50003319 vanaf 50200863 |
|
2.0 |
— |
Die volgende is 'n opsomming van die veranderinge wat in hierdie hersiening gemaak is. • Bygevoeg kenmerke en Ondersteunde gesinne afdelings |
|
1.0 |
|
08/2021 Aanvanklike hersiening |
Gebruikersgids
DS50003319C – 22
© 2024 Microchip Technology Inc. en sy filiale
Mikroskyfie FPGA Ondersteuning
Microchip FPGA-produktegroep ondersteun sy produkte met verskeie ondersteuningsdienste, insluitend kliëntediens, kliënte-tegniese ondersteuningsentrum, 'n webwebwerf, en wêreldwye verkoopskantore. Kliënte word voorgestel om Microchip aanlyn hulpbronne te besoek voordat hulle ondersteuning kontak, aangesien dit baie waarskynlik is dat hul navrae reeds beantwoord is.
Kontak Tegniese Ondersteuningsentrum deur die webwebwerf by www.microchip.com/support. Noem die FPGA-toestelonderdeelnommer, kies toepaslike gevalkategorie en laai ontwerp op files terwyl die skep van 'n tegniese ondersteuning geval.
Kontak Kliëntediens vir nie-tegniese produkondersteuning, soos produkpryse, produkopgraderings, opdateringsinligting, bestellingstatus en magtiging.
• Van Noord-Amerika, bel 800.262.1060
• Van die res van die wêreld, bel 650.318.4460
• Faks, van enige plek in die wêreld, 650.318.8044
Mikroskyfie inligting
Die mikroskyfie Webwebwerf
Microchip bied aanlyn ondersteuning via ons webwebwerf by www.microchip.com/. Hierdie webwebwerf word gebruik om te maak files en inligting maklik beskikbaar vir kliënte. Sommige van die beskikbare inhoud sluit in:
• Produk Ondersteuning – Datablaaie en errata, aansoeknotas en aample-programme, ontwerphulpbronne, gebruikersgidse en hardeware-ondersteuningsdokumente, nuutste sagtewarevrystellings en argiefsagteware
• Algemene Tegniese Ondersteuning - Gereelde Vrae (Gereelde Vrae), tegniese ondersteuningsversoeke, aanlyn besprekingsgroepe, mikroskyfie-ontwerpvennootprogramledelys
• Besigheid van Microchip – Produkkieser- en bestelgidse, jongste Microchip-persvrystellings, lys van seminare en geleenthede, lyste van Microchip-verkoopskantore, verspreiders en fabrieksverteenwoordigers
Kennisgewingdiens vir produkverandering
Microchip se kennisgewingdiens vir produkverandering help om kliënte op hoogte te hou van Microchip-produkte. Intekenare sal e-poskennisgewing ontvang wanneer daar veranderinge, opdaterings, hersienings of foute is wat verband hou met 'n spesifieke produkfamilie of ontwikkelingsinstrument van belang.
Om te registreer, gaan na www.microchip.com/pcn en volg die registrasie-instruksies. Kliënte ondersteuning
Gebruikers van Microchip-produkte kan bystand deur verskeie kanale ontvang: • Verspreider of Verteenwoordiger
• Plaaslike Verkoopskantoor
• Ingebedde oplossingsingenieur (ESE)
• Tegniese ondersteuning
Kliënte moet hul verspreider, verteenwoordiger of ESE kontak vir ondersteuning. Plaaslike verkoopskantore is ook beskikbaar om kliënte te help. 'n Lys van verkoopskantore en liggings is by hierdie dokument ingesluit.
Tegniese ondersteuning is beskikbaar deur die webwebwerf by: www.microchip.com/support Mikroskyfie-toestelle-kodebeskermingsfunksie
Let op die volgende besonderhede van die kodebeskermingsfunksie op Mikroskyfie-produkte:
Gebruikersgids
DS50003319C – 23
© 2024 Microchip Technology Inc. en sy filiale
• Mikroskyfie-produkte voldoen aan die spesifikasies vervat in hul spesifieke mikroskyfie-datablad.
• Microchip glo dat sy familie produkte veilig is wanneer dit op die beoogde wyse gebruik word, binne bedryfspesifikasies en onder normale toestande.
• Mikroskyfie waardeer en beskerm sy intellektuele eiendomsregte aggressief. Pogings om die kodebeskermingskenmerke van Microchip-produk te oortree, is streng verbode en kan die Digital Millennium Copyright Act oortree.
• Nóg Microchip nóg enige ander halfgeleiervervaardiger kan die sekuriteit van sy kode waarborg. Kodebeskerming beteken nie dat ons waarborg dat die produk “onbreekbaar” is nie. Kodebeskerming ontwikkel voortdurend. Microchip is daartoe verbind om die kodebeskermingseienskappe van ons produkte voortdurend te verbeter.
Regskennisgewing
Hierdie publikasie en die inligting hierin mag slegs met Mikroskyfie-produkte gebruik word, insluitend om Mikroskyfie-produkte met jou toepassing te ontwerp, te toets en te integreer. Gebruik van hierdie inligting op enige ander wyse oortree hierdie bepalings. Inligting rakende toesteltoepassings word slegs vir u gerief verskaf en kan deur opdaterings vervang word. Dit is jou verantwoordelikheid om te verseker dat jou aansoek aan jou spesifikasies voldoen. Kontak jou plaaslike Microchip-verkoopskantoor vir bykomende ondersteuning of, kry bykomende ondersteuning by www.microchip.com/en-us/support/design-help/ client-support-services.
HIERDIE INLIGTING WORD “SOOS IS” DEUR MICROCHIP VERSKAF. MICROCHIP MAAK GEEN VERTOë OF WAARBORGE VAN ENIGE AARD, HETsy UITDRUKKELIJK OF GEÏMPLISEERD, SKRIFTELIK OF MONDELING, STATUTÊR OF ANDERS NIE, VERWANTE MET DIE INLIGTING INGESLUIT, MAAR NIE BEPERK TOT ENIGE GEÏSPLISEERDE WAARBORGE-EN-VERBORGING, GESKIKTHEID VIR 'N SPESIFIEKE DOEL, OF WAARBORGE VERWANTE MET DIE TOESTAND, KWALITEIT OF PRESTASIE.
IN GEEN GEVAL SAL MICROCHIP AANSPREEKLIK WEES VIR ENIGE INDIREKTE, SPESIALE, STRAF-, TOEVALLE OF GEVOLLIKE VERLIES, SKADE, KOSTE OF UITGAWE VAN ENIGE AARD WAT OOKAL VERWANT IS MET DIE INLIGTING OF DIE GEBRUIK DAARVAN, WANNEER DIE OORSAAK IS, WANNEER OOKAL DIE OORSAAK IS. MOONTLIKHEID OF DIE SKADE IS VOORSIENBAAR. IN DIE VOLSTE MAAT DEUR WET TOEGELAAT, SAL MICROCHIP SE TOTALE AANSPREEKLIKHEID OP ALLE EISE OP ENIGE MANIER VERBAND MET DIE INLIGTING OF DIE GEBRUIK DAARVAN NIE DIE BEDRAG FOOIE, INDIEN ENIGE, WAARVOOR U DIREKS AAN DIE INFORMASIE BETAAL HET, OORSKRYF NIE.
Die gebruik van Mikroskyfie-toestelle in lewensondersteunende en/of veiligheidstoepassings is geheel en al op die koper se risiko, en die koper stem in om Mikroskyfie te verdedig, te vrywaar en skadeloos te hou teen enige en alle skade, eise, regsgedinge of uitgawes wat uit sodanige gebruik voortspruit. Geen lisensies word, implisiet of andersins, onder enige mikroskyfie intellektuele eiendomsregte oorgedra nie, tensy anders vermeld.
Handelsmerke
Die mikroskyfie naam en logo, die mikroskyfie logo, Adaptec, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron en XMEGA is geregistreerde handelsmerke van Microchip Technology Incorporated in die VSA en ander lande.
AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus-logo, Quiet-Wire, SmartFusion, SyncWorld, TimeCesium, TimeHub, TimePictra, TimeProvider en ZL is geregistreerde handelsmerke van Microchip Technology Incorporated in die V.S.A.
Aangrensende sleutelonderdrukking, AKS, Analoog-vir-die-Digitale Ouderdom, Enige Kapasitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic
Gebruikersgids
DS50003319C – 24
© 2024 Microchip Technology Inc. en sy filiale
Average Matching, DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, In-Circuit Serial Programmering, ICSP, INICnet, Intelligent Paralleling, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-Link, Play maxCrypto, maksView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance , Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect en ZENA is handelsmerke van Microchip Technology Incorporated in die VSA en ander lande.
SQTP is 'n diensmerk van Microchip Technology Incorporated in die VSA
Die Adaptec-logo, Frequency on Demand, Silicon Storage Technology en Symmcom is geregistreerde handelsmerke van Microchip Technology Inc. in ander lande.
GestIC is 'n geregistreerde handelsmerk van Microchip Technology Germany II GmbH & Co. KG, 'n filiaal van Microchip Technology Inc., in ander lande.
Alle ander handelsmerke wat hierin genoem word, is die eiendom van hul onderskeie maatskappye. © 2024, Microchip Technology Incorporated en sy filiale. Alle regte voorbehou. ISBN:
Gehaltebestuurstelsel
Vir inligting rakende Microchip se kwaliteitbestuurstelsels, besoek asseblief www.microchip.com/quality.
Gebruikersgids
DS50003319C – 25
© 2024 Microchip Technology Inc. en sy filiale
Wêreldwye verkope en diens
AMERICAS ASIA/PACIFIC ASIA/PACIFIC EUROPE
Korporatiewe Kantoor
2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200
Faks: 480-792-7277
Tegniese ondersteuning:
www.microchip.com/support Web Adres:
Atlanta
Duluth, GA
Tel: 678-957-9614
Faks: 678-957-1455
Austin, TX
Tel: 512-257-3370
Boston
Westborough, MA
Tel: 774-760-0087
Faks: 774-760-0088
Chicago
Itasca, IL
Tel: 630-285-0071
Faks: 630-285-0075
Dallas
Addison, TX
Tel: 972-818-7423
Faks: 972-818-2924
Detroit
Novi, MI
Tel: 248-848-4000
Houston, TX
Tel: 281-894-5983
Indianapolis
Noblesville, IN
Tel: 317-773-8323
Faks: 317-773-5453
Tel: 317-536-2380
Los Angeles
Missie Viejo, CA
Tel: 949-462-9523
Faks: 949-462-9608
Tel: 951-273-7800
Raleigh, NC
Tel: 919-844-7510
New York, NY
Tel: 631-435-6000
San Jose, CA
Tel: 408-735-9110
Tel: 408-436-4270
Kanada – Toronto
Tel: 905-695-1980
Faks: 905-695-2078
Australië – Sydney Tel: 61-2-9868-6733 China – Beijing
Tel: 86-10-8569-7000 China – Chengdu
Tel: 86-28-8665-5511 China – Chongqing Tel: 86-23-8980-9588 China – Dongguan Tel: 86-769-8702-9880 China – Guangzhou Tel: 86-20-8755-8029 China – Hangzhou Tel: 86-571-8792-8115 China – Hong Kong SAR Tel: 852-2943-5100 China – Nanjing
Tel: 86-25-8473-2460 China – Qingdao
Tel: 86-532-8502-7355 China – Sjanghai
Tel: 86-21-3326-8000 China – Shenyang Tel: 86-24-2334-2829 China – Shenzhen Tel: 86-755-8864-2200 China – Suzhou
Tel: 86-186-6233-1526 China – Wuhan
Tel: 86-27-5980-5300 China – Xian
Tel: 86-29-8833-7252 China – Xiamen
Tel: 86-592-2388138 China – Zhuhai
Tel: 86-756-3210040
Indië – Bangalore
Tel: 91-80-3090-4444
Indië – Nieu-Delhi
Tel: 91-11-4160-8631
Indië - Pune
Tel: 91-20-4121-0141
Japan – Osaka
Tel: 81-6-6152-7160
Japan – Tokio
Tel: 81-3-6880- 3770
Korea – Daegu
Tel: 82-53-744-4301
Korea – Seoel
Tel: 82-2-554-7200
Maleisië – Kuala Lumpur Tel: 60-3-7651-7906
Maleisië – Penang
Tel: 60-4-227-8870
Filippyne - Manila
Tel: 63-2-634-9065
Singapoer
Tel: 65-6334-8870
Taiwan – Hsin Chu
Tel: 886-3-577-8366
Taiwan – Kaohsiung
Tel: 886-7-213-7830
Taiwan – Taipei
Tel: 886-2-2508-8600
Thailand – Bangkok
Tel: 66-2-694-1351
Viëtnam – Ho Chi Minh
Tel: 84-28-5448-2100
Gebruikersgids
Oostenryk – Wels
Tel: 43-7242-2244-39
Faks: 43-7242-2244-393
Denemarke – Kopenhagen
Tel: 45-4485-5910
Faks: 45-4485-2829
Finland – Espoo
Tel: 358-9-4520-820
Frankryk – Parys
Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79
Duitsland – Garching
Tel: 49-8931-9700
Duitsland – Haan
Tel: 49-2129-3766400
Duitsland – Heilbronn
Tel: 49-7131-72400
Duitsland – Karlsruhe
Tel: 49-721-625370
Duitsland – München
Tel: 49-89-627-144-0
Fax: 49-89-627-144-44
Duitsland – Rosenheim
Tel: 49-8031-354-560
Israel – Hod Hasharon
Tel: 972-9-775-5100
Italië - Milaan
Tel: 39-0331-742611
Faks: 39-0331-466781
Italië – Padova
Tel: 39-049-7625286
Nederland – Drunen
Tel: 31-416-690399
Faks: 31-416-690340
Noorweë – Trondheim
Tel: 47-72884388
Pole - Warskou
Tel: 48-22-3325737
Roemenië – Boekarest
Tel: 40-21-407-87-50
Spanje - Madrid
Tel: 34-91-708-08-90
Fax: 34-91-708-08-91
Swede – Goteberg
Tel: 46-31-704-60-40
Swede – Stockholm
Tel: 46-8-5090-4654
VK – Wokingham
Tel: 44-118-921-5800
Faks: 44-118-921-5820
DS50003319C – 26
© 2024 Microchip Technology Inc. en sy filiale
Dokumente / Hulpbronne
 |
MICROCHIP DS50003319C-13 Ethernet HDMI TX IP [pdf] Gebruikersgids DS50003319C - 13, DS50003319C - 2, DS50003319C - 3, DS50003319C-13 Ethernet HDMI TX IP, DS50003319C-13, Ethernet HDMI TX IP, HDMI TX IP, IP |
