MICROCHIP DS50003319C-13 Ethernet HDMI TX IP User Guide

Sinusuportahan ng High-Definition Multimedia Interface (HDMI) transmitter IP ng Microchip ang pagpapadala ng data ng packet ng video at audio na inilarawan sa pamantayang detalye ng HDMI.

Gumagamit ang HDMI ng Transition Minimized Differential Signaling (TMDS) upang mahusay na magpadala ng malalaking volume ng digital data sa mga pinahabang distansya ng cable, na tinitiyak ang mataas na bilis, serial, at maaasahang digital signal transmission. Ang isang link ng TMDS ay binubuo ng isang channel ng orasan at tatlong channel ng data. Ang video pixel clock ay ipinapadala sa TMDS clock channel, na tumutulong na panatilihing naka-synchronize ang mga signal. Ang data ng video ay dinadala bilang 24-bit na mga pixel sa tatlong TMDS data channel, kung saan ang bawat channel ng data ay itinalaga para sa pula, berde, at asul na bahagi ng kulay. Ang data ng audio ay dinadala bilang 8-bit na packet sa TMDS green at red channel.

Pinapayagan ng TMDS encoder ang pagpapadala ng serial data sa isang mataas na bilis, habang pinapaliit ang potensyal para sa Electro-magnetic Interference (EMI) sa mga copper cable sa pamamagitan ng pagliit sa bilang ng mga transition (pagbawas ng interference sa pagitan ng mga channel), at nakakamit ang balanse ng Direct Current (DC), sa mga wire. , sa pamamagitan ng pagpapanatiling halos pantay ang bilang ng mga isa at mga zero sa linya.

Ang HDMI TX IP ay idinisenyo upang magamit kasama ng PolarFire® Mga transceiver ng SoC at PolarFire device. Ang IP ay katugma sa HDMI 1.4 at HDMI 2.0, na sumusuporta sa hanggang 60 mga frame bawat segundo, na may maximum na bandwidth na 18 Gbps. Gumagamit ang IP ng TMDS encoder na nagko-convert ng 8-bit na data ng video bawat channel at audio packet sa 10-bit na DC-balanced, at pinaliit ang transition sequence. Pagkatapos ay ipinapadala ito nang serial sa rate na 10-bit bawat pixel, bawat channel. Sa panahon ng video blanking period, ang mga control token ay ipinapadala. Ang mga token na ito ay nabuo batay sa hsync at vsync signal. Sa panahon ng data island, ang audio packet ay ipinapadala bilang 10-bit packet sa pula at berdeng channel.

Gabay sa Gumagamit

DS50003319C – 1

Buod

Ang sumusunod na talahanayan ay nagbibigay ng buod ng mga katangian ng HDMI TX IP.

Talahanayan 1. Mga Katangian ng HDMI TX IP

Core na Bersyon	Sinusuportahan ng user guide na ito ang HDMI TX IP v5.2.0
Sinusuportahan Mga Pamilya ng Device	• PolarFire® SoC • PolarFire
Sinusuportahang Daloy ng Tool	Nangangailangan ng Libero® Inilabas ang SoC v11.4 o mas bago
Sinusuportahan Mga interface	Ang mga interface na sinusuportahan ng HDMI TX IP ay: • AXI4-Stream – Sinusuportahan ng core na ito ang AXI4-Stream sa mga input port. Kapag na-configure sa mode na ito, kinukuha ng IP ang mga karaniwang signal ng reklamo ng AXI4 Stream bilang mga input. • AXI4-Lite Configuration Interface – Sinusuportahan ng Core na ito ang AXI4-Lite configuration interface para sa 4Kp60 na kinakailangan. Sa mode na ito, ang mga IP input ay ibinibigay mula sa SoftConsole. • Katutubo – Kapag na-configure sa mode na ito, kumukuha ang IP ng mga native na video at audio signal bilang mga input.
Paglilisensya	Ang HDMI TX IP ay binibigyan ng sumusunod na dalawang opsyon sa lisensya: • Naka-encrypt: Ang kumpletong naka-encrypt na RTL code ay ibinigay para sa core. Ito ay magagamit nang libre sa alinman sa Libero na lisensya, na nagbibigay-daan sa core na ma-instantiate sa SmartDesign. Maaari kang magsagawa ng Simulation, Synthesis, Layout, at program ang FPGA silicon gamit ang Libero design suite. • RTL: Ang kumpletong RTL source code ay naka-lock sa lisensya, na kailangang bilhin nang hiwalay.

Mga tampok

Ang HDMI TX IP ay may mga sumusunod na tampok:

• Tugma para sa HDMI 2.0 at 1.4b

• Sinusuportahan ang isa o apat na simbolo/pixel bawat input ng orasan

• Sinusuportahan ang Mga Resolusyon hanggang 3840 x 2160 sa 60 fps

• Sinusuportahan ang 8, 10, 12, at 16-bit na lalim ng kulay

• Sinusuportahan ang mga format ng kulay gaya ng RGB, YUV 4:2:2, at YUV 4:4:4

• Sinusuportahan ang audio hanggang sa 32 channel

• Sinusuportahan ang Encoding Scheme – TMDS

• Sinusuportahan ang Native at AXI4 Stream Video at Audio Data interface

• Sinusuportahan ang Native at AXI4-Lite Configuration interface para sa pagbabago ng parameter

Mga Tagubilin sa Pag-install

Ang IP core ay dapat na naka-install sa IP Catalog ng Libero® Awtomatikong SoC software sa pamamagitan ng IP Catalog update function sa Libero SoC software, o ito ay manu-manong dina-download mula sa catalog. Kapag ang IP core ay na-install sa Libero SoC software IP Catalog, ito ay na-configure, nabuo, at na-instantiate sa loob ng SmartDesign para maisama sa proyekto ng Libero.

Gabay sa Gumagamit

DS50003319C – 2

Paggamit ng Mapagkukunan (Magtanong)

Ang HDMI TX IP ay ipinatupad sa PolarFire® FPGA (MPF300T – 1FCG1152I Package).

Inililista ng sumusunod na talahanayan ang mga mapagkukunang ginamit kapag g_PIXELS_PER_CLK = 1PXL.

Talahanayan 2. Paggamit ng Resource para sa 1PXL

	g_COLOR_FORMAT g_BITS_PER_COMPONENT (Bit)	g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Tela		4LUT	Tela DFF	Interface 4LUT	Interface DFF	uSRAM (64×12)
RGB	8	Paganahin	Huwag paganahin	787	514	108	108	9
	8	Huwag paganahin	Huwag paganahin	819	502	108	108	9
	10	Huwag paganahin	Huwag paganahin	1070	849	156	156	13
	12	Huwag paganahin	Huwag paganahin	1084	837	156	156	13
	16	Huwag paganahin	Huwag paganahin	1058	846	156	156	13
YCbCr422	8	Huwag paganahin	Huwag paganahin	696	473	96	96	8
YCbCr444	8	Huwag paganahin	Huwag paganahin	819	513	108	108	9
	10	Huwag paganahin	Huwag paganahin	1068	849	156	156	13
	12	Huwag paganahin	Huwag paganahin	1017	837	156	156	13
	16	Huwag paganahin	Huwag paganahin	1050	845	156	156	13

Inililista ng sumusunod na talahanayan ang mga mapagkukunang ginamit kapag g_PIXELS_PER_CLK = 4PXL.

Talahanayan 3. Paggamit ng Resource para sa 4PXL

	g_COLOR_FORMAT g_BITS_PER_COMPONENT (Bit)	g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Tela		4LUT	Tela DFF	Interface 4LUT	Interface DFF	uSRAM (64×12)
RGB	8	Huwag paganahin	Paganahin	4078	2032	144	144	12
		Paganahin	Huwag paganahin	1475	2269	144	144	12
		Huwag paganahin	Huwag paganahin	1393	1092	144	144	12
	10	Huwag paganahin	Huwag paganahin	2151	1635	264	264	22
	12	Huwag paganahin	Huwag paganahin	1909	1593	264	264	22
	16	Huwag paganahin	Huwag paganahin	1645	1284	264	264	22
YCbCr422	8	Huwag paganahin	Huwag paganahin	1265	922	144	144	12
YCbCr444	8	Huwag paganahin	Huwag paganahin	1119	811	144	144	12
	10	Huwag paganahin	Huwag paganahin	2000	1627	264	264	22
	12	Huwag paganahin	Huwag paganahin	1909	1585	264	264	22
	16	Huwag paganahin	Huwag paganahin	1604	1268	264	264	22

Gabay sa Gumagamit

DS50003319C – 3

HDMI TX IP Configurator

1. HDMI TX IP Configurator (Magtanong)

Ang seksyong ito ay nagbibigay ng higitview ng interface ng HDMI TX Configurator at ang iba't ibang bahagi nito.

Nagbibigay ang HDMI TX Configurator ng graphical na interface para i-set up ang HDMI TX core para sa mga partikular na kinakailangan sa pagpapadala ng video. Nagbibigay-daan ang configurator na ito sa user na pumili ng mga parameter gaya ng Bits Per Component, Color Format, Number of Pixels, Audio Mode, Interface, Testbench, at License. Mahalagang isaayos nang tama ang mga setting na ito upang matiyak ang epektibong pagpapadala ng data ng video sa HDMI.

Ang interface ng HDMI TX Configurator ay binubuo ng iba't ibang dropdown na menu at mga opsyon na nagbibigay-daan sa mga user na i-customize ang mga setting ng HDMI transmission. Ang mga pangunahing pagsasaayos ay inilarawan sa Talahanayan 3-1.

Ang sumusunod na figure ay nagbibigay ng isang detalyadong view ng interface ng HDMI TX Configurator.

Larawan 1-1. HDMI TX IP Configurator

Kasama rin sa interface ang mga pindutan ng OK at Kanselahin para sa pagkumpirma o pag-discard ng mga pagsasaayos na ginawa.

Gabay sa Gumagamit

DS50003319C – 5

Pagpapatupad ng Hardware

2. Pagpapatupad ng Hardware (Magtanong)

Ang HDMI Transmitter (TX) ay binubuo ng dalawang stages:

• Isang operasyong XOR/XNOR, na nagpapaliit sa bilang ng mga transition

• Isang INV/NONINV, na nagpapaliit sa disparity (DC balance). Ang dagdag na dalawang bit ay idinagdag sa s na itotage ng operasyon. Ang control data (hsync at vsync) ay naka-encode sa 10 bits sa apat na posibleng kumbinasyon upang matulungan ang receiver na i-synchronize ang orasan nito sa transmitter clock. Dapat gumamit ng transceiver kasama ng HDMI TX IP para i-serialize ang 10 bits (1 pixel mode) o 40 bits (4 pixels mode).

Ang configurator ay nagpapakita rin ng representasyon ng HDMI Tx core, na may label na HDMI_TX_0, na nagpapahiwatig ng iba't ibang input at output na koneksyon na naka-interface sa core. Mayroong tatlong mga mode para sa interface ng HDMI TX at ipinaliwanag tulad ng sumusunod:

Mode ng Format ng Kulay ng RGB

Ang mga port ng HDMI TX IP para sa isang pixel bawat orasan kapag pinagana ang audio mode at ang format ng Kulay ay RGB para sa PolarFire® ang mga device ay ipinapakita sa sumusunod na figure. Isang visual na representasyon ng mga port ng HDMI Tx core gaya ng sumusunod:

• Ang mga signal ng control clock ay R_CLK_LOCK, G_CLK_LOCK, at B_CLK_LOCK. Ang Clock Signals ay R_CLK_I, G_CLK_I, at B_CLK_I.

• Mga channel ng data kabilang ang DATA_R_I, DATA_G_I, at DATA_B_I.

• Ang mga signal ng Auxiliary Data ay AUX_DATA_R_I at AUX_DATA_G_I.

Larawan 2-1. HDMI TX IP Block Diagram (Format ng Kulay ng RGB)

Para sa higit pang impormasyon tungkol sa mga signal ng I/O para sa format ng kulay ng RGB, tingnan ang Talahanayan 3-2.

YCbCr444 Color Format Mode

Ang mga port ng HDMI TX IP para sa isang pixel bawat orasan kapag ang audio mode ay pinagana at ang format ng Kulay ay YCbCr444 ay ipinapakita sa sumusunod na figure. Isang visual na representasyon ng mga port ng HDMI Tx core gaya ng sumusunod:

• Ang mga control signal ay Y_CLK_LOCK, Cb_CLK_LOCK, at Cr_CLK_LOCK.

• Ang mga signal ng orasan ay Y_CLK_I, Cb_CLK_I, at Cr_CLK_I.

Gabay sa Gumagamit

DS50003319C – 6

Pagpapatupad ng Hardware

• Mga channel ng data kabilang ang DATA_Y_I, DATA_Cb_I, at DATA_Cr_I.

• Ang mga signal ng input ng Auxiliary Data ay AUX_DATA_Y_I at AUX_DATA_C_I.

Larawan 2-2. HDMI TX IP Block Diagram (Format ng Kulay ng YCbCr444)

Para sa higit pang impormasyon tungkol sa mga signal ng I/O para sa format ng kulay ng YCbCr444, tingnan Talahanayan 3-6. YCbCr422 Color Format Mode

Ang mga port ng HDMI TX IP para sa isang pixel bawat orasan kapag ang audio mode ay pinagana at ang format ng Kulay ay YCbCr422 ay ipinapakita sa sumusunod na figure. Isang visual na representasyon ng mga port ng HDMI Tx core gaya ng sumusunod:

• Ang mga control signal ay LANE1_CLK_LOCK, LANE2_CLK_LOCK, at LANE3_CLK_LOCK. • Ang mga signal ng orasan ay LANE1_CLK_I, LANE2_CLK_I, at LANE3_CLK_I.

• Mga channel ng data kabilang ang DATA_Y_I at DATA_C_I.

Gabay sa Gumagamit

DS50003319C – 7

Pagpapatupad ng Hardware

Larawan 2-3. HDMI TX IP Block Diagram (Format ng Kulay ng YCbCr422)

Para sa higit pang impormasyon tungkol sa mga signal ng I/O para sa format ng kulay ng YCbCr422, tingnan Talahanayan 3-7 Gabay sa Gumagamit

DS50003319C – 8

Mga Parameter ng HDMI TX at Interface Signal

3. Mga Parameter ng HDMI TX at Interface Signal (Magtanong)

Tinatalakay ng seksyong ito ang mga parameter sa HDMI TX GUI configurator at mga signal ng I/O. 3.1 Mga Parameter ng Configuration (Magtanong)

Inililista ng sumusunod na talahanayan ang mga parameter ng pagsasaayos sa HDMI TX IP.

Talahanayan 3-1. Mga Parameter ng Configuration

Pangalan ng Parameter	Paglalarawan
Format ng Kulay	Tinutukoy ang espasyo ng kulay. Sinusuportahan ang sumusunod na mga format ng kulay: • RGB • YCbCr422 • YCbCr444
Bilang ng mga bit bawat sangkap	Tinutukoy ang bilang ng mga bit bawat bahagi ng kulay. Sinusuportahan ang 8, 10, 12, at 16 bits bawat bahagi.
Bilang ng mga pixel	Isinasaad ang bilang ng mga pixel bawat input ng orasan: • Pixel bawat orasan = 1 • Pixel bawat orasan = 4
Suporta sa 4Kp60	Suporta para sa 4K na resolusyon sa 60 mga frame bawat segundo: • Kapag 1, 4Kp60 suporta ay pinagana • Kapag 0, 4Kp60 support ay hindi pinagana
Mode ng Audio	Kino-configure ang audio transmission mode. Data ng audio para sa R at G channel: • Paganahin • Huwag paganahin
Interface	Native at AXI stream
Testbench	Pinapayagan ang pagpili ng isang testbench na kapaligiran. Sinusuportahan ang sumusunod na mga opsyon sa testbench: • User • Wala
Lisensya	Tinutukoy ang uri ng lisensya. Nagbibigay ng sumusunod na dalawang opsyon sa lisensya: • RTL • Naka-encrypt

3.2 Mga daungan (Magtanong)

Inililista ng sumusunod na talahanayan ang mga input at output port ng HDMI TX IP para sa Native interface kapag ang Audio mode ay pinagana at ang Color format ay RGB.

Talahanayan 3-2. Mga Signal ng Input at Output

Pangalan ng Signal	Direksyon	Lapad	Paglalarawan
SYS_CLK_I	Input	1-bit	System clock, kadalasan ang parehong orasan sa display controller
RESET_N_I	Input	1-bit	Asynchronous active-low reset signal
VIDEO_DATA_VALID_I	Input	1-bit	Wastong input ng data ng video
AUDIO_DATA_VALID_I	Input	1-bit	Wastong input ng data ng audio packet
R_CLK_I	Input	1-bit	TX clock para sa "R" na channel mula sa XCVR
R_CLK_LOCK	Input	1-bit	TX_CLK_STABLE para sa R channel mula sa XCVR
G_CLK_I	Input	1-bit	TX clock para sa "G" channel mula sa XCVR
G_CLK_LOCK	Input	1-bit	TX_CLK_STABLE para sa G channel mula sa XCVR
B_CLK_I	Input	1-bit	TX clock para sa "B" na channel mula sa XCVR

Gabay sa Gumagamit

DS50003319C – 9

Mga Parameter ng HDMI TX at Interface Signal

………..patuloy Deskripsyon ng Lapad ng Direksyon ng Pangalan ng Signal
B_CLK_LOCK	Input	1-bit	TX_CLK_STABLE para sa B channel mula sa XCVR
H_SYNC_I	Input	1-bit	Pahalang na pag-sync ng pulso
V_SYNC_I	Input	1-bit	Vertical sync pulse
PACKET_HEADER_I	Input	PIXELS_PER_CLK*1	Packet header para sa audio packet data
DATA_R_I	Input	PIXELS_PER_CLK*8	Ipasok ang "R" na data
DATA_G_I	Input	PIXELS_PER_CLK*8	Ipasok ang "G" na data
DATA_B_I	Input	PIXELS_PER_CLK*8	Ipasok ang "B" na data
AUX_DATA_R_I	Input	PIXELS_PER_CLK*4	Data ng channel na "R" ng audio packet
AUX_DATA_G_I	Input	PIXELS_PER_CLK*4	Data ng channel na "G" ng audio packet
TMDS_R_O	Output	PIXELS_PER_CLK*10	Naka-encode na "R" na data
TMDS_G_O	Output	PIXELS_PER_CLK*10	Naka-encode na "G" na data
TMDS_B_O	Output	PIXELS_PER_CLK*10	Naka-encode na "B" na data

Inililista ng sumusunod na talahanayan ang mga port para sa interface ng AXI4 Stream na may Audio Enable.

Talahanayan 3-3. Mga Input at Output Port para sa AXI4 Stream Interface

Uri ng Pangalan ng Port		Lapad	Paglalarawan
TDATA_I	Input	3g_BITS_PER_COMPONENTg_PIXELS_PER_CLK Mag-input ng data ng video
TVALID_I	Input	1-bit	Wasto ang input ng video
TREADY_O Output 1-bit			Output alipin handa signal
TUSER_I	Input	PIXELS_PER_CLK*9 + 5	bit 0 = hindi nagamit bit 1 = VSYNC bit 2 = HSYNC bit 3 = hindi nagamit bit [3 + g_PIXELS_PER_CLK: 4] = Packet header bit [4 + g_PIXELS_PER_CLK] = Wasto ang data ng audio bit [(5 * g_PIXELS_PER_CLK) + 4: (1g_PIXELS_PER_CLK) + 5] = Audio G data bit [(9 g_PIXELS_PER_CLK) + 4: (5*g_PIXELS_PER_CLK) + 5] = Audio R data

Inililista ng sumusunod na talahanayan ang mga input at output port ng HDMI TX IP para sa Native interface kapag ang Audio mode ay hindi pinagana.

Talahanayan 3-4. Mga Signal ng Input at Output

Pangalan ng Signal	Direksyon	Lapad	Paglalarawan
SYS_CLK_I	Input	1-bit	System clock, kadalasan ang parehong orasan sa display controller
RESET_N_I	Input	1-bit	Asynchronous active -low reset signal
VIDEO_DATA_VALID_I	Input	1-bit	Wastong input ng data ng video
R_CLK_I	Input	1-bit	TX clock para sa "R" na channel mula sa XCVR
R_CLK_LOCK	Input	1-bit	TX_CLK_STABLE para sa R channel mula sa XCVR
G_CLK_I	Input	1-bit	TX clock para sa "G" channel mula sa XCVR
G_CLK_LOCK	Input	1-bit	TX_CLK_STABLE para sa G channel mula sa XCVR
B_CLK_I	Input	1-bit	TX clock para sa "B" na channel mula sa XCVR
B_CLK_LOCK	Input	1-bit	TX_CLK_STABLE para sa B channel mula sa XCVR
H_SYNC_I	Input	1-bit	Pahalang na pag-sync ng pulso
V_SYNC_I	Input	1-bit	Vertical sync pulse
DATA_R_I	Input	PIXELS_PER_CLK*8	Ipasok ang "R" na data

Gabay sa Gumagamit

DS50003319C – 10

Mga Parameter ng HDMI TX at Interface Signal

………..patuloy Deskripsyon ng Lapad ng Direksyon ng Pangalan ng Signal
DATA_G_I	Input	PIXELS_PER_CLK*8	Ipasok ang "G" na data
DATA_B_I	Input	PIXELS_PER_CLK*8	Ipasok ang "B" na data
TMDS_R_O	Output	PIXELS_PER_CLK*10	Naka-encode na "R" na data
TMDS_G_O	Output	PIXELS_PER_CLK*10	Naka-encode na "G" na data
TMDS_B_O	Output	PIXELS_PER_CLK*10	Naka-encode na "B" na data

Inililista ng sumusunod na talahanayan ang mga port para sa interface ng AXI4 Stream.

Talahanayan 3-5. Mga Input at Output Port para sa AXI4 Stream Interface

Pangalan ng Port	Uri	Lapad	Paglalarawan
TDATA_I_VIDEO	Input	3g_BITS_PER_COMPONENTg_PIXELS_PER_CLK	Mag-input ng data ng video
TVALID_I_VIDEO	Input	1-bit	Wasto ang input ng video
TREADY_O_VIDEO	Output	1-bit	Output alipin handa signal
TUSER_I_VIDEO	Input	4 bits	bit 0 = hindi nagamit bit 1 = VSYNC bit 2 = HSYNC bit 3 = hindi nagamit

Inililista ng sumusunod na talahanayan ang mga port para sa YCbCr444 mode kapag pinagana ang audio mode.

Talahanayan 3-6. Input at Output para sa YCbCr444 Mode at Audio Mode na Naka-enable

Pangalan ng Signal	Lapad ng Direksyon		Paglalarawan
SYS_CLK_I	Input	1-bit	System clock, kadalasan ang parehong orasan sa display controller
RESET_N_I	Input	1-bit	Asynchronous active-low reset signal
VIDEO_DATA_VALID_I Input		1-bit	Wastong input ng data ng video
AUDIO_DATA_VALID_I Input		1-bit	Wastong input ng data ng audio packet
Y_CLK_I	Input	1-bit	TX clock para sa "Y" na channel mula sa XCVR
Y_CLK_LOCK	Input	1-bit	TX_CLK_STABLE para sa Y channel mula sa XCVR
Cb_CLK_I	Input	1-bit	TX clock para sa "Cb" channel mula sa XCVR
Cb_CLK_LOCK	Input	1-bit	TX_CLK_STABLE para sa Cb channel mula sa XCVR
Cr_CLK_I	Input	1-bit	TX clock para sa "Cr" channel mula sa XCVR
Cr_CLK_LOCK	Input	1-bit	TX_CLK_STABLE para sa Cr channel mula sa XCVR
H_SYNC_I	Input	1-bit	Pahalang na pag-sync ng pulso
V_SYNC_I	Input	1-bit	Vertical sync pulse
PACKET_HEADER_I	Input	PIXELS_PER_CLK*1	Packet header para sa audio packet data
DATA_Y_I	Input	PIXELS_PER_CLK*8	Ipasok ang "Y" na data
DATA_Cb_I	Input	PIXELS_PER_CLK*DATA_WIDTH Input “Cb” data
DATA_Cr_I	Input	PIXELS_PER_CLK*DATA_WIDTH I-input ang “Cr” na data
AUX_DATA_Y_I	Input	PIXELS_PER_CLK*4	Data ng channel ng audio packet na "Y".
AUX_DATA_C_I	Input	PIXELS_PER_CLK*4	Data ng channel na "C" ng audio packet
TMDS_R_O	Output	PIXELS_PER_CLK*10	Naka-encode na "Cb" na data
TMDS_G_O	Output	PIXELS_PER_CLK*10	Naka-encode na "Y" na data
TMDS_B_O	Output	PIXELS_PER_CLK*10	Naka-encode na "Cr" na data

Inililista ng sumusunod na talahanayan ang mga port para sa YCbCr422 mode kapag pinagana ang audio mode.

Gabay sa Gumagamit

DS50003319C – 11

Mga Parameter ng HDMI TX at Interface Signal

Talahanayan 3-7. Input at Output para sa YCbCr422 Mode at Audio Mode na Naka-enable

Pangalan ng Signal	Lapad ng Direksyon		Paglalarawan
SYS_CLK_I	Input	1-bit	System clock, kadalasan ang parehong orasan sa display controller
RESET_N_I	Input	1-bit	Asynchronous Active -Mababang reset signal
VIDEO_DATA_VALID_I Input		1-bit	Wastong input ng data ng video
LANE1_CLK_I	Input	1-bit	TX clock para sa channel na "lane mula sa XCVE lane 1" mula sa XCVR
LANE1_CLK_LOCK	Input	1-bit	TX_CLK_STABLE para sa lane mula sa XCVE lane 1
LANE2_CLK_I	Input	1-bit	TX clock para sa channel na "lane mula sa XCVE lane 2" mula sa XCVR
LANE2_CLK_LOCK	Input	1-bit	TX_CLK_STABLE para sa lane mula sa XCVE lane 2
LANE3_CLK_I	Input	1-bit	TX clock para sa channel na "lane mula sa XCVE lane 3" mula sa XCVR
LANE3_CLK_LOCK	Input	1-bit	TX_CLK_STABLE para sa lane mula sa XCVE lane 3
H_SYNC_I	Input	1-bit	Pahalang na pag-sync ng pulso
V_SYNC_I	Input	1-bit	Vertical sync pulse
PACKET_HEADER_I	Input	PIXELS_PER_CLK*1	Packet header para sa audio packet data
DATA_Y_I	Input	PIXELS_PER_CLK*DATA_WIDTH Input “Y” na data
DATA_C_I	Input	PIXELS_PER_CLK*DATA_WIDTH Input “C” na data
AUX_DATA_Y_I	Input	PIXELS_PER_CLK*4	Data ng channel ng audio packet na "Y".
AUX_DATA_C_I	Input	PIXELS_PER_CLK*4	Data ng channel na "C" ng audio packet
TMDS_R_O	Output	PIXELS_PER_CLK*10	Naka-encode na "C" na data
TMDS_G_O	Output	PIXELS_PER_CLK*10	Naka-encode na "Y" na data
TMDS_B_O	Output	PIXELS_PER_CLK*10	Naka-encode na data na nauugnay sa impormasyon sa pag-sync

Gabay sa Gumagamit

DS50003319C – 12

Magrehistro ng Mapa at Paglalarawan

4. Magrehistro ng Mapa at Paglalarawan (Magtanong)

Offset	Pangalan	Bit Pos.	7	6	5	4	3	2	1	0
0x00	SCRAMBLER_IP_EN	7:0								MAGSIMULA
		15:8
		23:16
		31:24
0x04	XCVR_DATA_LANE_ 0_SEL	7:0							SIMULA[1:0]
		15:8
		23:16
		31:24

Gabay sa Gumagamit

DS50003319C – 13

Magrehistro ng Mapa at Paglalarawan

4.1 SCRAMBLER_IP_EN (Magtanong)

Pangalan: SCRAMBLER_IP_EN

Offset: 0x000

I-reset: 0x0

Ari-arian: Write-only

Scrambler Enable Control Register. Ang rehistrong ito ay dapat na nakasulat upang makakuha ng 4kp60 na Suporta para sa HDMI TX IP

Bit 31 30 29 28 27 26 25 24

Access

I-reset

Bit 23 22 21 20 19 18 17 16

Access

I-reset

Bit 15 14 13 12 11 10 9 8

Access

I-reset

Bit 7 6 5 4 3 2 1 0

MAGSIMULA

I-access ang W Reset 0

Bit 0 – SIMULAN Ang pagsulat ng “1” sa bit na ito ay nagpapasimula ng Scrambler data transfer ay pinagana. Gumagamit ang HDMI 2.0 ng isang paraan ng scrambling na kilala bilang 8b/10b encoding. Ginagamit ang encoding scheme na ito upang magpadala ng data sa interface ng HDMI nang mapagkakatiwalaan at mahusay.

Gabay sa Gumagamit

DS50003319C – 14

Magrehistro ng Mapa at Paglalarawan

4.2 XCVR_DATA_LANE_0_SEL (Magtanong)

Pangalan: XCVR_DATA_LANE_0_SEL

Offset: 0x004

I-reset: 0x1

Ari-arian: Write-only

Pinipili ng rehistro ng XCVR_DATA_LANE_0_SEL ang data na kailangang ilipat sa XCVR mula sa HDMI TX IP para makuha ang orasan para sa Full HD, 4kp30, 4kp60.

Bit 31 30 29 28 27 26 25 24

Access

I-reset

Bit 23 22 21 20 19 18 17 16

Access

I-reset

Bit 15 14 13 12 11 10 9 8

Access

I-reset

Bit 7 6 5 4 3 2 1 0

SIMULA[1:0]

I-access ang WW Reset 0 1

Bits 1:0 – START[1:0] Ang pagsulat ng “10” sa bits na ito ay magsisimula sa 4KP60 na pinagana at ang XCVR data-rate ay ibinibigay bilang FFFFF_00000.

Gabay sa Gumagamit

DS50003319C – 15

Testbench Simulation

5. Testbench Simulation (Magtanong)

Ibinibigay ang Testbench upang suriin ang functionality ng HDMI TX core. Gumagana lang ang Testbench sa native na interface na may 1 pixel bawat orasan at naka-enable ang audio mode.

Inililista ng sumusunod na talahanayan ang mga parameter na na-configure ayon sa application.

Talahanayan 5-1. Parameter ng Configuration ng Testbench

Pangalan	Mga Default na Parameter
Format ng Kulay (g_COLOR_FORMAT)	RGB
Mga bit bawat bahagi (g_BITS_PER_COMPONENT)	8
Bilang ng mga Pixel (g_PIXELS_PER_CLK)	1
Suporta sa 4Kp60 (g_4K60_SUPPORT)	0
Audio Mode (g_AUX_CHANNEL_ENABLE)	1 (Paganahin)
Interface (G_FORMAT)	0 (Huwag paganahin)

Upang gayahin ang core gamit ang testbench, gawin ang mga sumusunod na hakbang:

1. Sa window ng Design Flow, palawakin ang Create Design.

2. I-right-click ang Lumikha ng SmartDesign Testbench, at pagkatapos ay i-click ang Run, tulad ng ipinapakita sa sumusunod na figure. Larawan 5-1. Paglikha ng SmartDesign Testbench

3. Maglagay ng pangalan para sa SmartDesign testbench, at pagkatapos ay i-click ang OK.

Larawan 5-2. Pagpapangalan sa SmartDesign Testbench

Ang SmartDesign testbench ay ginawa, at may lalabas na canvas sa kanan ng Design Flow pane.

Gabay sa Gumagamit

DS50003319C – 16

Testbench Simulation

4. Mag-navigate sa Libero® SoC Catalog, piliin View > Windows > IP Catalog, at pagkatapos ay palawakin ang Solutions Video. I-double click ang HDMI TX IP (v5.2.0), at pagkatapos ay i-click ang OK.

5. Sa window ng Parameter Configurator, piliin ang kinakailangang halaga ng Number of Pixels, tulad ng ipinapakita sa sumusunod na figure.

Larawan 5-3. Pag-configure ng Parameter

6. Piliin ang lahat ng port, i-right-click at piliin ang I-promote sa Nangungunang Antas.

7. Sa toolbar ng SmartDesign, i-click ang Bumuo ng Bahagi.

8. Sa tab na Stimulus Hierarchy, i-right-click ang HDMI_TX_TB testbench file, at pagkatapos ay i-click ang Simulate Pre-Synth Design > Open Interactively.

Ang ModelSim® bubukas ang tool gamit ang testbench, tulad ng ipinapakita sa sumusunod na figure. Larawan 5-4. ModelSim Tool na may HDMI TX Testbench File

Mahalaga: Kung ang simulation ay naantala dahil sa limitasyon ng oras ng pagtakbo na tinukoy sa DO file, gamitin ang tumakbo -lahat utos upang makumpleto ang simulation.

Gabay sa Gumagamit

DS50003319C – 17

Testbench Simulation

5.1 Mga Timing Diagram (Magtanong)

Ang sumusunod na timing diagram para sa HDMI TX IP ay nagpapakita ng data ng video at mga tagal ng data ng kontrol para sa 1 pixel bawat orasan.

Larawan 5-5. HDMI TX IP Timing Diagram ng Data ng Video para sa 1 Pixel Bawat Orasan

Ang sumusunod na diagram ay nagpapakita ng apat na kumbinasyon ng control data.

Larawan 5-6. HDMI TX IP Timing Diagram ng Control Data para sa 1 Pixel Bawat Orasan

Gabay sa Gumagamit

DS50003319C – 18

Pagsasama ng System

6. Pagsasama ng System (Magtanong)

Ipinapakita ng seksyong ito bilangampang paglalarawan ng disenyo.

Inililista ng sumusunod na talahanayan ang mga configuration ng PF XCVR, PF TX PLL, at PF CCC.

Talahanayan 6-1. Mga Configuration ng PF XCVR, PF TX PLL, at PF CCC

Resolusyon		Bit Width PF XCVR Configuration			Configuration ng PF TX PLL		Configuration ng PF CCC
Resolusyon		TX Data Rate	TX Clock Dibisyon Salik	TX PCS Tela Lapad	Ninanais Output Bit Clock	Sanggunian orasan Dalas	Input Dalas	Output Dalas
1PXL (1080p60) 8		1485	4	10	5940	148.5	NA	NA
1PXL (1080p30) 10		925	4	10	3700	148.5	92.5	74
	12	1113.75	4	10	4455	148.5	111.375	74.25
	16	1485	4	10	5940	148.5	148.5	74.25
4PXL (1080p60) 10		1860	4	40	7440	148.5	46.5	37.2
	12	2229	4	40	8916	148.5	55.725	37.15
	16	2970	2	40	5940	148.5	74.25	37.125
4PXL (4kp30)	8	2970	2	40	5940	148.5	NA	NA
	10	3712.5	2	40	7425	148.5	92.812	74.25
	12	4455	1	40	4455	148.5	111.375	74.25
	16	5940	1	40	5940	148.5	148.5	74.25
4PXL (4Kp60)	8	5940	1	40	5940	148.5	NA	NA

HDMI TX Sample Design, kapag na-configure sa g_BITS_PER_COMPONENT = 8-bit at

g_PIXELS_PER_CLK = 1 PXL mode, ay ipinapakita sa sumusunod na figure.

Larawan 6-1. HDMI TX Sample Disenyo

HDMI_TX_C0_0

PF_INIT_MONITOR_C0_0

FABRIC_POR_N

PCIE_INIT_DONE

USRAM_INIT_DONE

SRAM_INIT_DONE

DEVICE_INIT_DONE

XCVR_INIT_DONE

USRAM_INIT_FROM_SNVM_DONE

USRAM_INIT_FROM_UPROM_DONE

USRAM_INIT_FROM_SPI_DONE

SRAM_INIT_FROM_SNVM_DONE

SRAM_INIT_FROM_UPROM_DONE

SRAM_INIT_FROM_SPI_DONE

AUTOCALIB_DONE

PF_INIT_MONITOR_C0

CORERESET_PF_C0_0

CLK

EXT_RST_N

BANK_x_VDDI_STATUS

BANK_y_VDDI_STATUS

PLL_POWERDOWN_B

PLL_LOCK

FABRIC_RESET_N

SS_BUSY

INIT_DONE

FF_US_RESTORE

FPGA_POR_N

CORERESET_PF_C0

Display_Controller_C0_0

FRAME_END_O

H_SYNC_O

RESETN_I

V_SYNC_O

SYS_CLK_I

V_ACTIVE_O

ENABLE_I

DATA_TRIGGER_O

H_RES_O[15:0]

V_RES_O[15:0]

Display_Controller_C0

pattern_generator_verilog_pattern_0

DATA_VALID_O

SYS_CLK_I

FRAME_END_O

RESET_N_I

LINE_END_O

DATA_EN_I

RED_O[7:0]

FRAME_END_I

GREEN_O[7:0]

PATTERN_SEL_I[2:0]

BLUE_O[7:0]

BAYER_O[7:0]

Test_Pattern_Generator_C1

PF_XCVR_REF_CLK_C0_0

RESET_N_I

SYS_CLK_I

VIDEO_DATA_VALID_I

R_CLK_I

R_CLK_LOCK

G_CLK_I

G_CLK_LOCK

TMDS_R_O[9:0]

B_CLK_I

TMDS_G_O[9:0]

B_CLK_LOCK

TMDS_B_O[9:0]

V_SYNC_I

XCVR_LANE_0_DATA_O[9:0]

H_SYNC_I

DATA_R_I[7:0]

DATA_G_I[7:0]

DATA_B_I[7:0]

HDMI_TX_C0

PF_TX_PLL_C0_0

PF_XCVR_ERM_C0_0

PADs_OUT

LANE3_TXD_N

CLKS_FROM_TXPLL_0

LANE3_TXD_P

LANE0_IN

LANE2_TXD_N

LANE0_PCS_ARST_N

LANE2_TXD_P

LANE0_PMA_ARST_N

LANE1_TXD_N

LANE0_TX_DATA[9:0]

LANE1_TXD_P

LANE1_IN

LANE0_TXD_N

LANE1_PCS_ARST_N

LANE0_TXD_P

LANE1_PMA_ARST_N

LANE0_OUT

LANE1_TX_DATA[9:0]

LANE0_TX_CLK_R

LANE2_IN

LANE0_TX_CLK_STABLE

LANE2_PCS_ARST_N

LANE1_OUT

LANE2_PMA_ARST_N

LANE1_TX_CLK_R

LANE2_TX_DATA[9:0]

LANE1_TX_CLK_STABLE

LANE3_IN

LANE2_OUT

LANE3_PCS_ARST_N

LANE2_TX_CLK_R

LANE3_PMA_ARST_N

LANE2_TX_CLK_STABLE

LANE3_TX_DATA[9:0] LANE3_OUTLANE3_TX_CLK_R

LANE3_TX_CLK_STABLE

PF_XCVR_ERM_C0

LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P

PATTERN_SEL_I[2:0] REF_CLK_PAD_P REF_CLK_PAD_N

REF_CLK_PAD_P

REF_CLK_PAD_NREF_CLK

REF_CLKPLL_LOCKCLKS_TO_XCVR

PF_XCVR_REF_CLK_C0

PF_TX_PLL_C0

Para kay Example, sa 8-bit na mga configuration, ang mga sumusunod na bahagi ay bahagi ng disenyo: • Ang PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ay naka-configure para sa rate ng data na 1485 Mbps sa PMA mode para sa TX lamang, na ang lapad ng data ay naka-configure bilang 10 bit para sa 1pxl mode at 148.5 MHz reference clock, batay sa mga naunang setting ng talahanayan

• Ang LANE0_TX_CLK_R output ng PF_XCVR_ERM_C0_0 ay nabuo bilang 148.5 MHz na orasan, batay sa mga naunang setting ng talahanayan

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0, at PF_INIT_MONITOR_C0) ay hinihimok ng LANE0_TX_CLK_R, na 148.5 MHz

• Ang R_CLK_I, G_CLK_I, at B_CLK_I ay hinihimok ng LANE3_TX_CLK_R, LANE2_TX_CLK_R, at LANE1_TX_CLK_R, ayon sa pagkakabanggit

Gabay sa Gumagamit

DS50003319C – 19

Pagsasama ng System

Sample integration para sa, g_BITS_PER_COMPONENT = 8 at g_PIXELS_PER_CLK = 4. Para sa Exampsa 8-bit na mga pagsasaayos, ang mga sumusunod na bahagi ay bahagi ng disenyo: • Ang PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ay naka-configure para sa rate ng data na 2970 Mbps sa PMA mode para sa

TX lang, na ang lapad ng data ay naka-configure bilang 40-bit para sa 1pxl mode at 148.5 MHz reference clock batay sa mga naunang setting ng talahanayan

• Ang LANE0_TX_CLK_R output ng PF_XCVR_ERM_C0_0 ay nabuo bilang 74.25 MHz na orasan, batay sa mga naunang setting ng talahanayan

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0, at PF_INIT_MONITOR_C0) ay hinihimok ng LANE0_TX_CLK_R, na 148.5 MHz

• Ang R_CLK_I, G_CLK_I, at B_CLK_I ay hinihimok ng LANE3_TX_CLK_R, LANE2_TX_CLK_R, at LANE1_TX_CLK_R, ayon sa pagkakabanggit

HDMI TX Sample Design, kapag na-configure sa g_BITS_PER_COMPONENT = 12 Bit at g_PIXELS_PER_CLK = 1 PXL mode, ipinapakita sa sumusunod na figure.

Larawan 6-2. HDMI TX Sample Disenyo

PF_XCVR_ERM_C0_0

PATTERN_SEL_I[2:0]

REF_CLK_PAD_P REF_CLK_PAD_N

PF_CCC_C1_0

REF_CLK_0 OUT0_FABCLK_0PLL_LOCK_0

PF_CCC_C1

PF_INIT_MONITOR_C0_0

CORERESET_PF_C0_0

CLK

EXT_RST_N

BANK_x_VDDI_STATUS

BANK_y_VDDI_STATUS

PLL_POWERDOWN_B

PLL_LOCK

FABRIC_RESET_N

SS_BUSY

INIT_DONE

FF_US_RESTORE

FPGA_POR_N

CORERESET_PF_C0

Display_Controller_C0_0

FRAME_END_O

H_SYNC_O

RESETN_I

V_SYNC_O

SYS_CLK_I

V_ACTIVE_O

ENABLE_I

DATA_TRIGGER_O

H_RES_O[15:0]

V_RES_O[15:0]

Display_Controller_C0

pattern_generator_verilog_pattern_0

DATA_VALID_O

SYS_CLK_I

FRAME_END_O

RESET_N_I

LINE_END_O

DATA_EN_I

RED_O[7:0]

FRAME_END_I

GREEN_O[7:0]

PATTERN_SEL_I[2:0]

BLUE_O[7:0]

BAYER_O[7:0]

Test_Pattern_Generator_C0

PF_XCVR_REF_CLK_C0_0

REF_CLK_PAD_P

REF_CLK_PAD_NREF_CLK

PF_XCVR_REF_CLK_C0

HDMI_TX_0

RESET_N_I

SYS_CLK_I

VIDEO_DATA_VALID_I

R_CLK_I

R_CLK_LOCK

G_CLK_I

G_CLK_LOCK

TMDS_R_O[9:0]

B_CLK_I

TMDS_G_O[9:0]

B_CLK_LOCK

TMDS_B_O[9:0]

V_SYNC_I

XCVR_LANE_0_DATA_O[9:0]

H_SYNC_I

DATA_R_I[11:0]

DATA_R_I[11:4]

DATA_G_I[11:0]

DATA_G_I[11:4]

DATA_B_I[11:0]

DATA_B_I[11:4]

HDMI_TX_C0

PF_TX_PLL_C0_0

PADs_OUT

CLKS_FROM_TXPLL_0

LANE3_TXD_N

LANE0_IN

LANE3_TXD_P

LANE0_PCS_ARST_N

LANE2_TXD_N

LANE0_PMA_ARST_N

LANE2_TXD_P

LANE0_TX_DATA[9:0]

LANE1_TXD_N

LANE1_IN

LANE1_TXD_P

LANE1_PCS_ARST_N

LANE0_TXD_N

LANE1_PMA_ARST_N

LANE0_TXD_P

LANE1_TX_DATA[9:0]

LANE0_OUT

LANE2_IN

LANE1_OUT

LANE2_PCS_ARST_N

LANE1_TX_CLK_R

LANE2_PMA_ARST_N

LANE1_TX_CLK_STABLE

LANE2_TX_DATA[9:0] LANE2_OUTLANE3_IN

LANE2_TX_CLK_R

LANE3_PCS_ARST_N

LANE2_TX_CLK_STABLE

LANE3_PMA_ARST_N

LANE3_OUT

LANE3_TX_DATA[9:0]

LANE3_TX_CLK_R

LANE3_TX_CLK_STABLE

PF_XCVR_ERM_C0

LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P

FABRIC_POR_N

PCIE_INIT_DONE

USRAM_INIT_DONE

SRAM_INIT_DONE

DEVICE_INIT_DONE

XCVR_INIT_DONE

USRAM_INIT_FROM_SNVM_DONE

USRAM_INIT_FROM_UPROM_DONE

USRAM_INIT_FROM_SPI_DONE

SRAM_INIT_FROM_SNVM_DONE

SRAM_INIT_FROM_UPROM_DONE

SRAM_INIT_FROM_SPI_DONE

AUTOCALIB_DONE

REF_CLKPLL_LOCKCLKS_TO_XCVR

PF_INIT_MONITOR_C0

PF_TX_PLL_C0

Sample integration para sa, g_BITS_PER_COMPONENT > 8 at g_PIXELS_PER_CLK = 1. Para sa Example, sa 12-bit na mga pagsasaayos, ang mga sumusunod na bahagi ay bahagi ng disenyo:

• Ang PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ay na-configure para sa rate ng data na 111.375 Mbps sa PMA mode para sa TX lamang, na ang lapad ng data ay naka-configure bilang 10 bit para sa 1pxl mode at 1113.75 Mbps reference clock, batay sa Talahanayan 6-1 mga setting

• Ang LANE1_TX_CLK_R output ng PF_XCVR_ERM_C0_0 ay nabuo bilang 111.375 MHz na orasan, batay sa Talahanayan 6-1 mga setting

• Ang R_CLK_I, G_CLK_I, at B_CLK_I ay hinihimok ng LANE3_TX_CLK_R, LANE2_TX_CLK_R, at LANE1_TX_CLK_R, ayon sa pagkakabanggit

• Ang PF_CCC_C0 ay bumubuo ng isang orasan na pinangalanang OUT0_FABCLK_0, na may dalas na 74.25 MHz, kapag ang input clock ay 111.375 MHz, na hinihimok ng LANE1_TX_CLK_R

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0, at PF_INIT_MONITOR_C0) ay hinihimok ng OUT0_FABCLK_0, na 74.25 MHz

Sample integration para sa, g_BITS_PER_COMPONENT > 8 at g_PIXELS_PER_CLK = 4. Para sa Example, sa 12-bit na mga pagsasaayos, ang mga sumusunod na bahagi ay bahagi ng disenyo:

• Ang PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ay na-configure para sa rate ng data na 4455 Mbps sa PMA mode para sa TX lamang, na ang lapad ng data ay naka-configure bilang 40 bit para sa 4pxl mode at 111.375 MHz reference clock, batay sa Talahanayan 6-1 mga setting

• Ang LANE1_TX_CLK_R output ng PF_XCVR_ERM_C0_0 ay nabuo bilang 111.375 MHz na orasan, batay sa Talahanayan 6-1 mga setting

Gabay sa Gumagamit

DS50003319C – 20

Pagsasama ng System

• Ang R_CLK_I, G_CLK_I, at B_CLK_I ay hinihimok ng LANE3_TX_CLK_R, LANE2_TX_CLK_R, at LANE1_TX_CLK_R, ayon sa pagkakabanggit

• Ang PF_CCC_C0 ay bumubuo ng isang orasan na pinangalanang OUT0_FABCLK_0, na may dalas na 74.25 MHz, kapag ang input clock ay 111.375 MHz, na hinihimok ng LANE1_TX_CLK_R

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0, at PF_INIT_MONITOR_C0) ay hinihimok ng OUT0_FABCLK_0, na 74.25 MHz

Gabay sa Gumagamit

DS50003319C – 21

Kasaysayan ng Pagbabago

7. Kasaysayan ng Pagbabago (Magtanong)

Inilalarawan ng kasaysayan ng rebisyon ang mga pagbabagong ipinatupad sa dokumento. Ang mga pagbabago ay nakalista ayon sa rebisyon, simula sa pinakabagong publikasyon.

Talahanayan 7-1. Kasaysayan ng Pagbabago

Rebisyon	Petsa	Paglalarawan
C	05/2024	Ang sumusunod ay ang listahan ng mga pagbabago sa rebisyon C ng dokumento: • Na-update Panimula seksyon • Inalis ang mga talahanayan ng paggamit ng mapagkukunan para sa isang pixel at apat na pixel at idinagdag Talahanayan 2 at Talahanayan 3 in 1. Paggamit ng Resource seksyon • Na-update Talahanayan 3-1 sa 3.1. Mga Parameter ng Configuration seksyon • Naidagdag Talahanayan 3-6 at Talahanayan 3-7 sa 3.2. Mga daungan seksyon • Naidagdag 6. Pagsasama ng System seksyon
B		09/2022 Ang sumusunod ay ang listahan ng mga pagbabago sa rebisyon B ng dokumento: • Na-update ang nilalaman ng Mga Tampok at Panimula • Naidagdag Larawan 2-2 para sa naka-disable na Audio Mode • Naidagdag Talahanayan 3-4 at Talahanayan 3-5 • Na-update ang Talahanayan 3-2 at Talahanayan 3-3 • Na-update Talahanayan 3-1 • Na-update 1. Paggamit ng Resource • Na-update Larawan 1-1 • Na-update Larawan 5-3
A		04/2022 Ang sumusunod ay ang listahan ng mga pagbabago sa rebisyon A ng dokumento: • Ang dokumento ay inilipat sa template ng Microchip • Ang numero ng dokumento ay na-update sa DS50003319 mula 50200863
2.0	—	Ang sumusunod ay isang buod ng mga pagbabagong ginawa sa rebisyong ito. • Mga seksyong Nagdagdag ng Mga Tampok at Mga Sinusuportahang Pamilya
1.0		08/2021 Paunang rebisyon

Gabay sa Gumagamit

DS50003319C – 22

Suporta sa Microchip FPGA

Ang grupo ng mga produkto ng Microchip FPGA ay sumusuporta sa mga produkto nito sa iba't ibang serbisyo ng suporta, kabilang ang Customer Service, Customer Technical Support Center, a website, at mga opisina sa pagbebenta sa buong mundo. Iminumungkahi ang mga customer na bisitahin ang mga online na mapagkukunan ng Microchip bago makipag-ugnayan sa suporta dahil malamang na nasagot na ang kanilang mga tanong.

Makipag-ugnayan sa Technical Support Center sa pamamagitan ng website sa www.microchip.com/support. Banggitin ang FPGA Device Part number, piliin ang naaangkop na kategorya ng case, at i-upload ang disenyo files habang gumagawa ng kaso ng teknikal na suporta.

Makipag-ugnayan sa Customer Service para sa hindi teknikal na suporta sa produkto, gaya ng pagpepresyo ng produkto, pag-upgrade ng produkto, impormasyon sa pag-update, status ng order, at awtorisasyon.

• Mula sa North America, tumawag 800.262.1060

• Mula sa ibang bahagi ng mundo, tumawag 650.318.4460

• Fax, mula saanman sa mundo, 650.318.8044

Impormasyon sa Microchip

Ang Microchip Website

Nagbibigay ang Microchip ng online na suporta sa pamamagitan ng aming website sa www.microchip.com/. Ito website ay ginagamit upang gumawa files at impormasyong madaling makuha ng mga customer. Ang ilan sa mga magagamit na nilalaman ay kinabibilangan ng:

• Suporta sa Produkto – Data sheet at errata, mga tala ng aplikasyon at sampmga programa, mapagkukunan ng disenyo, mga gabay sa gumagamit at mga dokumento ng suporta sa hardware, pinakabagong paglabas ng software at naka-archive na software

• Pangkalahatang Teknikal na Suporta – Mga Madalas Itanong (FAQ), mga kahilingan sa teknikal na suporta, mga online na grupo ng talakayan, listahan ng miyembro ng Microchip design partner program

• Negosyo ng Microchip – Tagapili ng produkto at mga gabay sa pag-order, pinakabagong mga press release ng Microchip, listahan ng mga seminar at kaganapan, mga listahan ng mga opisina ng pagbebenta ng Microchip, mga distributor at mga kinatawan ng pabrika

Serbisyong Abiso sa Pagbabago ng Produkto

Nakakatulong ang serbisyo ng abiso sa pagbabago ng produkto ng Microchip na panatilihing napapanahon ang mga customer sa mga produkto ng Microchip. Makakatanggap ang mga subscriber ng abiso sa email sa tuwing may mga pagbabago, update, rebisyon o pagkakamali na nauugnay sa isang partikular na pamilya ng produkto o tool sa pag-develop ng interes.

Upang magparehistro, pumunta sa www.microchip.com/pcn at sundin ang mga tagubilin sa pagpaparehistro. Suporta sa Customer

Ang mga gumagamit ng mga produktong Microchip ay maaaring makatanggap ng tulong sa pamamagitan ng ilang mga channel: • Distributor o Kinatawan

• Lokal na Opisina sa Pagbebenta

• Naka-embed na Solutions Engineer (ESE)

• Suporta sa Teknikal

Dapat makipag-ugnayan ang mga customer sa kanilang distributor, kinatawan o ESE para sa suporta. Available din ang mga lokal na opisina ng pagbebenta upang tulungan ang mga customer. Ang isang listahan ng mga opisina ng pagbebenta at mga lokasyon ay kasama sa dokumentong ito.

Ang teknikal na suporta ay makukuha sa pamamagitan ng website sa: www.microchip.com/support Tampok na Proteksyon ng Code ng Mga Microchip Device

Tandaan ang mga sumusunod na detalye ng tampok na proteksyon ng code sa mga produkto ng Microchip:

Gabay sa Gumagamit

DS50003319C – 23

• Ang mga produktong Microchip ay nakakatugon sa mga detalyeng nakapaloob sa kanilang partikular na Microchip Data Sheet.

• Naniniwala ang Microchip na ang pamilya ng mga produkto nito ay ligtas kapag ginamit sa inilaan na paraan, sa loob ng mga detalye ng pagpapatakbo, at sa ilalim ng normal na mga kondisyon.

• Pinahahalagahan at agresibong pinoprotektahan ng Microchip ang mga karapatan sa intelektwal na ari-arian. Mahigpit na ipinagbabawal ang mga pagtatangkang labagin ang mga tampok na proteksyon ng code ng produkto ng Microchip at maaaring lumabag sa Digital Millennium Copyright Act.

• Wala alinman sa Microchip o anumang ibang tagagawa ng semiconductor ang magagarantiya sa seguridad ng code nito. Ang proteksyon ng code ay hindi nangangahulugan na ginagarantiya namin na ang produkto ay "hindi nababasag". Ang proteksyon ng code ay patuloy na umuunlad. Ang Microchip ay nakatuon sa patuloy na pagpapabuti ng mga tampok sa proteksyon ng code ng aming mga produkto.

Legal na Paunawa

Ang publikasyong ito at ang impormasyon dito ay maaari lamang gamitin sa mga produkto ng Microchip, kabilang ang pagdidisenyo, pagsubok, at pagsasama ng mga produktong Microchip sa iyong aplikasyon. Ang paggamit ng impormasyong ito sa anumang iba pang paraan ay lumalabag sa mga tuntuning ito. Ang impormasyon tungkol sa mga application ng device ay ibinibigay lamang para sa iyong kaginhawahan at maaaring mapalitan ng mga update. Responsibilidad mong tiyakin na ang iyong aplikasyon ay nakakatugon sa iyong mga detalye. Makipag-ugnayan sa iyong lokal na opisina ng pagbebenta ng Microchip para sa karagdagang suporta o, kumuha ng karagdagang suporta sa www.microchip.com/en-us/support/design-help/ client-support-services.

ANG IMPORMASYON NA ITO AY IBINIGAY NG MICROCHIP "AS IS". ANG MICROCHIP ay WALANG GUMAWA NG MGA REPRESENTASYON O WARRANTY NG ANUMANG URI MAHALAGA MAN O IPINAHIWATIG, NAKASULAT O BALIG, STATUTORY O IBA PA, NA KAUGNAY SA IMPORMASYON KASAMA NGUNIT HINDI LIMITADO SA ANUMANG IPINAHIWATIG NA WARRANTY NG HINDI PAGKAKABIGAY, AT PAGKAKATAON. LAYUNIN, O MGA WARRANTY NA KAUGNAY SA KUNDISYON, KALIDAD, O PAGGANAP NITO.

HINDI MANANAGOT ANG MICROCHIP SA ANUMANG INDIRECT, SPECIAL, PUNITIVE, INCIDENTAL, O CONSEQUENTIAL LOSS, PANCER, COST, O EXPENS OF ANUMANG URI NA KAUGNAY SA IMPORMASYON O SA PAGGAMIT NITO, GAANO MAN ANG SANHI, KAHIT NA MAY NAMIN POSIBILIDAD O ANG MGA PINSALA AY MAKIKITA. HANGGANG SA BUONG SAKOT NA PINAHAYAGAN NG BATAS, ANG KABUUANG PANANAGUTAN NG MICROCHIP SA LAHAT NG MGA CLAIMS SA ANUMANG PARAAN NA KAUGNAY SA IMPORMASYON O ANG PAGGAMIT NITO AY HINDI HIGIT SA HALAGA NG MGA BAYAD, KUNG MERON, NA DIREKTA NINYONG BINAYARAN SA MICROCHIP PARA SA IMPORMASYON.

Ang paggamit ng mga aparatong Microchip sa suporta sa buhay at/o mga aplikasyong pangkaligtasan ay ganap na nasa panganib ng mamimili, at sumasang-ayon ang bumibili na ipagtanggol, bayaran at hawakan ang Microchip na hindi nakakapinsala sa anuman at lahat ng pinsala, paghahabol, paghahabla, o gastos na nagreresulta mula sa naturang paggamit. Walang mga lisensya ang ipinadala, nang tahasan o kung hindi man, sa ilalim ng anumang mga karapatan sa intelektwal na ari-arian ng Microchip maliban kung iba ang nakasaad.

Mga trademark

Ang pangalan at logo ng Microchip, ang logo ng Microchip, Adaptec, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, at XMEGA ay mga rehistradong trademark ng Microchip Technology Incorporated sa USA at iba pang mga bansa.

AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet-Wire, SmartFusion, SyncWorld, Ang TimeCesium, TimeHub, TimePictra, TimeProvider, at ZL ay mga rehistradong trademark ng Microchip Technology Incorporated sa USA

Katabing Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic

Gabay sa Gumagamit

DS50003319C – 24

Average na Pagtutugma, DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Parallel, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, MarginLink, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified na logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance , Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewAng Span, WiperLock, XpressConnect, at ZENA ay mga trademark ng Microchip Technology Incorporated sa USA at iba pang mga bansa.

Ang SQTP ay isang marka ng serbisyo ng Microchip Technology Incorporated sa USA

Ang logo ng Adaptec, Frequency on Demand, Silicon Storage Technology, at Symmcom ay mga rehistradong trademark ng Microchip Technology Inc. sa ibang mga bansa.

Ang GestIC ay isang rehistradong trademark ng Microchip Technology Germany II GmbH & Co. KG, isang subsidiary ng Microchip Technology Inc., sa ibang mga bansa.

Sistema ng Pamamahala ng Kalidad

Para sa impormasyon tungkol sa Quality Management System ng Microchip, pakibisita www.microchip.com/quality.

Gabay sa Gumagamit

DS50003319C – 25

Pandaigdigang Benta at Serbisyo

AMERICAS ASIA/PACIFIC ASIA/PACIFIC EUROPE

Tanggapan ng Kumpanya

2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200

Fax: 480-792-7277

Teknikal na Suporta:

www.microchip.com/support Web Address:

www.microchip.com

Atlanta

Duluth, GA

Tel: 678-957-9614

Fax: 678-957-1455

Austin, TX

Tel: 512-257-3370

Boston

Westborough, MA

Tel: 774-760-0087

Fax: 774-760-0088

Chicago

Itasca, IL

Tel: 630-285-0071

Fax: 630-285-0075

Dallas

Addison, TX

Tel: 972-818-7423

Fax: 972-818-2924

Detroit

Novi, MI

Tel: 248-848-4000

Houston, TX

Tel: 281-894-5983

Indianapolis

Noblesville, IN

Tel: 317-773-8323

Fax: 317-773-5453

Tel: 317-536-2380

Los Angeles

Mission Viejo, CA

Tel: 949-462-9523

Fax: 949-462-9608

Tel: 951-273-7800

Raleigh, NC

Tel: 919-844-7510

New York, NY

Tel: 631-435-6000

San Jose, CA

Tel: 408-735-9110

Tel: 408-436-4270

Canada - Toronto

Tel: 905-695-1980

Fax: 905-695-2078

Australia – Sydney Tel: 61-2-9868-6733 Tsina - Beijing

Tel: 86-10-8569-7000 Tsina – Chengdu

Tel: 86-28-8665-5511 Tsina – Chongqing Tel: 86-23-8980-9588 Tsina – Dongguan Tel: 86-769-8702-9880 Tsina - Guangzhou Tel: 86-20-8755-8029 Tsina - Hangzhou Tel: 86-571-8792-8115 China – Hong Kong SAR Tel: 852-2943-5100 Tsina – Nanjing

Tel: 86-25-8473-2460 Tsina – Qingdao

Tel: 86-532-8502-7355 Tsina - Shanghai

Tel: 86-21-3326-8000 Tsina – Shenyang Tel: 86-24-2334-2829 Tsina - Shenzhen Tel: 86-755-8864-2200 Tsina - Suzhou

Tel: 86-186-6233-1526 Tsina - Wuhan

Tel: 86-27-5980-5300 Tsina – Xian

Tel: 86-29-8833-7252 Tsina – Xiamen

Tel: 86-592-2388138 Tsina – Zhuhai

Tel: 86-756-3210040

India – Bangalore

Tel: 91-80-3090-4444

India – New Delhi

Tel: 91-11-4160-8631

India - Pune

Tel: 91-20-4121-0141

Japan – Osaka

Tel: 81-6-6152-7160

Japan – Tokyo

Tel: 81-3-6880-3770

Korea – Daegu

Tel: 82-53-744-4301

Korea – Seoul

Tel: 82-2-554-7200

Malaysia - Kuala Lumpur Tel: 60-3-7651-7906

Malaysia – Penang

Tel: 60-4-227-8870

Pilipinas – Maynila

Tel: 63-2-634-9065

Singapore

Tel: 65-6334-8870

Taiwan – Hsin Chu

Tel: 886-3-577-8366

Taiwan – Kaohsiung

Tel: 886-7-213-7830

Taiwan - Taipei

Tel: 886-2-2508-8600

Thailand – Bangkok

Tel: 66-2-694-1351

Vietnam – Ho Chi Minh

Tel: 84-28-5448-2100

Gabay sa Gumagamit

Austria – Wels

Tel: 43-7242-2244-39

Fax: 43-7242-2244-393

Denmark – Copenhagen

Tel: 45-4485-5910

Fax: 45-4485-2829

Finland – Espoo

Tel: 358-9-4520-820

France - Paris

Tel: 33-1-69-53-63-20

Fax: 33-1-69-30-90-79

Alemanya – Garching

Tel: 49-8931-9700

Alemanya – Haan

Tel: 49-2129-3766400

Alemanya - Heilbronn

Tel: 49-7131-72400

Alemanya - Karlsruhe

Tel: 49-721-625370

Alemanya - Munich

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

Alemanya - Rosenheim

Tel: 49-8031-354-560

Israel – Hod Hasharon

Tel: 972-9-775-5100

Italya - Milan

Tel: 39-0331-742611

Fax: 39-0331-466781

Italya - Padova

Tel: 39-049-7625286

Netherlands – Drunen

Tel: 31-416-690399

Fax: 31-416-690340

Norway - Trondheim

Tel: 47-72884388

Poland - Warsaw

Tel: 48-22-3325737

Romania – Bucharest

Tel: 40-21-407-87-50

Espanya - Madrid

Tel: 34-91-708-08-90

Fax: 34-91-708-08-91

Sweden - Gothenberg

Tel: 46-31-704-60-40

Sweden - Stockholm

Tel: 46-8-5090-4654

UK – Wokingham

Tel: 44-118-921-5800

Fax: 44-118-921-5820

DS50003319C – 26

Mga Dokumento / Mga Mapagkukunan

MICROCHIP DS50003319C-13 Ethernet HDMI TX IP [pdf] Gabay sa Gumagamit
DS50003319C - 13, DS50003319C - 2, DS50003319C - 3, DS50003319C-13 Ethernet HDMI TX IP, DS50003319C-13, Ethernet HDMI TX IP, HDMI TX IP, IP

Mga sanggunian

User Manual

DS50003319C-13 Ethernet HDMI TX IP

Gabay sa Gumagamit ng HDMI TX IP

Buod

Mga tampok

Mga Tagubilin sa Pag-install

Gabay sa Gumagamit

Paggamit ng Mapagkukunan (Magtanong)

Talahanayan 3. Paggamit ng Resource para sa 4PXL

Gabay sa Gumagamit

HDMI TX IP Configurator

Larawan 1-1. HDMI TX IP Configurator

Pagpapatupad ng Hardware

Mode ng Format ng Kulay ng RGB

Pagpapatupad ng Hardware

Pagpapatupad ng Hardware

Mga Parameter ng HDMI TX at Interface Signal

Talahanayan 3-3. Mga Input at Output Port para sa AXI4 Stream Interface

Talahanayan 3-4. Mga Signal ng Input at Output

Mga Parameter ng HDMI TX at Interface Signal

Talahanayan 3-5. Mga Input at Output Port para sa AXI4 Stream Interface

Talahanayan 3-6. Input at Output para sa YCbCr444 Mode at Audio Mode na Naka-enable

Mga Parameter ng HDMI TX at Interface Signal

Magrehistro ng Mapa at Paglalarawan

Magrehistro ng Mapa at Paglalarawan

4.1 SCRAMBLER_IP_EN (Magtanong)

Upang gayahin ang core gamit ang testbench, gawin ang mga sumusunod na hakbang:

Testbench Simulation

Pagsasama ng System

Pagsasama ng System

Pagsasama ng System

Kasaysayan ng Pagbabago

Talahanayan 7-1. Kasaysayan ng Pagbabago

Suporta sa Microchip FPGA

Impormasyon sa Microchip

Ang Microchip Website

Serbisyong Abiso sa Pagbabago ng Produkto

Legal na Paunawa

Mga trademark

Mga Dokumento / Mga Mapagkukunan

Mga sanggunian

Mga Kaugnay na Post

Mag-iwan ng komento

Kanselahin ang tugon