intel AN 775 Генериране на първоначални I/O данни за времето

AN 775: Генериране на първоначални I/O данни за времето за Intel FPGA

Можете да генерирате първоначални I/O времеви данни за Intel FPGA устройства, като използвате GUI на софтуера Intel® Quartus® Prime или Tcl команди. Първоначалните I/O времеви данни са полезни за ранно планиране на изводите и проектиране на печатни платки. Можете да генерирате първоначални времеви данни за следните съответни времеви параметри, за да коригирате бюджета за проектиране на времеви интервал, когато имате предвид I/O стандартите и разположението на щифтовете.

Таблица 1. I/O времеви параметри 

Времеви параметър	Описание
Време за настройка на входа (tSU) Време на задържане на входа (tH)	tSU = забавяне на данни от входен щифт към входен регистър + време за микронастройка на входния регистър - забавяне на тактовия часовник от входен щифт към входен регистър tH = - закъснение на данните от входния щифт към входния регистър + време на микро задържане на входния регистър + забавяне на часовника на входния щифт към входния регистър
Закъснение от часовник до изход (tCO)	tCO = + забавяне на тактовия регистър към изходния регистър + забавяне на изходния регистър от часовника към изхода + забавяне на изходния регистър към изходния щифт

Корпорация Intel. Всички права запазени. Intel, логото на Intel и други марки на Intel са търговски марки на Intel Corporation или нейните филиали. Intel гарантира производителността на своите FPGA и полупроводникови продукти според настоящите спецификации в съответствие със стандартната гаранция на Intel, но си запазва правото да прави промени на продукти и услуги по всяко време без предизвестие. Intel не поема никаква отговорност или задължения, произтичащи от приложението или използването на каквато и да е информация, продукт или услуга, описани тук, освен в случаите, когато Intel е изрично договорено в писмен вид. Клиентите на Intel се съветват да получат най-новата версия на спецификациите на устройството, преди да разчитат на публикувана информация и преди да направят поръчки за продукти или услуги.
*Други имена и марки могат да бъдат заявени като собственост на други.

Генерирането на първоначална I/O времева информация включва следните стъпки:

• Стъпка 1: Синтезирайте тригер за целевото Intel FPGA устройство на страница 4
• Стъпка 2: Дефиниране на I/O стандарт и местоположения на щифтове на страница 5
• Стъпка 3: Посочете условията за работа на устройството на страница 6
• Стъпка 4: View I/O тайминг в отчета за лист с данни на страница 6

Стъпка 1: Синтезирайте тригер за целевото Intel FPGA устройство

Следвайте тези стъпки, за да дефинирате и синтезирате минималната flip-flop логика за генериране на първоначални I/O времеви данни:

1. Създайте нов проект в софтуера Intel Quartus Prime Pro Edition версия 19.3.
2. Щракнете върху Присвоявания ➤ Устройство, посочете семейството на целевото устройство и целево устройство. Напримерample, изберете AGFA014R24 Intel Agilex™ FPGA.
3. Кликнете File ➤ Нова и създайте блокова диаграма/схема File.
4. За да добавите компоненти към схемата, щракнете върху бутона Symbol Tool.
   
5. Под Име въведете DFF и след това щракнете върху OK. Щракнете в редактора на блокове, за да вмъкнете символа DFF.
6. Повторете 4 на страница 4 до 5 на страница 5, за да добавите входен пин Input_data, входен пин Clock и изходен пин Output_data.
7. За да свържете щифтовете към DFF, щракнете върху бутона Orthogonal Node Tool и след това начертайте телени линии между щифта и DFF символа.
   
8. За да синтезирате DFF, щракнете върху Обработка ➤ Старт ➤ Старт на анализ и синтез. Synthesis генерира минималния проектен netlist, необходим за получаване на I/O времеви данни.

Стъпка 2: Дефинирайте I/O Standard и Pin Locations

Конкретните местоположения на щифтовете и I/O стандартът, които присвоявате на щифтовете на устройството, оказват влияние върху стойностите на параметъра за време. Следвайте тези стъпки, за да зададете I/O стандарт и ограничения за местоположение:

1. Щракнете върху Присвоения ➤ Pin Planner.
2. Задайте местоположение на щифта и I/O стандартни ограничения според вашия дизайн
   спецификации. Въведете стойностите за име на възел, посока, местоположение и I/O Standard за щифтовете в дизайна в електронната таблица Всички щифтове. Друга възможност е да плъзнете имена на възли в пакета Pin Planner view.

   
3. За да компилирате дизайна, щракнете върху Обработка ➤ Старт на компилация. Компилаторът генерира I/O времева информация по време на пълната компилация.

Свързана информация

• Дефиниция на I/O стандарти
•  Управление на I/O пинове на устройства

Стъпка 3: Посочете условията за работа на устройството

Следвайте тези стъпки, за да актуализирате списъка с мрежи за синхронизация и да зададете работни условия за анализ на синхронизацията след пълна компилация:

1. Щракнете върху Инструменти ➤ Анализатор на времето.
2. В прозореца на задачите щракнете двукратно върху Update Timing Netlist. Списъкът с мрежи за синхронизация се актуализира с пълна информация за времето за компилиране, която отчита ограниченията на пиновете, които правите.
   
3. Под Задаване на работни условия изберете един от наличните модели за синхронизация, като Бавен модел vid3 100C или Бърз модел vid3 100C.

   

Стъпка 4: View I/O тайминг в отчета за лист с данни

Генерирайте отчета за листа с данни в анализатора на времето, за да view стойностите на параметъра за време.

1. В Timing Analyzer щракнете върху Отчети ➤ Лист с данни ➤ Лист с данни за отчет.
2. Натиснете OK.

   
   Отчетите за времена за настройка, времена на задържане и часовник до изходни времена се появяват в папката за отчет на лист с данни в панела за отчети.

3. Щракнете върху всеки отчет за view стойностите на параметъра Rise и Fall.
4. За консервативен подход към времето, посочете максималната абсолютна стойност

Example 1. Определяне на I/O времевите параметри от отчета на листа с данни 

В следното изхample Setup Times доклад, времето на спад е по-голямо от времето на нарастване, следователно tSU=tfall.

В следното изхampв отчета за времето на задържане, абсолютната стойност на времето на спад е по-голяма от абсолютната стойност на времето на нарастване, следователно tH=tfall.

В следното изхampВ отчета Clock to Output Times абсолютната стойност на времето на спад е по-голяма от абсолютната стойност на времето на нарастване, следователно tCO=tfall.

Свързана информация

• Урок за бърз старт на анализатора на времето
• Ръководство за потребителя на Intel Quartus Prime Pro Edition: Анализатор на времето
• Как да видео: Въведение в анализатора на времето

Генериране на данни за синхронизиране на входно/изходно време

Можете да използвате Tcl скрипт, за да генерирате I/O времева информация със или без потребителския интерфейс на софтуера Intel Quartus Prime. Подходът със скриптове генерира текстови I/O времеви параметри за поддържаните I/O стандарти.

Забележка: Скриптираният метод е достъпен само за Linux* платформи.
Следвайте тези стъпки, за да генерирате I/O времева информация, отразяваща множество I/O стандарти за устройства Intel Agilex, Intel Stratix® 10 и Intel Arria® 10:

1. Изтеглете съответния архив на проекта Intel Quartus Prime file за вашето целево семейство устройства:
   • Устройства Intel Agilex— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Устройства Intel Stratix 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Устройства Intel Arria 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. За да възстановите архива на проекта .qar, стартирайте софтуера Intel Quartus Prime Pro Edition и щракнете върху Проект ➤ Възстановяване на архивиран проект. Като алтернатива изпълнете следния еквивалент на командния ред, без да стартирате GUI:
   

   quartus_sh --възстановяване file>

   The io_timing__restored директорията вече съдържа подпапката qdb и различни files.

3. За да изпълните скрипта с Intel Quartus Prime Timing Analyzer, изпълнете следната команда:
   

   quartus_sta –т .tcl

   Изчакайте завършване. Изпълнението на скрипта може да изисква 8 часа или повече, тъй като всяка промяна на I/O стандарта или местоположението на щифта изисква повторно компилиране на дизайна.
4. до view стойностите на параметъра за време, отворете генерирания текст fileвлизам време_files, с имена като timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .текст.

Свързана информация

• Скриптове от командния ред
• ::QUARTUS::STA Tcl пакет

AN 775: Генериране на първоначални I/O времеви данни Хронология на ревизиите на документа

Версия на документа	Intel Quartus Prime версия	Промени
2019.12.08	19.3	Преработено заглавие, за да отразява съдържанието. Добавена е поддръжка за Intel Stratix 10 и Intel Agilex FPGA. Добавени номера на стъпки към потока. Добавени диаграми на времеви параметри. Актуализирани екранни снимки, за да отразяват най-новата версия. Актуализирани връзки към свързани документи. Приложени са най-новите конвенции за именуване на продукти и стил.
2016.10.31	16.1	Първо публично издание.

Документи / Ресурси

intel AN 775 Генериране на първоначални I/O данни за времето [pdf] Ръководство за потребителя AN 775 Генериране на първоначални данни за синхронизиране на IO, AN 775, Генериране на данни за първоначално синхронизиране на IO, данни за първоначално синхронизиране на IO, данни за синхронизиране

Референции

• Ръководство за потребителя