ALTERA DDR2 SDRAM קאַנטראָולערז
וויכטיק אינפֿאָרמאַציע
די Altera® DDR, DDR2 און DDR3 SDRAM קאַנטראָולערז מיט ALTMEMPHY IP צושטעלן סימפּלאַפייד ינטערפייסיז צו ינדאַסטרי נאָרמאַל DDR, DDR2 און DDR3 SDRAM. די ALTMEMPHY מעגאַפונקטיאָן איז אַ צובינד צווישן אַ זכּרון קאַנטראָולער און די זכּרון דעוויסעס, און פּערפאָרמז לייענען און שרייַבן אַפּעריישאַנז צו די זכּרון. די DDR, DDR2 און DDR3 SDRAM קאַנטראָולערז מיט ALTMEMPHY IP אַרבעט אין קאַנדזשאַנגקשאַן מיט די Altera ALTMEMPHY מעגאַפונקטיאָן.
די DDR און DDR2 SDRAM קאַנטראָולערז מיט ALTMEMPHY IP און ALTMEMPHY מעגאַפונקציע פאָרשלאָגן פול-קורס אָדער האַלב-קורס DDR און DDR2 SDRAM ינטערפייסיז. די DDR, DDR3 און DDR3 SDRAM קאַנטראָולערז מיט ALTMEMPHY IP פאָרשלאָגן די הויך-פאָרשטעלונג קאָנטראָללער וו (HPC II), וואָס גיט הויך עפעקטיווקייַט און אַוואַנסירטע פֿעיִקייטן. פיגורע 2-3 ווייזט אַ סיסטעם-מדרגה דיאַגראַמע אַרייַנגערעכנט די עקסampדי שפּיץ מדרגה file אַז די DDR, DDR2 אָדער DDR3 SDRAM קאָנטראָללער מיט ALTMEMPHY IP קריייץ פֿאַר איר.
פיגורע 15-1. סיסטעם-מדרגה דיאַגראַמע
באַמערקונג צו פיגור 15-1:
(1) ווען איר קלייַבן ינסטאַנטיאַטע דלל עקסטערנאַל, פאַרהאַלטן-פארשפארט שלייף (דלל) איז ינסטאַנטיאַטעד אַרויס די ALTMEMPHY מעגאַפונקטיאָן.
די MegaWizard ™ פּלוג-אין מאַנאַגער דזשענערייץ אַן עקסampדי שפּיץ מדרגה file, באשטיי ט פו ן א עקסampדער דרייווער, און דיין DDR, DDR2 אָדער DDR3 SDRAM מנהג ווערייישאַן פֿאַר הויך-פאָרשטעלונג קאָנטראָללער. דער קאָנטראָללער ינסטאַנטיייץ אַ בייַשפּיל פון די ALTMEMPHY מעגאַפונקטיאָן, וואָס אין קער ינסטאַנטיייץ אַ פאַסע-פארשפארט שלייף (PLL) און דלל. איר קענט אויך ינסטאַנטייט די DLL אַרויס די ALTMEMPHY מעגאַפונקטיאָן צו טיילן די DLL צווישן קייפל ינסטאַנסיז פון די ALTMEMPHY מעגאַפונקטיאָן. איר קענט נישט טיילן אַ PLL צווישן קייפל ינסטאַנסיז פון די ALTMEMPHY מעגאַפונקטיאָן, אָבער איר קען טיילן עטלעכע פון די PLL זייגער אַוטפּוץ צווישן די קייפל ינסטאַנסיז.
© 2012 אַלטעראַ קאָרפּאָראַטיאָן. אלע רעכטן רעזערווירט. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS און STRATIX ווערטער און לאָגאָס זענען טריידמאַרקס פון Altera קאָרפּאָראַטיאָן און רעגיסטרירט אין די יו. עס. פּאַטענט און טריידמאַרק אָפפיסע און אין אנדערע לענדער. אַלע אנדערע ווערטער און לאָגאָס יידענאַפייד ווי טריידמאַרקס אָדער דינסט מאַרקס זענען די פאַרמאָג פון זייער ריספּעקטיוו האָלדערס ווי דיסקרייבד אין www.altera.com/common/legal.html. Altera וואָראַנטיז פאָרשטעלונג פון זייַן סעמיקאַנדאַקטער פּראָדוקטן צו קראַנט ספּעסאַפאַקיישאַנז אין לויט מיט Altera ס נאָרמאַל וואָראַנטי, אָבער ריזערווז די רעכט צו מאַכן ענדערונגען צו קיין פּראָדוקטן און באַדינונגס אין קיין צייט אָן באַמערקן. אַלטעראַ אַסומז קיין פֿאַראַנטוואָרטלעכקייט אָדער אַכרייַעס פון די אַפּלאַקיישאַן אָדער נוצן פון קיין אינפֿאָרמאַציע, פּראָדוקט אָדער דינסט דיסקרייבד דאָ אַחוץ ווי עקספּרעסלי מסכים צו שרייבן דורך אַלטעראַ. אַלטעראַ קאַסטאַמערז זענען אַדווייזד צו קריגן די לעצטע ווערסיע פון די מיטל ספּעסאַפאַקיישאַנז איידער זיי פאַרלאָזנ אויף קיין ארויס אינפֿאָרמאַציע און איידער פּלייסינג אָרדערס פֿאַר פּראָדוקטן אָדער באַדינונגס.
די עקסampדי שפּיץ מדרגה file איז אַ גאָר פאַנגקשאַנאַל פּלאַן אַז איר קענען סימולירן, סינטאַסייז און נוצן אין ייַזנוואַרג. די עקסampדער שאָפער איז אַ זיך-פּרובירן מאָדולע וואָס אַרויסגעבן לייענען און שרייַבן קאַמאַנדז צו די קאָנטראָללער און טשעק די לייענען דאַטן צו פּראָדוצירן די פאָרן אָדער דורכפאַל, און פּרובירן גאַנץ סיגנאַלז.
די ALTMEMPHY מעגאַפונקטיאָן קריייץ די דאַטאַפּאַט צווישן די זכּרון מיטל און די זכּרון קאַנטראָולער. די מעגאַפונקטיאָן איז בנימצא ווי אַ סטאַנד-אַליין פּראָדוקט אָדער קענען זיין געוויינט אין קאַנדזשאַנגקשאַן מיט די אַלטעראַ הויך-פאָרשטעלונג זכּרון קאָנטראָללער.
ווען ניצן די ALTMEMPHY מעגאַפונקטיאָן ווי אַ סטאַנד-אַליין פּראָדוקט, נוצן מיט מנהג אָדער דריט-פּאַרטיי קאַנטראָולערז.
פֿאַר נייַע דיזיינז, Altera רעקאַמענדז ניצן אַ UniPHY-באזירט פונדרויסנדיק זכּרון צובינד, אַזאַ ווי די DDR2 און DDR3 SDRAM קאַנטראָולערז מיט UniPHY, QDR II און QDR II+ SRAM קאַנטראָולערז מיט UniPHY, אָדער RLDRAM II קאָנטראָללער מיט UniPHY.
מעלדונג אינפֿאָרמאַציע
טיש 15–1 גיט אינפֿאָרמאַציע וועגן דעם מעלדונג פון די DDR3 SDRAM קאָנטראָללער מיט ALTMEMPHY IP.
טיש 15-1. מעלדונג אינפֿאָרמאַציע
| נומער | באַשרייַבונג |
| ווערסיע | 11.1 |
| מעלדונג טאָג | נאוועמבער 2011 |
| אָרדערינג קאָודז | IP-SDRAM/HPDDR (DDR SDRAM HPC) IP-SDRAM/HPDDR2 (DDR2 SDRAM HPC) IP-HPMCII (HPC II) |
| פּראָדוקט IDs | 00BE (DDR SDRAM) 00BF (DDR2 SDRAM) 00C2 (DDR3 SDRAM) 00CO (ALTMEMPHY Megafunction) |
| פאַרקויפער שייַן | 6AF7 |
אַלטעראַ וועראַפייז אַז די קראַנט ווערסיע פון די Quartus® II ווייכווארג קאַמפּיילז די פריערדיקע ווערסיע פון יעדער MegaCore פונקציע. די MegaCore IP ביבליאָטעק מעלדונג נאָטעס און ערראַטאַ באַריכט קיין אויסנעמען צו דעם וועראַפאַקיישאַן. Altera קען נישט באַשטעטיקן די זאַמלונג מיט MegaCore פונקציע ווערסיעס עלטער ווי איין מעלדונג. פֿאַר אינפֿאָרמאַציע וועגן ישוז אויף די DDR, DDR2 אָדער DDR3 SDRAM הויך-פאָרשטעלונג קאָנטראָללער און די ALTMEMPHY מעגאַפונקטיאָן אין אַ באַזונדער Quartus II ווערסיע, אָפּשיקן צו די Quartus II ווייכווארג מעלדונג נאָטעס.
מיטל משפּחה שטיצן
טיש 15-2 דיפיינז די שטיצן לעוועלס פון מיטל פֿאַר אַלטעראַ IP קאָרעס.
טיש 15-2. אַלטעראַ IP קאָר מיטל שטיצן לעוועלס
| FPGA דיווייס פאַמיליעס | האַרדקאָפּי דיווייס פאַמיליעס |
| פּרילימאַנערי שטיצן-די IP האַרץ איז וועראַפייד מיט פּרילימאַנערי טיימינג מאָדעלס פֿאַר דעם מיטל משפּחה. די IP האַרץ טרעפן אַלע פאַנגקשאַנאַל רעקווירעמענץ, אָבער קען נאָך זיין דורכגעקאָכט טיימינג אַנאַליסיס פֿאַר די מיטל משפּחה. עס קענען זיין געוויינט אין פּראָדוקציע דיזיינז מיט וואָרענען. | HardCopy Companion-די IP האַרץ איז וועראַפייד מיט פּרילימאַנערי טיימינג מאָדעלס פֿאַר די האַרד קאָפּי באַגלייטער מיטל. די IP האַרץ טרעפן אַלע פאַנגקשאַנאַל רעקווירעמענץ, אָבער קען נאָך זיין דורכגעקאָכט טיימינג אַנאַליסיס פֿאַר די HardCopy מיטל משפּחה. עס קענען זיין געוויינט אין פּראָדוקציע דיזיינז מיט וואָרענען. |
| לעצט שטיצן-די IP האַרץ איז וועראַפייד מיט לעצט טיימינג מאָדעלס פֿאַר דעם מיטל משפּחה. די IP האַרץ טרעפן אַלע פאַנגקשאַנאַל און טיימינג רעקווירעמענץ פֿאַר די מיטל משפּחה און קענען זיין געוויינט אין פּראָדוקציע דיזיינז. | האַרדקאָפּי זאַמלונג-די IP האַרץ איז וועראַפייד מיט לעצט טיימינג מאָדעלס פֿאַר די HardCopy מיטל משפּחה. די IP האַרץ טרעפן אַלע פאַנגקשאַנאַל און טיימינג רעקווירעמענץ פֿאַר די מיטל משפּחה און קענען זיין געוויינט אין פּראָדוקציע דיזיינז. |
טיש 15-3 ווייזט די שטיצן מדרגה געפֿינט דורך די DDR, DDR2 און DDR3 SDRAM קאַנטראָולערז מיט ALTMEMPHY IP פֿאַר אַלטעראַ מיטל פאַמיליעס.
טיש 15-3. מיטל משפּחה שטיצן
| מיטל משפּחה | פּראָטאָקאָל | |
| DDR און DDR2 | דדר3 | |
| Arria® GX | לעצט | קיין שטיצן |
| Arria II GX | לעצט | לעצט |
| סיקלאָן® ווו | לעצט | קיין שטיצן |
| סיקלאָן ווו לס | לעצט | קיין שטיצן |
| סיקלאָון יוו E | לעצט | קיין שטיצן |
| סיקלאָון יוו גקס | לעצט | קיין שטיצן |
| האַרדקאָפּי וו | אָפּשיקן צו די וואָס ס ניו אין אַלטעראַ IP בלאַט פון די אַלטעראַ webפּלאַץ. | קיין שטיצן |
| סטראַטיקס® וו | לעצט | קיין שטיצן |
| סטראַטיקס וו גקס | לעצט | קיין שטיצן |
| אנדערע מיטל משפחות | קיין שטיצן | קיין שטיצן |
פֿעיִקייטן
ALTMEMPHY מעגאַפונקטיאָן
טיש 15-4 סאַמערייזיז שליסל פֿעיִקייטן שטיצן פֿאַר די ALTMEMPHY מעגאַפונקטיאָן.
טיש 15-4. ALTMEMPHY Megafunction שטריך שטיצן
| שטריך | DDR און DDR2 | דדר3 |
| שטיצן פֿאַר די Altera PHY צובינד (AFI) אויף אַלע שטיצט דעוויסעס. | ✓ | ✓ |
| אָטאַמייטיד ערשט קאַלאַבריישאַן ילימאַנייטינג קאָמפּליצירט לייענען דאַטן טיימינג חשבונות. | ✓ | ✓ |
| Voltage און טעמפּעראַטור (VT) טראַקינג וואָס געראַנטיז מאַקסימום סטאַביל פאָרשטעלונג פֿאַר DDR, DDR2 און DDR3 SDRAM ינטערפייסיז. | ✓ | ✓ |
| זעלבסט-קאַנטיינד דאַטאַפּאַט וואָס מאכט פֿאַרבינדונג צו אַן אַלטעראַ קאָנטראָללער אָדער אַ דריט-פּאַרטיי קאָנטראָללער פרייַ פון די קריטיש טיימינג פּאַטס. | ✓ | ✓ |
| גאַנץ-קורס צובינד | ✓ | — |
| האַלב-קורס צובינד | ✓ | ✓ |
| גרינג-צו-נוצן פּאַראַמעטער רעדאַקטאָר | ✓ | ✓ |
אין אַדישאַן, די ALTMEMPHY מעגאַפונקטיאָן שטיצט DDR3 SDRAM קאַמפּאָונאַנץ אָן לעוועלינג:
- די ALTMEMPHY מעגאַפונקטיאָן שטיצט DDR3 SDRAM קאַמפּאָונאַנץ אָן לעוועלינג פֿאַר Arria II GX דעוויסעס ניצן T-טאָפּאָלאָגי פֿאַר זייגער, אַדרעס און באַפֿעלן ויטאָבוס:
- שטיצט קייפל שפּאָן סאַלעקץ.
- די DDR3 SDRAM PHY אָן לעוועלינג פמאַקס איז 400 מהז פֿאַר איין שפּאָן סאַלעקץ.
- קיין שטיצן פֿאַר דאַטן מאַסקע (DM) פּינס פֿאַר ×4 DDR3 SDRAM DIMMs אָדער קאַמפּאָונאַנץ, אַזוי סעלעקטירן ניט קיין פֿאַר Drive DM פּינס פֿון FPGA ווען איר נוצן ×4 דעוויסעס.
- די ALTMEMPHY מעגאַפונקטיאָן שטיצט בלויז האַלב-קורס DDR3 SDRAM ינטערפייסיז.
הויך-פאָרשטעלונג קאָנטראָללער וו
טיש 15-5 סאַמערייזיז שליסל פֿעיִקייטן שטיצן פֿאַר די DDR, DDR2 און DDR3 SDRAM HPC II.
טיש 15-5. שטריך שטיצן (טייל 1 פון 2)
| שטריך | DDR און DDR2 | דדר3 |
| האַלב-קורס קאָנטראָללער | ✓ | ✓ |
| שטיצן פֿאַר AFI ALTMEMPHY | ✓ | ✓ |
| שטיצן פֿאַר Avalon® מעמאָרי מאַפּט (Avalon-MM) היגע צובינד | ✓ | ✓ |
טיש 15-5. שטריך שטיצן (טייל 2 פון 2)
| שטריך | DDR און DDR2 | דדר3 |
| קאָנפיגוראַבלע באַפֿעלן קוק-פאָרויס באַנק פאַרוואַלטונג מיט אין-סדר לייענט און שרייבט | ✓ | ✓ |
| אַדאַטיוו לייטאַנסי | ✓ | ✓ |
| שטיצן פֿאַר אַרביטראַריש אַוואַלאָן פּלאַצן לענג | ✓ | ✓ |
| געבויט-אין פלעקסאַבאַל זכּרון פּלאַצן אַדאַפּטער | ✓ | ✓ |
| קאָנפיגוראַבלע לאקאלע-צו-מעמאָרי אַדרעס מאַפּינגז | ✓ | ✓ |
| אַפּשאַנאַל לויפן-צייט קאַנפיגיעריישאַן פון גרייס און מאָדע רעגיסטרירן סעטטינגס, און זכּרון טיימינג | ✓ | ✓ |
| Partial array self-refresh (PASR) | ✓ | ✓ |
| שטיצן פֿאַר ינדאַסטרי נאָרמאַל DDR3 SDRAM דעוויסעס | ✓ | ✓ |
| אָפּטיאָנאַל שטיצן פֿאַר זיך-דערפרישן באַפֿעל | ✓ | ✓ |
| אָפּטיאָנאַל שטיצן פֿאַר באַניצער-קאַנטראָולד מאַכט-אַראָפּ באַפֿעל | ✓ | ✓ |
| אָפּטיאָנאַל שטיצן פֿאַר אָטאַמאַטיק מאַכט-אַראָפּ באַפֿעל מיט פּראָוגראַמאַבאַל צייט-אויס | ✓ | ✓ |
| אַפּשאַנאַל שטיצן פֿאַר אַוטאָ פּריטשאַרדזש לייענען און אַוטאָ פּריטשאַרדזש שרייַבן קאַמאַנדז | ✓ | ✓ |
| אָפּטיאָנאַל שטיצן פֿאַר דערפרישן באַניצער קאַנטראָולער | ✓ | ✓ |
| אַפּשאַנאַל ייַנטיילונג פון קייפל קאָנטראָללער זייגער אין SOPC Builder Flow | ✓ | ✓ |
| ינטעגראַטעד טעות קערעקשאַן קאָדירונג (ECC) פֿונקציע 72-ביסל | ✓ | ✓ |
| ינטעגראַטעד ECC פונקציע, 16, 24 און 40-ביסל | ✓ | ✓ |
| שטיצן פֿאַר טייל וואָרט שרייַבן מיט אַפּשאַנאַל אָטאַמאַטיק טעות קערעקשאַן | ✓ | ✓ |
| SOPC בילדער גרייט | ||
| שטיצן פֿאַר OpenCore Plus אפשאצונג | ✓ | ✓ |
| IP פאַנגקשאַנאַל סימיאַליישאַן מאָדעלס פֿאַר נוצן אין אַלטעראַ-געשטיצט VHDL און Verilog HDL סימיאַלייטער | ✓ | ✓ |
הערות צו טיש 15-5:
- HPC II שטיצט אַדאַטיוו לייטאַנסי וואַלועס העכער אָדער גלייַך צו tRCD-1, אין זייגער ציקל אַפּאַראַט (tCK).
- דער שטריך איז נישט געשטיצט מיט DDR3 SDRAM מיט לעוועלינג.
ונסאַפּאָרטיד פֿעיִקייטן
טיש 15–6 סאַמערייזיז אַנסאַפּאָרטיד פֿעיִקייטן פֿאַר Altera ס ALTMEMPHY-באזירט פונדרויסנדיק זכּרון ינטערפייסיז.
טיש 15-6. ונסאַפּאָרטיד פֿעיִקייטן
| זכּרון פּראָטאָקאָל | אַנסופּפּאָטעד שטריך |
| DDR און DDR2 SDRAM | טיימינג סימיאַליישאַן |
| פּלאַצן לענג פון 2 | |
| טייל פּלאַצן און אַנאַליינז פּלאַצן אין ECC און ניט-ECC מאָדע ווען DM פּינס זענען פאַרקריפּלט | |
| DDR3 SDRAM | טיימינג סימיאַליישאַן |
| טייל פּלאַצן און אַנאַליינז פּלאַצן אין ECC און ניט-ECC מאָדע ווען DM פּינס זענען פאַרקריפּלט | |
| Stratix III און Stratix IV | |
| DIMM שטיצן | |
| גאַנץ-קורס ינטערפייסיז |
MegaCore וועראַפאַקיישאַן
אַלטעראַ פּערפאָרמז ברייט טראַפ, דירעקטעד טעסץ מיט פאַנגקשאַנאַל פּראָבע קאַווערידזש ניצן ינדאַסטרי נאָרמאַל דענאַלי מאָדעלס צו ענשור די פאַנגקשאַנאַליטי פון די DDR, DDR2 און DDR3 SDRAM קאָנטראָללער מיט ALTMEMPHY IP.
מיטל יוטאַלאַזיישאַן
דער אָפּטיילונג גיט טיפּיש ריסאָרס יוטאַלאַזיישאַן אינפֿאָרמאַציע פֿאַר די פונדרויסנדיק זכּרון קאַנטראָולערז מיט ALTMEMPHY פֿאַר געשטיצט מיטל משפחות. די אינפֿאָרמאַציע איז צוגעשטעלט בלויז ווי אַ גיידליינז; פֿאַר גענוי ריסאָרס יוטאַלאַזיישאַן דאַטן, איר זאָל דזשענערייט דיין IP האַרץ און אָפּשיקן צו די ריפּאָרץ דזשענערייטאַד דורך די Quartus II ווייכווארג.
טאַבלע 15-7 ווייַזן מיטל יוטאַלאַזיישאַן דאַטן פֿאַר די ALTMEMPHY מעגאַפונקטיאָן, און די DDR3 הויך-פאָרשטעלונג קאָנטראָללער II פֿאַר Arria II GX דעוויסעס.
טיש 15-7. מיטל יוטאַלאַזיישאַן אין Arria II GX דעוויסעס (טייל 1 פון 2)
| פּראָטאָקאָל | זכּרון ברייט (ביסן) | קאַמבאַנשאַנאַל ALUTS | לאָגיק רעדזשיסטערס | מעם ALUTs | M9K בלאַקס | M144K בלאַקס | מעמאָר י (ביסן) |
| קאָנטראָללער | |||||||
| דדר3
(האלב ראטע) |
8 | 1,883 | 1,505 | 10 | 2 | 0 | 4,352 |
| 16 | 1,893 | 1,505 | 10 | 4 | 0 | 8,704 | |
| 64 | 1,946 | 1,521 | 18 | 15 | 0 | 34,560 | |
| 72 | 1,950 | 1,505 | 10 | 17 | 0 | 39,168 | |
טיש 15-7. מיטל יוטאַלאַזיישאַן אין Arria II GX דעוויסעס (טייל 2 פון 2)
| פּראָטאָקאָל | זכּרון ברייט (ביסן) | קאַמבאַנשאַנאַל ALUTS | לאָגיק רעדזשיסטערס | מעם ALUTs | M9K בלאַקס | M144K בלאַקס | מעמאָר י (ביסן) |
| קאָנטראָללער + PHY | |||||||
| דדר3
(האלב ראטע) |
8 | 3,389 | 2,760 | 12 | 4 | 0 | 4,672 |
| 16 | 3,457 | 2,856 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,793 | 3,696 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,878 | 3,818 | 12 | 26 | 0 | 41,536 | |
טאַבלע 15-8 ווייַזן מיטל יוטאַלאַזיישאַן דאַטן פֿאַר די DDR2 הויך-פאָרשטעלונג קאָנטראָללער און קאָנטראָללער פּלוס PHY, פֿאַר האַלב-קורס און פול-קורס קאַנפיגיעריישאַנז פֿאַר Arria II GX דעוויסעס.
טיש 15-8. DDR2 מיטל יוטאַלאַזיישאַן אין Arria II GX דעוויסעס
| פּראָטאָקאָל | זכּרון ברייט (ביסן) | קאַמבאַנשאַנאַל ALUTS | לאָגיק רעדזשיסטערס | מעם ALUTs | M9K בלאַקס | M144K בלאַקס | זכּרון (ביסן) |
| קאָנטראָללער | |||||||
| דדר2
(האלב ראטע) |
8 | 1,971 | 1,547 | 10 | 2 | 0 | 4,352 |
| 16 | 1,973 | 1,547 | 10 | 4 | 0 | 8,704 | |
| 64 | 2,028 | 1,563 | 18 | 15 | 0 | 34,560 | |
| 72 | 2,044 | 1,547 | 10 | 17 | 0 | 39,168 | |
| דדר2
(גאַנץ קורס) |
8 | 2,007 | 1,565 | 10 | 2 | 0 | 2,176 |
| 16 | 2,013 | 1,565 | 10 | 2 | 0 | 4,352 | |
| 64 | 2,022 | 1,565 | 10 | 8 | 0 | 17,408 | |
| 72 | 2,025 | 1,565 | 10 | 9 | 0 | 19,584 | |
| קאָנטראָללער + PHY | |||||||
| דדר2
(האלב ראטע) |
8 | 3,481 | 2,722 | 12 | 4 | 0 | 4,672 |
| 16 | 3,545 | 2,862 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,891 | 3,704 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,984 | 3,827 | 12 | 26 | 0 | 41,536 | |
| דדר2
(גאַנץ קורס) |
8 | 3,337 | 2,568 | 29 | 2 | 0 | 2,176 |
| 16 | 3,356 | 2,558 | 11 | 4 | 0 | 4,928 | |
| 64 | 3,423 | 2,836 | 31 | 12 | 0 | 19,200 | |
| 72 | 3,445 | 2,827 | 11 | 14 | 0 | 21,952 | |
טאַבלע 15-9 ווייַזן מיטל יוטאַלאַזיישאַן דאַטן פֿאַר די DDR2 הויך-פאָרשטעלונג קאָנטראָללער און קאָנטראָללער פּלוס PHY, פֿאַר האַלב-קורס און פול-קורס קאַנפיגיעריישאַנז פֿאַר סיקלאָן III דעוויסעס.
טיש 15-9. DDR2 מיטל יוטאַלאַזיישאַן אין סיקלאָון ווו דעוויסעס
| פּראָטאָקאָל | זכּרון ברייט (ביסן) | לאָגיק רעדזשיסטערס | לאָגיק סעלז | מ9 ק בלאַקס | זכּרון (ביסן) |
| קאָנטראָללער | |||||
| דדר2
(האלב ראטע) |
8 | 1,513 | 3,015 | 4 | 4,464 |
| 16 | 1,513 | 3,034 | 6 | 8,816 | |
| 64 | 1,513 | 3,082 | 18 | 34,928 | |
| 72 | 1,513 | 3,076 | 19 | 39,280 | |
| דדר2
(גאַנץ קורס) |
8 | 1,531 | 3,059 | 4 | 2,288 |
| 16 | 1,531 | 3,108 | 4 | 4,464 | |
| 64 | 1,531 | 3,134 | 10 | 17,520 | |
| 72 | 1,531 | 3,119 | 11 | 19,696 | |
| קאָנטראָללער + PHY | |||||
| דדר2
(האלב ראטע) |
8 | 2,737 | 5,131 | 6 | 4,784 |
| 16 | 2,915 | 5,351 | 9 | 9,392 | |
| 64 | 3,969 | 6,564 | 27 | 37,040 | |
| 72 | 4,143 | 6,786 | 28 | 41,648 | |
| דדר2
(גאַנץ קורס) |
8 | 2,418 | 4,763 | 6 | 2,576 |
| 16 | 2,499 | 4,919 | 6 | 5,008 | |
| 64 | 2,957 | 5,505 | 15 | 19,600 | |
| 72 | 3,034 | 5,608 | 16 | 22,032 | |
סיסטעם רעקווירעמענץ
די DDR3 SDRAM קאָנטראָללער מיט ALTMEMPHY IP איז אַ טייל פון די MegaCore IP ביבליאָטעק, וואָס איז פונאנדערגעטיילט מיט די Quartus II ווייכווארג און דאָוונלאָאַדאַבלע פֿון די Altera webפּלאַץ, www.altera.com.
פֿאַר סיסטעם רעקווירעמענץ און ייַנמאָנטירונג אינסטרוקציעס, אָפּשיקן צו Altera ווייכווארג ינסטאַללאַטיאָן & ליסענסינג.
ייַנמאָנטירונג און ליסענסינג
פיגורע 15–2 ווייזט די וועגווייַזער סטרוקטור נאָך איר ינסטאַלירן די DDR3 SDRAM קאָנטראָללער מיט ALTMEMPHY IP, ווו איז די ינסטאַלירונג וועגווייַזער. די פעליקייַט ייַנמאָנטירונג וועגווייַזער אין Windows איז c:\altera\ ; אויף לינוקס עס איז /אָפּט/אָלטעראַ .
פיגורע 15-2. Directory סטרוקטור
איר דאַרפֿן אַ דערלויבעניש פֿאַר די MegaCore פונקציע בלויז ווען איר זענט גאָר צופֿרידן מיט די פאַנגקשאַנאַליטי און פאָרשטעלונג און איר ווילן צו נעמען דיין פּלאַן צו פּראָדוקציע.
צו נוצן די DDR3 SDRAM HPC, איר קענט בעטן אַ דערלויבעניש file פון די אַלטעראַ web פּלאַץ בייַ www.altera.com/licensing און ינסטאַלירן עס אויף דיין קאָמפּיוטער. ווען איר בעטן אַ דערלויבעניש file, אַלטעראַ ימיילז איר אַ license.dat file. אויב איר טאָן ניט האָבן אינטערנעט אַקסעס, קאָנטאַקט דיין היגע פארשטייער.
צו נוצן די DDR3 SDRAM HPC II, קאָנטאַקט דיין היגע פארקויפונג פארשטייער צו סדר אַ דערלויבעניש.
פֿרייַ עוואַלואַטיאָן
Altera's OpenCore Plus אפשאצונג שטריך איז בלויז אָנווענדלעך צו די DDR3 SDRAM HPC. מיט די OpenCore Plus אפשאצונג שטריך, איר קענען דורכפירן די פאלגענדע אַקשאַנז:
- סימולירן די נאַטור פון אַ מעגאַפונקטיאָן (Altera MegaCore פונקציע אָדער AMPPSM megafunction) אין דיין סיסטעם.
- באַשטעטיקן די פאַנגקשאַנאַליטי פון דיין פּלאַן, און אָפּשאַצן די גרייס און גיכקייַט געשווינד און לייכט.
- דזשענערייט צייט-לימיטעד מיטל פּראָגראַממינג files פֿאַר דיזיינז וואָס אַרייַננעמען MegaCore פאַנגקשאַנז.
- פּראָגראַם אַ מיטל און באַשטעטיקן דיין פּלאַן אין ייַזנוואַרג.
איר דאַרפֿן צו קויפן אַ דערלויבעניש פֿאַר די מעגאַפונקטיאָן בלויז ווען איר זענט גאָר צופֿרידן מיט זייַן פאַנגקשאַנאַליטי און פאָרשטעלונג, און איר ווילן צו נעמען דיין פּלאַן צו פּראָדוקציע.
אָפּענקאָרע פּלוס צייט-אָוט נאַטור
OpenCore Plus ייַזנוואַרג אפשאצונג קענען שטיצן די פאלגענדע צוויי מאָדעס פון אָפּעראַציע:
- ונטעטהעד - דער פּלאַן לויפט פֿאַר אַ לימיטעד צייט
- טעטהערד - ריקווייערז אַ קשר צווישן דיין ברעט און דער באַלעבאָס קאָמפּיוטער. אויב טעטהערד מאָדע איז געשטיצט דורך אַלע מעגאַפאַנגקשאַנז אין אַ פּלאַן, די מיטל קענען אַרבעטן פֿאַר אַ לאַנג צייט אָדער ינדעפאַנאַטלי
אַלע מעגאַפונקטיאָנס אין אַ מיטל צייט-אויס סיימאַלטייניאַסלי ווען די מערסט ריסטריקטיוו עוואַלואַטיאָן צייט איז ריטשט. אויב עס איז מער ווי איין מעגאַפונקטיאָן אין אַ פּלאַן, די צייט-אויס נאַטור פון אַ ספּעציפיש מעגאַ פונקציע קען זיין מאַסקט דורך די צייט-אויס נאַטור פון די אנדערע מעגאַ פאַנגקשאַנז.
פֿאַר MegaCore פאַנגקשאַנז, די אַנטהעערד צייט איז 1 שעה; די טייד צייט-אויס ווערט איז ינדעפאַנאַט.
דיין פּלאַן סטאַפּס ארבעטן נאָך די ייַזנוואַרג אפשאצונג צייט יקספּייערז און די לאָקאַל_רעאַדי רעזולטאַט איז נידעריק.
דאָקומענט רעוויזיע געשיכטע
טאַבלע 15-10 ליסטעד די רעוויזיע געשיכטע פֿאַר דעם דאָקומענט.
טיש 15-10. דאָקומענט רעוויזיע געשיכטע
| טאָג | ווערסיע | ענדערונגען |
| נאוועמבער 2012 | 1.2 | געענדערט קאַפּיטל נומער פון 13 צו 15. |
| יוני 2012 | 1.1 | צוגעגעבן באַמערקונגען בילדל. |
| נאוועמבער 2011 | 1.0 | קאַמביינד מעלדונג אינפֿאָרמאַציע, דיווייס משפּחה סופּפּאָרט, פֿעיִקייטן רשימה און ונסאַפּאָרטיד פֿעיִקייטן רשימה פֿאַר DDR, DDR2 און DDR3. |
דאָקומענטן / רעסאָורסעס
 |
ALTERA DDR2 SDRAM קאַנטראָולערז [pdf] אינסטרוקציעס DDR2 SDRAM קאָנטראָללער, DDR2, SDRAM קאָנטראָללער, קאָנטראָללער |
