ALTERA DDR2 SDRAM kontrolagailuak

ALTERA DDR2 SDRAM kontrolagailuak

Informazio garrantzitsua

ALTMEMPHY IP duten Altera® DDR, DDR2 eta DDR3 SDRAM kontrolagailuek industriako DDR, DDR2 eta DDR3 SDRAM estandarrentzako interfaze sinplifikatuak eskaintzen dituzte. ALTMEMPHY megafuntzioa memoria-kontrolagailuaren eta memoria-gailuen arteko interfaze bat da, eta memorian irakurtzeko eta idazteko eragiketak egiten ditu. ALTMEMPHY IP duten DDR, DDR2 eta DDR3 SDRAM kontrolagailuek Altera ALTMEMPHY megafuntzioarekin batera funtzionatzen dute.
ALTMEMPHY IP eta ALTMEMPHY megafuntziodun DDR eta DDR2 SDRAM kontrolagailuek tasa osoko edo erdiko tasa DDR eta DDR2 SDRAM interfazeak eskaintzen dituzte. ALTMEMPHY IP eta ALTMEMPHY megafuntziodun DDR3 SDRAM kontrolagailuak DDR3 SDRAM interfazeak onartzen ditu erdi-tasa moduan. ALTMEMPHY IP duten DDR, DDR2 eta DDR3 SDRAM kontrolagailuek errendimendu handiko II kontrolagailu (HPC II) eskaintzen dute, eraginkortasun handiko eta funtzio aurreratuak eskaintzen dituena. 15-1 irudiak sistema-mailako diagrama bat erakusten du adibample goi mailakoa file ALTMEMPHY IP duen DDR, DDR2 edo DDR3 SDRAM kontrolagailuak zuretzat sortzen dizula.

15-1 irudia. Sistema-mailako diagrama
Sistema-mailako diagrama

Oharra 15-1 irudiari:
(1) Instantiate DLL Kanpotik aukeratzen duzunean, atzerapen-blokeatutako begizta (DLL) ALTMEMPHY megafuntziotik kanpo instantziatzen da.

MegaWizard™ Plug-In Manager-ek example goi mailakoa file, example kontrolatzailea eta zure DDR, DDR2 edo DDR3 SDRAM errendimendu handiko kontrolagailuaren aldaera pertsonalizatua. Kontrolagailuak ALTMEMPHY megafuntzioaren instantzia bat instantziatzen du eta horrek fase-blokeatutako begizta (PLL) eta DLL bat instantziatzen ditu. DLL-a ALTMEMPHY megafuntziotik kanpo ere sor dezakezu DLL ALTMEMPHY megafuntzioaren hainbat instantzien artean partekatzeko. Ezin duzu PLL bat partekatu ALTMEMPHY megafuntzioaren hainbat instantzien artean, baina baliteke PLL erlojuaren irteera batzuk parteka ditzakezu hainbat instantzia horien artean.

© 2012 Altera Corporation. Eskubide guztiak erreserbatuak. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS eta STRATIX hitzak eta logotipoak Altera Corporation-en marka komertzialak dira eta AEBetako Patente eta Marken Bulegoan eta beste herrialde batzuetan erregistratuta daude. Marka komertzial edo zerbitzu marka gisa identifikatutako gainerako hitz eta logotipo guztiak dagozkien titularren jabetzakoak dira, atalean deskribatzen den moduan www.altera.com/common/legal.html. Alterak bere produktu erdieroaleen egungo zehaztapenekin errenditzea bermatzen du Alteraren berme estandarraren arabera, baina edozein unetan edozein produktu eta zerbitzutan aldaketak egiteko eskubidea gordetzen du jakinarazi gabe. Alterak ez du bere gain hartzen hemen deskribatutako edozein informazio, produktu edo zerbitzuren aplikazio edo erabileratik eratorritako erantzukizunik edo erantzukizunik, Alterak idatziz berariaz hitzartutakoa izan ezik. Altera bezeroei gomendatzen zaie gailuaren zehaztapenen azken bertsioa eskuratzea argitaratutako edozein informaziotan konfiantza izan aurretik eta produktu edo zerbitzuen eskaerak egin aurretik.

Adibample goi mailakoa file hardwarean simulatu, sintetizatu eta erabil dezakezun diseinu guztiz funtzionala da. Adibample driver autotest modulu bat da, irakurtzeko eta idazteko komandoak kontroladoreari ematen dizkiona eta irakurritako datuak egiaztatzen ditu gainditu edo huts egiteko, eta seinale osoak probatzeko.
ALTMEMPHY megafuntzioak memoria-gailuaren eta memoria-kontrolatzailearen arteko datu-bidea sortzen du. Megafuntzioa produktu autonomo gisa eskuragarri dago edo Altera errendimendu handiko memoria kontrolagailuarekin batera erabil daiteke.
ALTMEMPHY megafuntzioa produktu autonomo gisa erabiltzean, erabili kontrolagailu pertsonalizatuekin edo hirugarrenenekin.

Ikurra Diseinu berrietarako, Alterak UniPHYn oinarritutako kanpoko memoria interfaze bat erabiltzea gomendatzen du, hala nola DDR2 eta DDR3 SDRAM kontrolagailuak UniPHYrekin, QDR II eta QDR II+ SRAM kontrolagailuak UniPHYrekin, edo RLDRAM II kontroladoreak UniPHYrekin.

Argitaratze informazioa

15-1 taulak ALTMEMPHY IP duen DDR3 SDRAM kontrolagailuaren bertsio honi buruzko informazioa eskaintzen du.

Taula 15–1. Argitaratze informazioa

Elementua Deskribapena
Bertsioa 11.1
Argitaratze data 2011eko azaroa
Eskaera Kodeak IP-SDRAM/HPDDR (DDR SDRAM HPC) IP-SDRAM/HPDDR2 (DDR2 SDRAM HPC)
IP-HPMCII (HPC II)
Produktuen IDak 00BE (DDR SDRAM)
00BF (DDR2 SDRAM)
00C2 (DDR3 SDRAM)
00CO (ALTMEMPHY Megafuntzioa)
Saltzailearen IDa 6AF7

Alterak egiaztatzen du Quartus® II softwarearen egungo bertsioak MegaCore funtzio bakoitzaren aurreko bertsioa konpilatzen duela. MegaCore IP Liburutegiaren Oharrak eta Errateak egiaztapen honen salbuespenen berri ematen du. Alterak ez du konpilazioa egiaztatzen bertsio bat baino zaharragoak diren MegaCore funtzioen bertsioekin. Quartus II bertsio jakin bateko DDR, DDR2 edo DDR3 SDRAM errendimendu handiko kontroladoreari eta ALTMEMPHY megafuntzioari buruzko arazoei buruzko informazio gehiago lortzeko, ikusi Quartus II Softwarearen bertsio-oharrak.

Gailu Familien laguntza

15–2 taulak Altera IP nukleoetarako gailuen laguntza-mailak zehazten ditu.

15-2 taula. Altera IP Core gailuen laguntza-mailak

FPGA Gailuen Familiak HardCopy Gailu Familiak
Aurretiazko laguntza—IP nukleoa gailu-familia honen aurretiazko denbora-ereduekin egiaztatzen da. IP nukleoak baldintza funtzional guztiak betetzen ditu, baina baliteke gailu familiarentzako denbora-analisia egiten ari dela. Ekoizpen diseinuetan erabil daiteke kontu handiz. HardCopy Companion—IP nukleoa kopia gogorreko gailu osagarriaren aurretiazko denbora-ereduekin egiaztatzen da. IP nukleoak baldintza funtzional guztiak betetzen ditu, baina baliteke HardCopy gailuen familiako denbora-analisia egiten ari dela. Ekoizpen diseinuetan erabil daiteke kontu handiz.
Azken laguntza—IP nukleoa gailu familia honen azken denbora-modeloekin egiaztatzen da. IP nukleoak gailu-familiaren funtzionaltasun- eta denbora-baldintza guztiak betetzen ditu eta ekoizpen-diseinuetan erabil daiteke. HardCopy Konpilazioa—IP nukleoa HardCopy gailuen familiako azken denboraren ereduekin egiaztatzen da. IP nukleoak gailu-familiaren funtzionaltasun- eta denbora-baldintza guztiak betetzen ditu eta ekoizpen-diseinuetan erabil daiteke.

15-3 taulak DDR, DDR2 eta DDR3 SDRAM kontrolagailuek ALTMEMPHY IP duten Altera gailu familientzako eskaintzen duten laguntza-maila erakusten du.

15-3 taula. Gailu Familien laguntza

Gailu Familia Protokoloa
DDR eta DDR2 DDR3
Arria® GX Finala Euskarririk ez
Arria II GX Finala Finala
Cyclone® III Finala Euskarririk ez
Zikloia III LS Finala Euskarririk ez
IV E zikloia Finala Euskarririk ez
IV GX zikloia Finala Euskarririk ez
HardCopy II Ikusi Altera-ko Berriak IP orrira webgunea. Euskarririk ez
Stratix® II Finala Euskarririk ez
Stratix II GX Finala Euskarririk ez
Beste gailu-familia batzuk Euskarririk ez Euskarririk ez

Ezaugarriak

ALTMENFIA Megafuntzioa

15–4 taulak ALTMEMPHY megafuntziorako funtsezko ezaugarrien euskarria laburbiltzen du.

15-4 taula. ALTMEMPHY Megafuntzio Ezaugarrien euskarria

Ezaugarri DDR eta DDR2 DDR3
Onartutako gailu guztietan Altera PHY Interface (AFI) laguntza.
Hasierako kalibrazio automatizatua irakurritako datuen denboraren kalkulu konplikatuak ezabatuz.
liburukiatage eta tenperatura (VT) jarraipena DDR, DDR2 eta DDR3 SDRAM interfazeetarako errendimendu egonkor handiena bermatzen duena.
Datu-bide autonomoa, Altera kontrolagailu edo hirugarrenen kontrolagailu batekin konexioa egiten duen denbora-bide kritikoetatik independentea.
Tasa osoko interfazea
Tasa erdiko interfazea
Parametroen editorea erabiltzeko erraza

Horrez gain, ALTMEMPHY megafuntzioak DDR3 SDRAM osagaiak onartzen ditu berdindu gabe:

  • ALTMEMPHY megafuntzioak DDR3 SDRAM osagaiak onartzen ditu Arria II GX gailuetarako berdinketarik gabe erlojua, helbidea eta komando-buserako T-topologia erabiliz:
    • Hainbat txip aukeraketa onartzen ditu.
  • DDR3 SDRAM PHY fMAX berdindu gabe 400 MHz-koa da txip bakarreko aukeraketarako.
  • Ez da onartzen datu-maskaren (DM) pinetarako ×4 DDR3 SDRAM DIMM edo osagaietarako; beraz, hautatu Ez FPGAko Drive DM pinetarako ×4 gailu erabiltzen dituzunean.
  • ALTMEMPHY megafuntzioak tasa erdiko DDR3 SDRAM interfazeak onartzen ditu soilik.

Errendimendu handiko kontrolagailua II

15-5 taulak DDR, DDR2 eta DDR3 SDRAM HPC II-ren funtsezko funtzioen laguntza laburtzen du.

15-5 taula. Ezaugarrien laguntza (1. atala)

Ezaugarri DDR eta DDR2 DDR3
Tasa erdiko kontrolagailua
AFI ALTMEMPHY laguntza
Avalon® Memory Mapped (Avalon-MM) interfaze lokalerako laguntza

15-5 taula. Ezaugarrien laguntza (2. atala)

Ezaugarri DDR eta DDR2 DDR3
Komando konfiguragarria aurreikusteko banku-kudeaketa ordenako irakurketa eta idazketarekin
Latentzia gehigarria
Avalon leherketa-luzera arbitrariorako laguntza
Memoria malgua lehertzeko egokitzaile integratua
Tokiko memoriarako helbide-mapeaketa konfiguragarriak
Tamaina- eta modu-erregistro-ezarpenen eta memoriaren denboraren exekuzio-denboraren aukerako konfigurazioa
Array partziala autofreskatzea (PASR)
Industriako estandar DDR3 SDRAM gailuetarako laguntza
Autofreskatzeko komandorako aukerako laguntza
Erabiltzaileak kontrolatutako itzaltzeko komandorako aukerako laguntza
Desaktibatzeko komando automatikorako laguntza aukerakoa denbora-muga programagarriarekin
Auto-prekarga irakurtzeko eta auto-aurrekarga idazteko komandoetarako laguntza aukerakoa
Erabiltzaile-kontrolatzailea freskatzeko laguntza aukerakoa
SOPC Builder Flow-en kontrolagailu anitzeko erlojua partekatzea aukerakoa
Erroreak zuzentzeko kodeketa integratua (ECC) 72 biteko funtzioa
ECC funtzio integratua, 16, 24 eta 40 biteko
Hitz partzialak idazteko laguntza aukerako erroreen zuzenketa automatikoarekin
SOPC Builder prest
OpenCore Plus ebaluaziorako laguntza
IP simulazio funtzionalaren ereduak Altera-k onartzen dituen VHDL eta Verilog HDL simulagailuan erabiltzeko

15-5 taulako oharrak:

  1. HPC II-k tRCD-1-en latentzia gehigarrien balioak handiagoak edo berdinak onartzen ditu, erloju-zikloaren unitatean (tCK).
  2. Eginbide hau ez da onartzen berdinketarekin DDR3 SDRAM-ekin.

Onartu gabeko eginbideak

15–6 taulak Alteraren ALTMEMPHYn oinarritutako kanpoko memoria-interfazeetarako onartzen ez diren funtzioak laburbiltzen ditu.

15–6 taula. Onartu gabeko eginbideak

Memoria Protokoloa Onartu gabeko eginbidea
DDR eta DDR2 SDRAM Denboraren simulazioa
Leherketaren luzera 2
Leherketa partziala eta lerrokatu gabeko leherketa ECC eta ez-ECC moduan DM pinak desgaituta daudenean
DDR3 SDRAM Denboraren simulazioa
Leherketa partziala eta lerrokatu gabeko leherketa ECC eta ez-ECC moduan DM pinak desgaituta daudenean
Stratix III eta Stratix IV
DIMM euskarria
Tasa osoko interfazeak

MegaCore egiaztapena

Altera-k ausazko proba zabalak egiten ditu, proba funtzionalaren estaldurarekin, industriako Denali eredu estandarrak erabiliz, DDR, DDR2 eta DDR3 SDRAM kontrolagailuen funtzionaltasuna ALTMEMPHY IP-arekin ziurtatzeko.

Baliabideen Erabilera

Atal honek ALTMEMPHY duten kanpoko memoria-kontrolatzaileentzako baliabideen erabilera-informazio arrunta eskaintzen du onartzen diren gailu familientzat. Informazio hau jarraibide gisa soilik ematen da; baliabideen erabilera datu zehatzak lortzeko, zure IP nukleoa sortu eta Quartus II softwareak sortutako txostenak ikusi behar dituzu.
15–7 taulan ALTMEMPHY megafuntziorako baliabideen erabilera-datuak eta Arria II GX gailuetarako DDR3 errendimendu handiko kontrolagailu II II.

15–7 taula. Baliabideen erabilera Arria II GX gailuetan (1. zatia)

Protokoloa Memoria Zabalera (bit) Konbinazioa ALUTS Logika Erregistroak Mem ALUTak M9K Blokeak M144K Blokeak Memor y (bit)
Kontrolatzailea
DDR3

(Tasa erdia)

8 1,883 1,505 10 2 0 4,352
16 1,893 1,505 10 4 0 8,704
64 1,946 1,521 18 15 0 34,560
72 1,950 1,505 10 17 0 39,168

15–7 taula. Baliabideen erabilera Arria II GX gailuetan (2. zatia)

Protokoloa Memoria Zabalera (bit) Konbinazioa ALUTS Logika Erregistroak Mem ALUTak M9K Blokeak M144K Blokeak Memor y (bit)
Kontrolatzailea+PHY
DDR3

(Tasa erdia)

8 3,389 2,760 12 4 0 4,672
16 3,457 2,856 12 7 0 9,280
64 3,793 3,696 20 24 0 36,672
72 3,878 3,818 12 26 0 41,536

15–8 taulak DDR2 errendimendu handiko kontrolagailu eta kontrolagailurako baliabideen erabilera-datuak erakusten ditu eta PHY, Arria II GX gailuetarako tasa erdiko eta tasa osoko konfigurazioetarako.

15–8 taula. DDR2 baliabideen erabilera Arria II GX gailuetan

Protokoloa Memoria Zabalera (bit) Konbinazioa ALUTS Logika Erregistroak Mem ALUTak M9K Blokeak M144K Blokeak Memoria (Bitsak)
Kontrolatzailea
DDR2

(Tasa erdia)

8 1,971 1,547 10 2 0 4,352
16 1,973 1,547 10 4 0 8,704
64 2,028 1,563 18 15 0 34,560
72 2,044 1,547 10 17 0 39,168
DDR2

(Tasa osoa)

8 2,007 1,565 10 2 0 2,176
16 2,013 1,565 10 2 0 4,352
64 2,022 1,565 10 8 0 17,408
72 2,025 1,565 10 9 0 19,584
Kontrolatzailea+PHY
DDR2

(Tasa erdia)

8 3,481 2,722 12 4 0 4,672
16 3,545 2,862 12 7 0 9,280
64 3,891 3,704 20 24 0 36,672
72 3,984 3,827 12 26 0 41,536
DDR2

(Tasa osoa)

8 3,337 2,568 29 2 0 2,176
16 3,356 2,558 11 4 0 4,928
64 3,423 2,836 31 12 0 19,200
72 3,445 2,827 11 14 0 21,952

15–9 taulak DDR2 errendimendu handiko kontrolagailu eta kontrolagailurako baliabideen erabilera-datuak erakusten ditu eta PHY, Cyclone III gailuetarako tasa erdiko eta tasa osoko konfigurazioetarako.

15–9 taula. DDR2 baliabideen erabilera Cyclone III gailuetan

Protokoloa Memoria Zabalera (bit) Logika Erregistroak Zelula Logikoak M9K blokeak Memoria (Bitsak)
Kontrolatzailea
DDR2

(Tasa erdia)

8 1,513 3,015 4 4,464
16 1,513 3,034 6 8,816
64 1,513 3,082 18 34,928
72 1,513 3,076 19 39,280
DDR2

(Tasa osoa)

8 1,531 3,059 4 2,288
16 1,531 3,108 4 4,464
64 1,531 3,134 10 17,520
72 1,531 3,119 11 19,696
Kontrolatzailea+PHY
DDR2

(Tasa erdia)

8 2,737 5,131 6 4,784
16 2,915 5,351 9 9,392
64 3,969 6,564 27 37,040
72 4,143 6,786 28 41,648
DDR2

(Tasa osoa)

8 2,418 4,763 6 2,576
16 2,499 4,919 6 5,008
64 2,957 5,505 15 19,600
72 3,034 5,608 16 22,032

Sistemaren eskakizunak

DDR3 SDRAM kontroladorea ALTMEMPHY IP-rekin MegaCore IP Liburutegiaren zati bat da, Quartus II softwarearekin banatzen dena eta Alteratik deskarga daitekeena. webgunea, www.altera.com.

Ikurra Sistemaren eskakizunetarako eta instalaziorako argibideetarako, ikus Altera Software Instalazioa eta Lizentzia.

Instalazioa eta Lizentzia

15-2 Irudiak direktorio-egitura erakusten du DDR3 SDRAM kontrolagailua ALTMEMPHY IParekin instalatu ondoren, non instalazio-direktorioa da. Windows-en instalazio-direktorio lehenetsia c:\altera\ da ; Linux-en /opt/altera da .

15-2 irudia. Direktorioaren Egitura
Direktorioaren Egitura

MegaCore funtziorako lizentzia bat behar duzu bere funtzionaltasunarekin eta errendimenduarekin guztiz pozik zaudenean eta zure diseinua produkziora eraman nahi duzunean.
DDR3 SDRAM HPC erabiltzeko, lizentzia eska dezakezu file Alteratik web gunean www.altera.com/licensing eta instalatu zure ordenagailuan. Lizentzia eskatzen duzunean file, Alterak lizentzia.dat bat bidaltzen dizu file. Interneterako sarbidea ez baduzu, jarri harremanetan tokiko ordezkariarekin.
DDR3 SDRAM HPC II erabiltzeko, jarri harremanetan tokiko salmenta-ordezkariarekin lizentzia bat eskatzeko.

Doako Ebaluazioa

Alteraren OpenCore Plus ebaluazio-eginbidea DDR3 SDRAM HPC-ri soilik dagokio. OpenCore Plus ebaluazio funtzioarekin, ekintza hauek egin ditzakezu:

  • Simulatu megafuntzio baten portaera (Altera MegaCore funtzioa edo AMPPSM megafuntzioa) zure sisteman.
  • Egiaztatu zure diseinuaren funtzionaltasuna, baita bere tamaina eta abiadura ebaluatu azkar eta erraz.
  • Sortu denbora mugatuko gailuen programazioa files MegaCore funtzioak dituzten diseinuetarako.
  • Programatu gailu bat eta egiaztatu zure diseinua hardwarean.

Megafuntziorako lizentzia bat erosi behar duzu bere funtzionaltasunarekin eta errendimenduarekin guztiz pozik zaudenean eta zure diseinua ekoizpenera eraman nahi duzunean.

OpenCore Plus Time-out portaera

OpenCore Plus hardware-ebaluazioak bi funtzionamendu modu hauek onartzen ditu:

  • Lotu gabe: diseinua denbora mugatu batean exekutatzen da
  • Estekatuta: zure arbelaren eta ordenagailu ostalariaren arteko konexioa behar du. Diseinu bateko megafuntzio guztiek ainguratu modua onartzen badute, gailuak denbora luzeagoan edo mugagabean funtziona dezake

Gailu bateko megafuntzio guztiak aldi berean iraungitzen dira ebaluazio-denbora murrizgarriena iristen denean. Diseinu batean megafuntzio bat baino gehiago badago, megafuntzio zehatz baten denbora-muga-jokaera gainontzeko megafuntzioen denbora-muga-jokaera ezkutatu daiteke.

Ikurra MegaCore funtzioetarako, lotu gabeko denbora-muga ordu 1 da; lotuta dagoen denbora-mugaren balioa mugagabea da.

Zure diseinuak funtzionatzeari uzten dio hardwarearen ebaluazio-denbora iraungi eta local_ready irteera baxua izan ondoren.

Dokumentuen berrikuspen historia

15–10 taulan dokumentu honen berrikuspen-historia zerrendatzen da.

15–10 taula. Dokumentuen berrikuspen historia

Data Bertsioa Aldaketak
2012eko azaroa 1.2 Kapituluaren zenbakia 13tik 15era aldatu da.
2012ko ekaina 1.1 Iritzia ikonoa gehitu da.
2011eko azaroa 1.0 Argitaratze-informazio konbinatua, gailuen familiaren laguntza, eginbideen zerrenda eta DDR, DDR2 eta DDR3-rako onartzen ez diren eginbideen zerrenda.

Logotipoa

Dokumentuak / Baliabideak

ALTERA DDR2 SDRAM kontrolagailuak [pdfArgibideak
DDR2 SDRAM kontrolagailuak, DDR2, SDRAM kontrolagailuak, kontrolagailuak

Erreferentziak

Utzi iruzkin bat

Zure helbide elektronikoa ez da argitaratuko. Beharrezko eremuak markatuta daude *