Mga Tagubilin sa Mga Controller ng ALTERA DDR2 SDRAM

Mga Controller ng ALTERA DDR2 SDRAM

Mga nilalaman magtago

1 Mahalagang Impormasyon

2 Impormasyon sa Paglabas

3 Suporta sa Pamilya ng Device

4 Mga tampok

5 Mga Hindi Sinusuportahang Feature

6 Pagpapatunay ng MegaCore

7 Paggamit ng Mapagkukunan

8 Mga Kinakailangan sa System

9 Pag-install at Paglilisensya

10 Kasaysayan ng Pagbabago ng Dokumento

11 Mga Dokumento / Mga Mapagkukunan

11.1 Mga sanggunian

12 Mga Kaugnay na Post

Mahalagang Impormasyon

Ang Altera® DDR, DDR2, at DDR3 SDRAM Controllers na may ALTMEMPHY IP ay nagbibigay ng mga pinasimpleng interface sa industriya-standard na DDR, DDR2, at DDR3 SDRAM. Ang ALTMEMPHY megafunction ay isang interface sa pagitan ng memory controller at ng mga memory device, at nagsasagawa ng read at write operations sa memory. Gumagana ang DDR, DDR2, at DDR3 SDRAM Controller na may ALTMEMHY IP kasabay ng Altera ALTMEMHY megafunction.
Ang DDR at DDR2 SDRAM Controllers na may ALTMEMPHY IP at ALTMEMPHY megafunction ay nag-aalok ng full-rate o half-rate na mga interface ng DDR at DDR2 SDRAM. Ang DDR3 SDRAM Controller na may ALTMEMPHY IP at ALTMEMPHY megafunction ay sumusuporta sa mga interface ng DDR3 SDRAM sa half-rate mode. Ang DDR, DDR2, at DDR3 SDRAM Controllers na may ALTMEMHY IP ay nag-aalok ng high-performance controller II (HPC II), na nagbibigay ng mataas na kahusayan at mga advanced na feature. Ang Figure 15–1 ay nagpapakita ng isang system-level diagram kasama ang exampang pinakamataas na antas file na nilikha ng DDR, DDR2, o DDR3 SDRAM Controller na may ALTMEMHY IP para sa iyo.

Larawan 15–1. System-Level Diagram

Paalala sa Figure 15–1:
(1) Kapag pinili mo ang Instantiate DLL Externally, ang delay-locked loop (DLL) ay i-instantiate sa labas ng ALTMEMPHY megafunction.

Ang MegaWizard™ Plug-In Manager ay bumubuo ng exampang pinakamataas na antas file, na binubuo ng isang exampang driver, at ang iyong DDR, DDR2, o DDR3 SDRAM high-performance controller custom variation. Ang controller ay nagbibigay ng isang instance ng ALTMEMPHY megafunction na kung saan ay nagpapalabas ng phase-locked loop (PLL) at DLL. Maaari mo ring i-instantiate ang DLL sa labas ng ALTMEMPHY megafunction upang ibahagi ang DLL sa pagitan ng maraming pagkakataon ng ALTMEMPHY megafunction. Hindi ka maaaring magbahagi ng PLL sa pagitan ng maraming instance ng ALTMEMPHY megafunction, ngunit maaari mong ibahagi ang ilan sa mga output ng PLL clock sa pagitan ng maraming pagkakataong ito.

© 2012 Altera Corporation. Lahat ng karapatan ay nakalaan. Ang mga salita at logo ng ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS at STRATIX ay mga trademark ng Altera Corporation at nakarehistro sa U.S. Patent and Trademark Office at sa ibang mga bansa. Ang lahat ng iba pang salita at logo na kinilala bilang mga trademark o marka ng serbisyo ay pag-aari ng kani-kanilang mga may hawak tulad ng inilarawan sa www.altera.com/common/legal.html. Ginagarantiyahan ng Altera ang pagganap ng mga produktong semiconductor nito sa kasalukuyang mga detalye alinsunod sa karaniwang warranty ng Altera, ngunit inilalaan ang karapatang gumawa ng mga pagbabago sa anumang produkto at serbisyo anumang oras nang walang abiso. Walang pananagutan o pananagutan ang Altera na nagmumula sa aplikasyon o paggamit ng anumang impormasyon, produkto, o serbisyong inilarawan dito maliban kung hayagang sinang-ayunan sa sulat ng Altera. Pinapayuhan ang mga customer ng Altera na kunin ang pinakabagong bersyon ng mga detalye ng device bago umasa sa anumang nai-publish na impormasyon at bago maglagay ng mga order para sa mga produkto o serbisyo.

Ang exampang pinakamataas na antas file ay isang ganap na gumaganang disenyo na maaari mong gayahin, i-synthesize, at gamitin sa hardware. Ang exampAng driver ay isang self-test module na nagbibigay ng read and write command sa controller at sinusuri ang read data para makagawa ng pass o fail, at sumubok ng kumpletong signal.
Ang ALTMEMPHY megafunction ay lumilikha ng datapath sa pagitan ng memory device at ng memory controller. Ang megafunction ay magagamit bilang isang stand-alone na produkto o maaaring gamitin kasabay ng Altera high-performance memory controller.
Kapag ginagamit ang ALTMEMPHY megafunction bilang isang stand-alone na produkto, gamitin sa alinman sa custom o third-party na controllers.

Para sa mga bagong disenyo, inirerekomenda ni Altera ang paggamit ng UniPHY-based external memory interface, gaya ng DDR2 at DDR3 SDRAM controllers na may UniPHY, QDR II at QDR II+ SRAM controllers na may UniPHY, o RLDRAM II controller na may UniPHY.

Impormasyon sa Paglabas

Ang talahanayan 15–1 ay nagbibigay ng impormasyon tungkol sa release na ito ng DDR3 SDRAM Controller na may ALTMEMPHY IP.

mesa 15–1. Impormasyon sa Paglabas

item	Paglalarawan
Bersyon	11.1
Petsa ng Paglabas	Nobyembre 2011
Mga Code sa Pag-order	IP-SDRAM/HPDDR (DDR SDRAM HPC) IP-SDRAM/HPDDR2 (DDR2 SDRAM HPC) IP-HPMCII (HPC II)
Mga ID ng produkto	00BE (DDR SDRAM) 00BF (DDR2 SDRAM) 00C2 (DDR3 SDRAM) 00CO (ALTMEMPHY Megafunction)
ID ng vendor	6AF7

Bine-verify ng Altera na ang kasalukuyang bersyon ng software ng Quartus® II ay pinagsama-sama ang nakaraang bersyon ng bawat MegaCore function. Ang MegaCore IP Library Release Notes at Errata ay nag-uulat ng anumang mga pagbubukod sa pag-verify na ito. Hindi bini-verify ng Altera ang compilation sa mga bersyon ng MegaCore function na mas luma sa isang release. Para sa impormasyon tungkol sa mga isyu sa DDR, DDR2, o DDR3 SDRAM high-performance controller at ang ALTMEMPHY megafunction sa isang partikular na bersyon ng Quartus II, sumangguni sa Quartus II Software Release Notes.

Suporta sa Pamilya ng Device

Tinutukoy ng talahanayan 15–2 ang mga antas ng suporta ng device para sa mga core ng Altera IP.

Talahanayan 15–2. Mga Antas ng Suporta sa Altera IP Core Device

Mga Pamilya ng FPGA Device	Mga Pamilya ng HardCopy Device
Paunang suporta—Ang IP core ay na-verify gamit ang mga paunang modelo ng timing para sa pamilya ng device na ito. Natutugunan ng IP core ang lahat ng functional na kinakailangan, ngunit maaaring sumasailalim pa rin sa pagsusuri ng timing para sa pamilya ng device. Maaari itong magamit sa mga disenyo ng produksyon nang may pag-iingat.	HardCopy Companion—Ang IP core ay na-verify gamit ang mga paunang modelo ng timing para sa Hard Copy na kasamang device. Natutugunan ng IP core ang lahat ng functional na kinakailangan, ngunit maaaring sumasailalim pa rin sa pagsusuri ng timing para sa pamilya ng HardCopy device. Maaari itong magamit sa mga disenyo ng produksyon nang may pag-iingat.
Panghuling suporta—Ang IP core ay na-verify gamit ang mga modelo ng panghuling timing para sa pamilya ng device na ito. Natutugunan ng IP core ang lahat ng kinakailangan sa paggana at timing para sa pamilya ng device at maaaring gamitin sa mga disenyo ng produksyon.	HardCopy Compilation—Ang IP core ay na-verify gamit ang mga huling modelo ng timing para sa pamilya ng HardCopy device. Natutugunan ng IP core ang lahat ng kinakailangan sa paggana at timing para sa pamilya ng device at maaaring gamitin sa mga disenyo ng produksyon.

Ipinapakita sa talahanayan 15–3 ang antas ng suporta na inaalok ng DDR, DDR2, at DDR3 SDRAM Controllers na may ALTMEMPHY IP para sa mga pamilya ng Altera device.

Talahanayan 15–3. Suporta sa Pamilya ng Device

Pamilya ng Device	Protocol
Pamilya ng Device	DDR at DDR2	DDR3
Arria® GX	Pangwakas	Walang suporta
Arria II GX	Pangwakas	Pangwakas
Cyclone® III	Pangwakas	Walang suporta
Bagyo III LS	Pangwakas	Walang suporta
Bagyo IV E	Pangwakas	Walang suporta
Bagyo IV GX	Pangwakas	Walang suporta
HardCopy II	Sumangguni sa What's New in Altera IP page ng Altera website.	Walang suporta
Stratix® II	Pangwakas	Walang suporta
Stratix II GX	Pangwakas	Walang suporta
Iba pang pamilya ng device	Walang suporta	Walang suporta

Mga tampok

ALTMEMPHY Megafunction

Ang talahanayan 15–4 ay nagbubuod ng pangunahing suporta sa tampok para sa ALTMEMPHY megafunction.

Talahanayan 15–4. ALTMEMPHY Megafunction Feature Support

Tampok	DDR at DDR2	DDR3
Suporta para sa Altera PHY Interface (AFI) sa lahat ng sinusuportahang device.	✓	✓
Awtomatikong paunang pagkakalibrate na nag-aalis ng mga kumplikadong pagkalkula ng timing ng data ng pagbasa.	✓	✓
Voltage at pagsubaybay sa temperatura (VT) na ginagarantiyahan ang maximum na matatag na pagganap para sa mga interface ng DDR, DDR2, at DDR3 SDRAM.	✓	✓
Self-contained na datapath na gumagawa ng koneksyon sa isang Altera controller o isang third-party na controller na hiwalay sa mga kritikal na path ng timing.	✓	✓
Full-rate na interface	✓	—
Half-rate na interface	✓	✓
Madaling gamitin na parameter editor	✓	✓

Bilang karagdagan, ang ALTMEMPHY megafunction ay sumusuporta sa mga bahagi ng DDR3 SDRAM nang walang leveling:

Sinusuportahan ng ALTMEMPHY megafunction ang mga bahagi ng DDR3 SDRAM nang walang leveling para sa Arria II GX device gamit ang T-topology para sa orasan, address, at command bus:
- Sinusuportahan ang maramihang pagpili ng chip.
Ang DDR3 SDRAM PHY na walang leveling fMAX ay 400 MHz para sa solong chip na pinili.

Walang suporta para sa mga pin ng data-mask (DM) para sa ×4 DDR3 SDRAM DIMM o mga bahagi, kaya piliin ang Hindi para sa mga Pin ng Drive DM mula sa FPGA kapag gumagamit ng ×4 na device.
Ang ALTMEMPHY megafunction ay sumusuporta lamang sa mga half-rate na mga interface ng DDR3 SDRAM.

High-Performance Controller II

Ang talahanayan 15–5 ay nagbubuod ng pangunahing suporta sa tampok para sa DDR, DDR2, at DDR3 SDRAM HPC II.

Talahanayan 15–5. Suporta sa Tampok (Bahagi 1 ng 2)

Tampok	DDR at DDR2	DDR3
Half-rate na controller	✓	✓
Suporta para sa AFI ALTMEMPHY	✓	✓
Suporta para sa lokal na interface ng Avalon®Memory Mapped (Avalon-MM).	✓	✓

Talahanayan 15–5. Suporta sa Tampok (Bahagi 2 ng 2)

Tampok	DDR at DDR2	DDR3
Configurable command look-ahead na pamamahala sa bangko na may in-order na pagbabasa at pagsusulat	✓	✓
Additive latency	✓	✓
Suporta para sa di-makatwirang haba ng pagsabog ng Avalon	✓	✓
Built-in na flexible memory burst adapter	✓	✓
Nako-configure ang Local-to-Memory address mappings	✓	✓
Opsyonal na run-time na configuration ng mga setting ng rehistro ng laki at mode, at timing ng memorya	✓	✓
Partial array self-refresh (PASR)	✓	✓
Suporta para sa pamantayang industriya ng mga DDR3 SDRAM na device	✓	✓
Opsyonal na suporta para sa self-refresh command	✓	✓
Opsyonal na suporta para sa power-down na command na kontrolado ng user	✓	✓
Opsyonal na suporta para sa awtomatikong power-down na command na may programmable time-out	✓	✓
Opsyonal na suporta para sa auto-precharge read at auto-precharge write command	✓	✓
Opsyonal na suporta para sa pag-refresh ng user-controller	✓	✓
Opsyonal na maramihang controller na pagbabahagi ng orasan sa SOPC Builder Flow	✓	✓
Integrated error correction coding (ECC) function na 72-bit	✓	✓
Pinagsamang ECC function, 16, 24, at 40-bit	✓	✓
Suporta para sa partial-word na pagsulat na may opsyonal na awtomatikong pagwawasto ng error	✓	✓
Handa na ang tagabuo ng SOPC
Suporta para sa pagsusuri ng OpenCore Plus	✓	✓
IP functional simulation models para gamitin sa Altera-supported VHDL at Verilog HDL simulator	✓	✓

Mga Tala sa Talahanayan 15–5:

Sinusuportahan ng HPC II ang mga additive latency value na mas malaki o katumbas ng tRCD-1, sa clock cycle unit (tCK).

Ang feature na ito ay hindi sinusuportahan ng DDR3 SDRAM na may leveling.

Mga Hindi Sinusuportahang Feature

Ang Talahanayan 15–6 ay nagbubuod ng mga hindi sinusuportahang feature para sa Altera's ALTMEMPHY-based external memory interface.

Talahanayan 15–6. Mga Hindi Sinusuportahang Feature

Memory Protocol	Unsuppoted Feature
DDR at DDR2 SDRAM	Timing simulation
	Haba ng pagsabog ng 2
	Partial burst at unaligned burst sa ECC at non-ECC mode kapag naka-disable ang mga DM pin
DDR3 SDRAM	Timing simulation
	Partial burst at unaligned burst sa ECC at non-ECC mode kapag naka-disable ang mga DM pin
	Stratix III at Stratix IV
	suporta sa DIMM
	Full-rate na mga interface

Pagpapatunay ng MegaCore

Nagsasagawa ang Altera ng malawak na random, nakadirekta na mga pagsubok na may saklaw ng functional na pagsubok gamit ang mga modelong Denali na pamantayan sa industriya upang matiyak ang functionality ng DDR, DDR2, at DDR3 SDRAM Controllers na may ALTMEMPHY IP.

Paggamit ng Mapagkukunan

Ang seksyong ito ay nagbibigay ng tipikal na impormasyon sa paggamit ng mapagkukunan para sa mga external na memory controller na may ALTMEMPHY para sa mga sinusuportahang pamilya ng device. Ang impormasyong ito ay ibinigay bilang gabay lamang; para sa tumpak na data ng paggamit ng mapagkukunan, dapat mong buuin ang iyong IP core at sumangguni sa mga ulat na nabuo ng software ng Quartus II.
Ipinapakita ng talahanayan 15–7 ang data ng paggamit ng mapagkukunan para sa ALTMEMPHY megafunction, at ang DDR3 high-performance controller II para sa Arria II GX device.

Talahanayan 15–7. Paggamit ng Resource sa Arria II GX Device (Bahagi 1 ng 2)

Protocol	Alaala Lapad (Bits)	Kombinasyonal ALUTS	Lohika Nagrerehistro	Si Mem ALUTs	M9K Mga bloke	M144K Mga bloke	Memor y (Bits)
Controller
DDR3 (Kalahating rate)	8	1,883	1,505	10	2	0	4,352
	16	1,893	1,505	10	4	0	8,704
	64	1,946	1,521	18	15	0	34,560
	72	1,950	1,505	10	17	0	39,168

Talahanayan 15–7. Paggamit ng Resource sa Arria II GX Device (Bahagi 2 ng 2)

Protocol	Alaala Lapad (Bits)	Kombinasyonal ALUTS	Lohika Nagrerehistro	Si Mem ALUTs	M9K Mga bloke	M144K Mga bloke	Memor y (Bits)
Controller+PHY
DDR3 (Kalahating rate)	8	3,389	2,760	12	4	0	4,672
	16	3,457	2,856	12	7	0	9,280
	64	3,793	3,696	20	24	0	36,672
	72	3,878	3,818	12	26	0	41,536

Ipinapakita ng talahanayan 15–8 ang data ng paggamit ng mapagkukunan para sa DDR2 na may mataas na pagganap na controller at controller kasama ang PHY, para sa half-rate at full-rate na mga configuration para sa Arria II GX device.

Talahanayan 15–8. DDR2 Resource Utilization sa Arria II GX Devices

Protocol	Alaala Lapad (Bits)	Kombinasyonal ALUTS	Lohika Nagrerehistro	Si Mem ALUTs	M9K Mga bloke	M144K Mga bloke	Alaala (Bits)
Controller
DDR2 (Kalahating rate)	8	1,971	1,547	10	2	0	4,352
	16	1,973	1,547	10	4	0	8,704
	64	2,028	1,563	18	15	0	34,560
	72	2,044	1,547	10	17	0	39,168
DDR2 (Full rate)	8	2,007	1,565	10	2	0	2,176
	16	2,013	1,565	10	2	0	4,352
	64	2,022	1,565	10	8	0	17,408
	72	2,025	1,565	10	9	0	19,584
Controller+PHY
DDR2 (Kalahating rate)	8	3,481	2,722	12	4	0	4,672
	16	3,545	2,862	12	7	0	9,280
	64	3,891	3,704	20	24	0	36,672
	72	3,984	3,827	12	26	0	41,536
DDR2 (Full rate)	8	3,337	2,568	29	2	0	2,176
	16	3,356	2,558	11	4	0	4,928
	64	3,423	2,836	31	12	0	19,200
	72	3,445	2,827	11	14	0	21,952

Ipinapakita ng talahanayan 15–9 ang data ng paggamit ng mapagkukunan para sa DDR2 na may mataas na pagganap na controller at controller kasama ang PHY, para sa half-rate at full-rate na mga configuration para sa Cyclone III device.

Talahanayan 15–9. DDR2 Resource Utilization sa Cyclone III Devices

Protocol	Alaala Lapad (Bits)	Lohika Nagrerehistro	Mga Logic Cell	Mga bloke ng M9K	Alaala (Bits)
Controller
DDR2 (Kalahating rate)	8	1,513	3,015	4	4,464
	16	1,513	3,034	6	8,816
	64	1,513	3,082	18	34,928
	72	1,513	3,076	19	39,280
DDR2 (Full rate)	8	1,531	3,059	4	2,288
	16	1,531	3,108	4	4,464
	64	1,531	3,134	10	17,520
	72	1,531	3,119	11	19,696
Controller+PHY
DDR2 (Kalahating rate)	8	2,737	5,131	6	4,784
	16	2,915	5,351	9	9,392
	64	3,969	6,564	27	37,040
	72	4,143	6,786	28	41,648
DDR2 (Full rate)	8	2,418	4,763	6	2,576
	16	2,499	4,919	6	5,008
	64	2,957	5,505	15	19,600
	72	3,034	5,608	16	22,032

Mga Kinakailangan sa System

Ang DDR3 SDRAM Controller na may ALTMEMPHY IP ay isang bahagi ng MegaCore IP Library, na ipinamamahagi kasama ang Quartus II software at nada-download mula sa Altera website, www.altera.com.

Para sa mga kinakailangan ng system at mga tagubilin sa pag-install, sumangguni sa Altera Software Installation & Licensing.

Pag-install at Paglilisensya

Ipinapakita ng Figure 15–2 ang istraktura ng direktoryo pagkatapos mong i-install ang DDR3 SDRAM Controller na may ALTMEMPHY IP, kung saan ang ay ang direktoryo ng pag-install. Ang default na direktoryo ng pag-install sa Windows ay c:\altera\ ; sa Linux ito ay /opt/altera .

Larawan 15–2. Istruktura ng Direktoryo

Kailangan mo lang ng lisensya para sa MegaCore function kapag ganap kang nasiyahan sa functionality at performance nito, at gusto mong dalhin ang iyong disenyo sa produksyon.
Para magamit ang DDR3 SDRAM HPC, maaari kang humiling ng lisensya file mula sa Altera web site sa www.altera.com/licensing at i-install ito sa iyong computer. Kapag humingi ka ng lisensya file, nag-email sa iyo ang Altera ng license.dat file. Kung wala kang access sa Internet, makipag-ugnayan sa iyong lokal na kinatawan.
Upang gamitin ang DDR3 SDRAM HPC II, makipag-ugnayan sa iyong lokal na sales representative para mag-order ng lisensya.

Libreng Pagsusuri

Ang tampok na pagsusuri ng OpenCore Plus ng Altera ay naaangkop lamang sa DDR3 SDRAM HPC. Gamit ang tampok na pagsusuri ng OpenCore Plus, maaari mong gawin ang mga sumusunod na aksyon:

Gayahin ang pag-uugali ng isang megafunction (Altera MegaCore function o AMPPSM megafunction) sa loob ng iyong system.
I-verify ang functionality ng iyong disenyo, pati na rin suriin ang laki at bilis nito nang mabilis at madali.

Bumuo ng programming ng device na limitado sa oras files para sa mga disenyo na may kasamang MegaCore function.
Mag-program ng device at i-verify ang iyong disenyo sa hardware.

Kailangan mong bumili lamang ng lisensya para sa megafunction kapag ganap kang nasiyahan sa functionality at performance nito, at gusto mong dalhin ang iyong disenyo sa produksyon.

OpenCore Plus Time-Out na Gawi

Maaaring suportahan ng OpenCore Plus hardware evaluation ang sumusunod na dalawang mode ng operasyon:

Untethered—ang disenyo ay tumatakbo sa limitadong oras

Naka-tether—nangangailangan ng koneksyon sa pagitan ng iyong board at ng host computer. Kung ang tethered mode ay sinusuportahan ng lahat ng megafunction sa isang disenyo, ang device ay maaaring gumana nang mas matagal o walang katiyakan.

Ang lahat ng megafunction sa isang device ay sabay-sabay na nag-time out kapag naabot na ang pinakamahigpit na oras ng pagsusuri. Kung mayroong higit sa isang megafunction sa isang disenyo, ang isang partikular na mega function na time-out na gawi ay maaaring ma-mask ng time-out na gawi ng iba pang mga megafunction.

Para sa MegaCore function, ang untethered time-out ay 1 oras; ang tethered time-out value ay hindi tiyak.

Hihinto sa paggana ang iyong disenyo pagkatapos mag-expire ang oras ng pagsusuri ng hardware at mababa ang local_ready na output.

Kasaysayan ng Pagbabago ng Dokumento

Ang talahanayan 15–10 ay naglilista ng kasaysayan ng rebisyon para sa dokumentong ito.

Talahanayan 15–10. Kasaysayan ng Pagbabago ng Dokumento

Petsa	Bersyon	Mga pagbabago
Nobyembre 2012	1.2	Binago ang numero ng kabanata mula 13 hanggang 15.
Hunyo 2012	1.1	Idinagdag na icon ng Feedback.
Nobyembre 2011	1.0	Pinagsamang Impormasyon sa Paglabas, Suporta sa Pamilya ng Device, Listahan ng Mga Tampok, at listahan ng Mga Hindi Sinusuportahang Feature para sa DDR, DDR2, at DDR3.