アルテラ DDR2 SDRAM コントローラー
重要な情報
ALTMEMPHY IP を備えたアルテラ® DDR、DDR2、および DDR3 SDRAM コントローラは、業界標準の DDR、DDR2、および DDR3 SDRAM への簡素化されたインターフェイスを提供します。 ALTMEMPHY メガファンクションは、メモリ コントローラとメモリ デバイス間のインターフェイスであり、メモリへの読み取りおよび書き込み操作を実行します。 ALTMEMPHY IP を備えた DDR、DDR2、および DDR3 SDRAM コントローラーは、アルテラの ALTMEMPHY メガファンクションと連携して動作します。
ALTMEMPHY IP および ALTMEMPHY メガファンクションを備えた DDR および DDR2 SDRAM コントローラは、フルレートまたはハーフレートの DDR および DDR2 SDRAM インターフェイスを提供します。ALTMEMPHY IP および ALTMEMPHY メガファンクションを備えた DDR3 SDRAM コントローラは、ハーフレート モードで DDR3 SDRAM インターフェイスをサポートします。 ALTMEMPHY IP を搭載した DDR、DDR2、および DDR3 SDRAM コントローラーは、高効率と高度な機能を提供する高性能コントローラー II (HPC II) を提供します。図 15–1 に、ex を含むシステムレベルの図を示します。ampトップレベル file ALTMEMPHY IP を備えた DDR、DDR2、または DDR3 SDRAM コントローラーが自動的に作成します。
図 15–1。システムレベルの図
図 15–1 の注:
(1) [外部で DLL をインスタンス化する] を選択すると、遅延ロック ループ (DLL) が ALTMEMPHY メガファンクションの外部でインスタンス化されます。
MegaWizard™ Plug-In Manager は、exampトップレベル file、元で構成されていますampファイル ドライバー、および DDR、DDR2、または DDR3 SDRAM 高性能コントローラーのカスタム バリエーション。コントローラーは ALTMEMPHY メガファンクションのインスタンスをインスタンス化し、次にフェーズ ロック ループ (PLL) と DLL をインスタンス化します。 ALTMEMPHY メガファンクションの外部で DLL をインスタンス化して、ALTMEMPHY メガファンクションの複数のインスタンス間で DLL を共有することもできます。 ALTMEMPHY メガファンクションの複数のインスタンス間で PLL を共有することはできませんが、これらの複数のインスタンス間で PLL クロック出力の一部を共有することはできます。
© 2012 アルテラ株式会社。無断転載を禁じます。 ALTERA、ARRIA、CYCLONE、HARDCOPY、MAX、MEGACORE、NIOS、QUARTUS、および STRATIX の用語およびロゴは Altera Corporation の商標であり、米国特許商標庁およびその他の国で登録されています。商標またはサービス マークとして識別されるその他のすべての単語およびロゴは、以下で説明されているように、それぞれの所有者の財産です。 www.altera.com/common/legal.html. アルテラは、アルテラの標準保証に従って、現在の仕様に対する半導体製品の性能を保証しますが、予告なしにいつでも製品およびサービスを変更する権利を留保します。 アルテラは、アルテラが書面で明示的に同意した場合を除き、本書に記載されている情報、製品、またはサービスの適用または使用に起因する一切の責任を負わないものとします。 アルテラのお客様は、公開された情報に依存したり、製品やサービスを注文したりする前に、最新バージョンのデバイス仕様を入手することをお勧めします。
元ampトップレベル file は、ハードウェアでシミュレーション、合成、使用できる完全な機能を備えた設計です。元ampファイル ドライバーは、コントローラーに読み取りおよび書き込みコマンドを発行し、読み取りデータをチェックして合格または不合格、およびテスト完了信号を生成するセルフテスト モジュールです。
ALTMEMPHY メガファンクションは、メモリ デバイスとメモリ コントローラの間にデータパスを作成します。このメガファンクションは、スタンドアロン製品として使用することも、アルテラの高性能メモリ・コントローラーと組み合わせて使用することもできます。
ALTMEMPHY メガファンクションをスタンドアロン製品として使用する場合は、カスタムまたはサードパーティのコントローラーと併用してください。
新しいデザインの場合、アルテラは、UniPHY を使用した DDR2 および DDR3 SDRAM コントローラー、UniPHY を使用した QDR II および QDR II+ SRAM コントローラー、または UniPHY を使用した RLDRAM II コントローラーなど、UniPHY ベースの外部メモリー・インターフェースを使用することを推奨します。
リリース情報
表 15–1 に、ALTMEMPHY IP を備えた DDR3 SDRAM コントローラのこのリリースに関する情報を示します。
テーブル 15-1。リリース情報
| アイテム | 説明 |
| バージョン | 11.1 |
| 発売日 | 2011年XNUMX月 |
| 注文コード | IP-SDRAM/HPDDR (DDR SDRAM HPC) IP-SDRAM/HPDDR2 (DDR2 SDRAM HPC) IP-HPMCⅡ（HPCⅡ） |
| 製品 ID | 00BE (DDR SDRAM) 00BF（DDR2 SDRAM） 00C2 (DDR3 SDRAM) 00CO (ALTMEMPHY メガファンクション) |
| ベンダーID | 6AF7 |
アルテラは、Quartus® II ソフトウェアの現行バージョンが各 MegaCore ファンクションの前のバージョンをコンパイルすることを検証します。 MegaCore IP ライブラリのリリース ノートと正誤表には、この検証の例外が報告されています。アルテラは、2 つのリリースよりも古い MegaCore ファンクションのバージョンでのコンパイルを検証しません。特定の Quartus II バージョンにおける DDR、DDR3、または DDRXNUMX SDRAM 高性能コントローラーおよび ALTMEMPHY メガファンクションに関する問題については、「Quartus II ソフトウェア リリース ノート」を参照してください。
デバイス ファミリのサポート
表 15–2 は、アルテラ IP コアのデバイスサポートレベルを定義します。
表 15–2.アルテラ IP コアデバイスのサポートレベル
| FPGA デバイス ファミリ | HardCopy デバイス ファミリ |
| 事前サポート- IP コアは、このデバイス ファミリの予備タイミング モデルを使用して検証されています。 IP コアはすべての機能要件を満たしていますが、デバイス ファミリのタイミング解析がまだ行われている可能性があります。製品設計では注意して使用できます。 | ハードコピー コンパニオン- IP コアは、ハード コピー コンパニオン デバイスの予備タイミング モデルで検証されています。 IP コアはすべての機能要件を満たしていますが、HardCopy デバイス ファミリのタイミング解析がまだ行われている可能性があります。製品設計では注意して使用できます。 |
| 最終サポート- IP コアは、このデバイス ファミリの最終タイミング モデルで検証されています。 IP コアは、デバイス ファミリの機能要件とタイミング要件をすべて満たしており、量産設計で使用できます。 | ハードコピーの編集- IP コアは、HardCopy デバイス ファミリの最終タイミング モデルで検証されています。 IP コアは、デバイス ファミリの機能要件とタイミング要件をすべて満たしており、量産設計で使用できます。 |
表 15–3 に、アルテラ デバイス ファミリの ALTMEMPHY IP を備えた DDR、DDR2、および DDR3 SDRAM コントローラによって提供されるサポートのレベルを示します。
表 15–3.デバイスファミリーのサポート
| デバイスファミリー | プロトコル | |
| DDR と DDR2 | DDR3 | |
| アリア® GX | ファイナル | サポートなし |
| アリアⅡGX | ファイナル | ファイナル |
| サイクロン®Ⅲ | ファイナル | サポートなし |
| サイクロンIII LS | ファイナル | サポートなし |
| サイクロン IV E | ファイナル | サポートなし |
| サイクロンIV GX | ファイナル | サポートなし |
| ハードコピー II | アルテラの「What’s New in Altera IP」ページを参照してください。 webサイト。 | サポートなし |
| Stratix® II | ファイナル | サポートなし |
| Stratix II GX | ファイナル | サポートなし |
| その他のデバイス ファミリ | サポートなし | サポートなし |
特徴
ALTMEMPHY メガファンクション
表 15–4 に、ALTMEMPHY メガファンクションの主要な機能サポートをまとめます。
表 15–4. ALTMEMPHY メガファンクション機能のサポート
| 特徴 | DDR と DDR2 | DDR3 |
| サポートされているすべてのデバイスでのアルテラ PHY インターフェイス (AFI) のサポート。 | ✓ | ✓ |
| 自動化された初期キャリブレーションにより、複雑な読み取りデータのタイミング計算が不要になります。 | ✓ | ✓ |
| 巻tagDDR、DDR2、および DDR3 SDRAM インターフェイスの最大の安定したパフォーマンスを保証する温度 (VT) トラッキング。 | ✓ | ✓ |
| クリティカルなタイミング パスから独立してアルテラ コントローラまたはサードパーティ コントローラに接続する自己完結型データパス。 | ✓ | ✓ |
| フルレートインターフェース | ✓ | — |
| ハーフレートインターフェース | ✓ | ✓ |
| 使いやすいパラメータエディタ | ✓ | ✓ |
さらに、ALTMEMPHY メガファンクションは、レベリングなしで DDR3 SDRAM コンポーネントをサポートします。
- ALTMEMPHY メガファンクションは、クロック、アドレス、およびコマンド バスに T トポロジを使用する Arria II GX デバイスのレベリングなしで DDR3 SDRAM コンポーネントをサポートします。
- 複数のチップセレクトをサポートします。
- fMAX をレベリングしない DDR3 SDRAM PHY は、シングル チップ選択の場合 400 MHz です。
- ×4 DDR3 SDRAM DIMM またはコンポーネントのデータマスク (DM) ピンはサポートされていないため、×4 デバイスを使用する場合は、FPGA からの DM ピンの駆動に [いいえ] を選択します。
- ALTMEMPHY メガファンクションは、ハーフレート DDR3 SDRAM インターフェイスのみをサポートします。
高性能コントローラーⅡ
表 15–5 に、DDR、DDR2、および DDR3 SDRAM HPC II の主要な機能サポートをまとめます。
表 15–5。機能サポート (パート 1/2)
| 特徴 | DDR と DDR2 | DDR3 |
| ハーフレートコントローラー | ✓ | ✓ |
| AFI ALTMEMPHY のサポート | ✓ | ✓ |
| Avalon®Memory Mapped (Avalon-MM) ローカル・インターフェースのサポート | ✓ | ✓ |
表 15–5。機能サポート (パート 2/2)
| 特徴 | DDR と DDR2 | DDR3 |
| インオーダー読み取りおよび書き込みによる構成可能なコマンド先読みバンク管理 | ✓ | ✓ |
| 追加のレイテンシ | ✓ | ✓ |
| 任意の Avalon バースト長のサポート | ✓ | ✓ |
| 内蔵フレキシブルメモリバーストアダプタ | ✓ | ✓ |
| 構成可能なローカルからメモリへのアドレス マッピング | ✓ | ✓ |
| サイズおよびモードレジスタ設定、メモリタイミングのオプションのランタイム構成 | ✓ | ✓ |
| 部分アレイセルフリフレッシュ (PASR) | ✓ | ✓ |
| 業界標準の DDR3 SDRAM デバイスのサポート | ✓ | ✓ |
| セルフリフレッシュコマンドのオプションのサポート | ✓ | ✓ |
| ユーザー制御のパワーダウン コマンドのオプションのサポート | ✓ | ✓ |
| プログラム可能なタイムアウトを備えた自動パワーダウン コマンドのオプションのサポート | ✓ | ✓ |
| 自動プリチャージ読み取りおよび自動プリチャージ書き込みコマンドのオプションのサポート | ✓ | ✓ |
| ユーザーコントローラーのリフレッシュのオプションのサポート | ✓ | ✓ |
| SOPC Builder フローでのオプションの複数コントローラのクロック共有 | ✓ | ✓ |
| 統合エラー訂正符号化 (ECC) 機能 72 ビット | ✓ | ✓ |
| 統合 ECC 機能、16、24、および 40 ビット | ✓ | ✓ |
| オプションの自動エラー訂正による部分ワード書き込みのサポート | ✓ | ✓ |
| SOPC ビルダーの準備完了 | ||
| OpenCore Plus評価のサポート | ✓ | ✓ |
| アルテラがサポートする VHDL および Verilog HDL シミュレーターで使用するための IP 機能シミュレーション・モデル | ✓ | ✓ |
表 15–5 の注:
- HPC II は、クロック サイクル単位 (tCK) で tRCD-1 以上の追加レイテンシ値をサポートします。
- この機能は、レベリング機能を備えた DDR3 SDRAM ではサポートされていません。
サポートされていない機能
表 15–6 に、アルテラの ALTMEMPHY ベースの外部メモリ・インタフェースでサポートされていない機能をまとめます。
表 15–6。サポートされていない機能
| メモリプロトコル | サポートされていない機能 |
| DDR および DDR2 SDRAM | タイミングシミュレーション |
| バースト長2 | |
| DM ピンが無効な場合の ECC および非 ECC モードでの部分バーストおよび非整列バースト | |
| DDR3 メモリ | タイミングシミュレーション |
| DM ピンが無効な場合の ECC および非 ECC モードでの部分バーストおよび非整列バースト | |
| Stratix III および Stratix IV | |
| DIMM のサポート | |
| フルレートインターフェイス |
メガコアの検証
アルテラは、ALTMEMPHY IP を備えた DDR、DDR2、および DDR3 SDRAM コントローラーの機能を確認するために、業界標準のデナリ モデルを使用した機能テスト カバレッジを含む広範なランダムな有向テストを実行します。
リソースの利用
このセクションでは、サポートされているデバイス ファミリの ALTMEMPHY を使用した外部メモリ コントローラーの一般的なリソース使用率の情報を提供します。この情報はガイドラインとしてのみ提供されます。正確なリソース使用率データを得るには、IP コアを生成し、Quartus II ソフトウェアによって生成されるレポートを参照する必要があります。
表 15–7 に、ALTMEMPHY メガファンクションおよび Arria II GX デバイスの DDR3 ハイパフォーマンス・コントローラ II のリソース使用率データを示します。
表 15–7。 Arria II GX デバイスのリソース使用率 (パート 1/2)
| プロトコル | メモリ 幅 (ビット) | 組み合わせ 熟練者 | 論理 レジスター | メム ALUT | M9K ブロック | M144K ブロック | MEMOR y (ビット) |
| コントローラ | |||||||
| DDR3
(半額) |
8 | 1,883 | 1,505 | 10 | 2 | 0 | 4,352 |
| 16 | 1,893 | 1,505 | 10 | 4 | 0 | 8,704 | |
| 64 | 1,946 | 1,521 | 18 | 15 | 0 | 34,560 | |
| 72 | 1,950 | 1,505 | 10 | 17 | 0 | 39,168 | |
表 15–7。 Arria II GX デバイスのリソース使用率 (パート 2/2)
| プロトコル | メモリ 幅 (ビット) | 組み合わせ 熟練者 | 論理 レジスター | メム ALUT | M9K ブロック | M144K ブロック | MEMOR y (ビット) |
| コントローラ+PHY | |||||||
| DDR3
(半額) |
8 | 3,389 | 2,760 | 12 | 4 | 0 | 4,672 |
| 16 | 3,457 | 2,856 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,793 | 3,696 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,878 | 3,818 | 12 | 26 | 0 | 41,536 | |
表 15–8 に、Arria II GX デバイスのハーフレートおよびフルレート構成における、DDR2 高性能コントローラおよびコントローラと PHY のリソース使用率データを示します。
表 15–8。 Arria II GX デバイスの DDR2 リソース使用率
| プロトコル | メモリ 幅 (ビット) | 組み合わせ 熟練者 | 論理 レジスター | メム ALUT | M9K ブロック | M144K ブロック | メモリ (ビット) |
| コントローラ | |||||||
| DDR2
(半額) |
8 | 1,971 | 1,547 | 10 | 2 | 0 | 4,352 |
| 16 | 1,973 | 1,547 | 10 | 4 | 0 | 8,704 | |
| 64 | 2,028 | 1,563 | 18 | 15 | 0 | 34,560 | |
| 72 | 2,044 | 1,547 | 10 | 17 | 0 | 39,168 | |
| DDR2
(全額料金) |
8 | 2,007 | 1,565 | 10 | 2 | 0 | 2,176 |
| 16 | 2,013 | 1,565 | 10 | 2 | 0 | 4,352 | |
| 64 | 2,022 | 1,565 | 10 | 8 | 0 | 17,408 | |
| 72 | 2,025 | 1,565 | 10 | 9 | 0 | 19,584 | |
| コントローラ+PHY | |||||||
| DDR2
(半額) |
8 | 3,481 | 2,722 | 12 | 4 | 0 | 4,672 |
| 16 | 3,545 | 2,862 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,891 | 3,704 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,984 | 3,827 | 12 | 26 | 0 | 41,536 | |
| DDR2
(全額料金) |
8 | 3,337 | 2,568 | 29 | 2 | 0 | 2,176 |
| 16 | 3,356 | 2,558 | 11 | 4 | 0 | 4,928 | |
| 64 | 3,423 | 2,836 | 31 | 12 | 0 | 19,200 | |
| 72 | 3,445 | 2,827 | 11 | 14 | 0 | 21,952 | |
表 15–9 に、Cyclone III デバイスのハーフレートおよびフルレート構成における、DDR2 高性能コントローラおよびコントローラと PHY のリソース使用率データを示します。
表 15–9。 Cyclone III デバイスの DDR2 リソース使用率
| プロトコル | メモリ 幅 (ビット) | 論理 レジスター | 論理セル | M9K ブロック | メモリ (ビット) |
| コントローラ | |||||
| DDR2
(半額) |
8 | 1,513 | 3,015 | 4 | 4,464 |
| 16 | 1,513 | 3,034 | 6 | 8,816 | |
| 64 | 1,513 | 3,082 | 18 | 34,928 | |
| 72 | 1,513 | 3,076 | 19 | 39,280 | |
| DDR2
(全額料金) |
8 | 1,531 | 3,059 | 4 | 2,288 |
| 16 | 1,531 | 3,108 | 4 | 4,464 | |
| 64 | 1,531 | 3,134 | 10 | 17,520 | |
| 72 | 1,531 | 3,119 | 11 | 19,696 | |
| コントローラ+PHY | |||||
| DDR2
(半額) |
8 | 2,737 | 5,131 | 6 | 4,784 |
| 16 | 2,915 | 5,351 | 9 | 9,392 | |
| 64 | 3,969 | 6,564 | 27 | 37,040 | |
| 72 | 4,143 | 6,786 | 28 | 41,648 | |
| DDR2
(全額料金) |
8 | 2,418 | 4,763 | 6 | 2,576 |
| 16 | 2,499 | 4,919 | 6 | 5,008 | |
| 64 | 2,957 | 5,505 | 15 | 19,600 | |
| 72 | 3,034 | 5,608 | 16 | 22,032 | |
システム要件
ALTMEMPHY IP を備えた DDR3 SDRAM コントローラは、MegaCore IP ライブラリの一部であり、Quartus II ソフトウェアとともに配布され、アルテラからダウンロードできます。 webサイト、 www.altera.com.
システム要件とインストール手順については、「アルテラ ソフトウェアのインストールとライセンス」を参照してください。
インストールとライセンス供与
図 15–2 は、ALTMEMPHY IP を使用して DDR3 SDRAM コントローラをインストールした後のディレクトリ構造を示しています。 はインストール ディレクトリです。 Windows のデフォルトのインストールディレクトリは c:\altera\ です。 Linux では /opt/altera です。
図 15–2。ディレクトリ構造
MegaCore 機能のライセンスが必要になるのは、その機能とパフォーマンスに完全に満足し、設計を製品化したい場合のみです。
DDR3 SDRAM HPC を使用するには、ライセンスをリクエストできます。 file アルテラから web サイト www.altera.com/licensing そしてそれをコンピュータにインストールします。ライセンスを申請するとき file, アルテラは、license.dat を電子メールで送信します。 file。インターネットにアクセスできない場合は、最寄りの代理店にお問い合わせください。
DDR3 SDRAM HPC II を使用するには、最寄りの営業担当者に連絡してライセンスを注文してください。
無料評価
アルテラの OpenCore Plus 評価機能は、DDR3 SDRAM HPC にのみ適用されます。 OpenCore Plus 評価機能を使用すると、次のアクションを実行できます。
- メガファンクションの動作をシミュレートします (Altera MegaCore ファンクションまたは AMPPSM メガファンクション) をシステム内で使用します。
- 設計の機能を検証し、そのサイズと速度を迅速かつ簡単に評価します。
- 時間制限のあるデバイス プログラミングを生成する fileMegaCore 機能を含むデザイン用。
- デバイスをプログラムし、ハードウェアで設計を検証します。
メガファンクションのライセンスを購入する必要があるのは、その機能とパフォーマンスに完全に満足し、設計を製品化したい場合のみです。
OpenCore Plus のタイムアウト動作
OpenCore Plus ハードウェア評価では、次の 2 つの動作モードをサポートできます。
- 拘束されていない — デザインは限られた時間だけ実行されます
- テザード - ボードとホスト コンピューター間の接続が必要です。デザイン内のすべてのメガファンクションでテザリング モードがサポートされている場合、デバイスはより長時間または無期限に動作できます。
最も制限された評価時間に達すると、デバイス内のすべてのメガファンクションが同時にタイムアウトします。デザインに複数のメガファンクションがある場合、特定のメガファンクションのタイムアウト動作が他のメガファンクションのタイムアウト動作によってマスクされる可能性があります。
MegaCore 機能の場合、アンテザード タイムアウトは 1 時間です。テザリング タイムアウト値は無期限です。
ハードウェア評価時間が経過し、local_ready 出力が Low になると、デザインは動作を停止します。
ドキュメントの改訂履歴
表 15–10 に、このドキュメントの改訂履歴を示します。
表 15–10。ドキュメントの改訂履歴
| 日付 | バージョン | 変更点 |
| 2012年XNUMX月 | 1.2 | 章番号を13から15に変更しました。 |
| 2012年XNUMX月 | 1.1 | フィードバックアイコンを追加しました。 |
| 2011年XNUMX月 | 1.0 | DDR、DDR2、および DDR3 のリリース情報、デバイス ファミリ サポート、機能リスト、およびサポートされていない機能リストを組み合わせたもの。 |
ドキュメント / リソース
 |
アルテラ DDR2 SDRAM コントローラー [pdf] 説明書 DDR2 SDRAM コントローラー、DDR2、SDRAM コントローラー、コントローラー |
