คอนโทรลเลอร์ ALTERA DDR2 SDRAM
ข้อมูลที่สำคัญ
คอนโทรลเลอร์ Altera® DDR, DDR2 และ DDR3 SDRAM พร้อม ALTMEMPHY IP มอบอินเทอร์เฟซที่เรียบง่ายให้กับ DDR, DDR2 และ DDR3 SDRAM ที่เป็นมาตรฐานอุตสาหกรรม เมกะฟังก์ชัน ALTMEMPHY เป็นส่วนติดต่อระหว่างตัวควบคุมหน่วยความจำและอุปกรณ์หน่วยความจำ และดำเนินการอ่านและเขียนไปยังหน่วยความจำ คอนโทรลเลอร์ DDR, DDR2 และ DDR3 SDRAM พร้อม ALTMEMPHY IP ทำงานร่วมกับเมกะฟังก์ชัน Altera ALTMEMPHY
ตัวควบคุม DDR และ DDR2 SDRAM พร้อมฟังก์ชันเมกะ ALTMEMPHY IP และ ALTMEMPHY นำเสนออินเทอร์เฟซ DDR และ DDR2 SDRAM อัตราเต็มหรือครึ่งอัตรา ตัวควบคุม DDR3 SDRAM พร้อมฟังก์ชันเมกะ ALTMEMPHY IP และ ALTMEMPHY รองรับอินเทอร์เฟซ DDR3 SDRAM ในโหมดครึ่งอัตรา คอนโทรลเลอร์ DDR, DDR2 และ DDR3 SDRAM พร้อม ALTMEMPHY IP นำเสนอคอนโทรลเลอร์ประสิทธิภาพสูง II (HPC II) ซึ่งให้ประสิทธิภาพสูงและคุณสมบัติขั้นสูง รูปที่ 15–1 แสดงไดอะแกรมระดับระบบรวมถึงตัวอย่างampระดับบนสุด file ที่ตัวควบคุม DDR, DDR2 หรือ DDR3 SDRAM พร้อม ALTMEMPHY IP สร้างขึ้นสำหรับคุณ
รูปที่ 15–1. แผนภาพระดับระบบ
หมายเหตุถึงภาพที่ 15–1:
(1) เมื่อคุณเลือก Instantiate DLL Externally การหน่วงเวลาล็อกลูป (DLL) จะถูกสร้างอินสแตนซ์ภายนอกเมกะฟังก์ชัน ALTMEMPHY
MegaWizard™ Plug-In Manager จะสร้างไฟล์อดีตampระดับบนสุด fileซึ่งประกอบด้วยอดีตampไดรเวอร์ และตัวควบคุมประสิทธิภาพสูง DDR, DDR2 หรือ DDR3 SDRAM ในรูปแบบที่กำหนดเอง คอนโทรลเลอร์จะสร้างอินสแตนซ์ของฟังก์ชันเมกะ ALTMEMPHY ซึ่งจะสร้างอินสแตนซ์ของ Phase-Locked Loop (PLL) และ DLL คุณยังสามารถสร้างอินสแตนซ์ DLL ภายนอกเมกะฟังก์ชัน ALTMEMPHY เพื่อแชร์ DLL ระหว่างหลายอินสแตนซ์ของเมกะฟังก์ชัน ALTMEMPHY คุณไม่สามารถแชร์ PLL ระหว่างหลายอินสแตนซ์ของเมกะฟังก์ชัน ALTMEMPHY ได้ แต่คุณอาจแชร์เอาต์พุตนาฬิกา PLL บางส่วนระหว่างหลายอินสแตนซ์เหล่านี้ได้
© 2012 อัลเทร่า คอร์ปอเรชั่น สงวนลิขสิทธิ์. คำและโลโก้ ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS และ STRATIX เป็นเครื่องหมายการค้าของ Altera Corporation และจดทะเบียนในสำนักงานสิทธิบัตรและเครื่องหมายการค้าของสหรัฐอเมริกาและในประเทศอื่นๆ คำและโลโก้อื่นๆ ทั้งหมดที่ระบุว่าเป็นเครื่องหมายการค้าหรือเครื่องหมายบริการเป็นทรัพย์สินของเจ้าของที่เกี่ยวข้องตามที่อธิบายไว้ใน www.altera.com/common/legal.html. Altera รับประกันประสิทธิภาพของผลิตภัณฑ์เซมิคอนดักเตอร์ตามข้อกำหนดปัจจุบันตามการรับประกันมาตรฐานของ Altera แต่ขอสงวนสิทธิ์ในการเปลี่ยนแปลงผลิตภัณฑ์และบริการใดๆ ได้ตลอดเวลาโดยไม่ต้องแจ้งให้ทราบล่วงหน้า Altera ไม่มีส่วนรับผิดชอบหรือความรับผิดที่เกิดขึ้นจากการสมัครหรือการใช้ข้อมูล ผลิตภัณฑ์ หรือบริการใด ๆ ที่อธิบายไว้ในที่นี้ ยกเว้นตามที่ Altera ตกลงอย่างชัดแจ้งเป็นลายลักษณ์อักษร ขอแนะนำให้ลูกค้าของ Altera ได้รับข้อมูลจำเพาะของอุปกรณ์เวอร์ชันล่าสุดก่อนที่จะใช้ข้อมูลที่เผยแพร่ใด ๆ และก่อนที่จะทำการสั่งซื้อผลิตภัณฑ์หรือบริการ
อดีตampระดับบนสุด file คือการออกแบบที่มีฟังก์ชันการทำงานเต็มรูปแบบที่คุณสามารถจำลอง สังเคราะห์ และใช้ในฮาร์ดแวร์ได้ อดีตample driver เป็นโมดูลทดสอบตัวเองที่ออกคำสั่งอ่านและเขียนไปยังคอนโทรลเลอร์ และตรวจสอบข้อมูลที่อ่านเพื่อให้ผ่านหรือล้มเหลว และทดสอบสัญญาณที่สมบูรณ์
เมกะฟังก์ชัน ALTMEMPHY สร้างเส้นทางข้อมูลระหว่างอุปกรณ์หน่วยความจำและตัวควบคุมหน่วยความจำ เมกะฟังก์ชันมีจำหน่ายในรูปแบบผลิตภัณฑ์เดี่ยวหรือสามารถใช้ร่วมกับตัวควบคุมหน่วยความจำประสิทธิภาพสูง Altera
เมื่อใช้เมกะฟังก์ชัน ALTMEMPHY เป็นผลิตภัณฑ์แบบสแตนด์อโลน ให้ใช้กับตัวควบคุมแบบกำหนดเองหรือของบริษัทอื่น
สำหรับการออกแบบใหม่ Altera ขอแนะนำให้ใช้อินเทอร์เฟซหน่วยความจำภายนอกแบบ UniPHY เช่น ตัวควบคุม DDR2 และ DDR3 SDRAM ที่มี UniPHY, ตัวควบคุม QDR II และ QDR II+ SRAM ที่มี UniPHY หรือตัวควบคุม RLDRAM II ที่มี UniPHY
ข้อมูลการเปิดตัว
ตาราง 15–1 ให้ข้อมูลเกี่ยวกับคอนโทรลเลอร์ DDR3 SDRAM พร้อม ALTMEMPHY IP รุ่นนี้
โต๊ะ 15–1. ข้อมูลการเผยแพร่
| รายการ | คำอธิบาย |
| เวอร์ชัน | 11.1 |
| วันที่วางจำหน่าย | เดือนพฤศจิกายน 2011 |
| รหัสการสั่งซื้อ | IP-SDRAM/HPDDR (DDR SDRAM HPC) IP-SDRAM/HPDDR2 (DDR2 SDRAM HPC) IP-HPMCII (HPC II) |
| รหัสผลิตภัณฑ์ | 00BE (DDR SDRAM) 00BF (DDR2 SDRAM) 00C2 (DDR3 SDRAM) 00CO (ฟังก์ชันเมกะ ALTMEMPHY) |
| ID ผู้ขาย | 6AF7 |
Altera ตรวจสอบว่าซอฟต์แวร์ Quartus® II เวอร์ชันปัจจุบันรวบรวมเวอร์ชันก่อนหน้าของฟังก์ชัน MegaCore แต่ละตัว บันทึกประจำรุ่น MegaCore IP Library และ Errata รายงานข้อยกเว้นใดๆ ต่อการตรวจสอบนี้ Altera ไม่ตรวจสอบการคอมไพล์ด้วยฟังก์ชัน MegaCore เวอร์ชันเก่ากว่าหนึ่งรีลีส สำหรับข้อมูลเกี่ยวกับปัญหาเกี่ยวกับคอนโทรลเลอร์ประสิทธิภาพสูง DDR, DDR2 หรือ DDR3 SDRAM และฟังก์ชันเมกะ ALTMEMPHY ในเวอร์ชัน Quartus II โดยเฉพาะ โปรดดูบันทึกย่อการเผยแพร่ซอฟต์แวร์ Quartus II
การสนับสนุนครอบครัวอุปกรณ์
ตารางที่ 15–2 กำหนดระดับการสนับสนุนอุปกรณ์สำหรับคอร์ Altera IP
ตารางที่ 15–2. ระดับการสนับสนุนอุปกรณ์ Altera IP Core
| ตระกูลอุปกรณ์ FPGA | ตระกูลอุปกรณ์ HardCopy |
| การสนับสนุนเบื้องต้น—แกน IP ได้รับการตรวจสอบด้วยโมเดลเวลาเบื้องต้นสำหรับตระกูลอุปกรณ์นี้ แกน IP ตรงตามข้อกำหนดด้านการทำงานทั้งหมด แต่อาจยังอยู่ระหว่างการวิเคราะห์เวลาสำหรับตระกูลอุปกรณ์ สามารถใช้ในการออกแบบการผลิตด้วยความระมัดระวัง | สหายฮาร์ดคัดลอก—แกน IP ได้รับการตรวจสอบด้วยโมเดลเวลาเบื้องต้นสำหรับอุปกรณ์ที่ใช้ร่วมกันแบบ Hard Copy แกน IP ตรงตามข้อกำหนดด้านการทำงานทั้งหมด แต่อาจยังอยู่ระหว่างการวิเคราะห์เวลาสำหรับตระกูลอุปกรณ์ HardCopy สามารถใช้ในการออกแบบการผลิตด้วยความระมัดระวัง |
| การสนับสนุนขั้นสุดท้าย—แกน IP ได้รับการตรวจสอบด้วยโมเดลไทม์มิ่งสุดท้ายสำหรับตระกูลอุปกรณ์นี้ แกน IP ตรงตามข้อกำหนดด้านการทำงานและเวลาทั้งหมดสำหรับตระกูลอุปกรณ์ และสามารถใช้ในการออกแบบการผลิตได้ | การรวบรวม HardCopy—แกน IP ได้รับการตรวจสอบด้วยโมเดลไทม์มิ่งสุดท้ายสำหรับตระกูลอุปกรณ์ HardCopy แกน IP ตรงตามข้อกำหนดด้านการทำงานและเวลาทั้งหมดสำหรับตระกูลอุปกรณ์ และสามารถใช้ในการออกแบบการผลิตได้ |
ตารางที่ 15–3 แสดงระดับการสนับสนุนที่นำเสนอโดยตัวควบคุม DDR, DDR2 และ DDR3 SDRAM พร้อม ALTMEMPHY IP สำหรับตระกูลอุปกรณ์ Altera
ตารางที่ 15–3. การสนับสนุนครอบครัวอุปกรณ์
| กลุ่มอุปกรณ์ | โปรโตคอล | |
| DDR และ DDR2 | DDR3 | |
| อาเรีย® GX | สุดท้าย | ไม่มีการสนับสนุน |
| อาเรีย II GX | สุดท้าย | สุดท้าย |
| ไซโคลน® III | สุดท้าย | ไม่มีการสนับสนุน |
| พายุไซโคลนที่ 3 LS | สุดท้าย | ไม่มีการสนับสนุน |
| พายุไซโคลน 4 อี | สุดท้าย | ไม่มีการสนับสนุน |
| พายุไซโคลน 4 GX | สุดท้าย | ไม่มีการสนับสนุน |
| ฮาร์ดคัดลอก II | โปรดดูที่หน้ามีอะไรใหม่ใน Altera IP ของ Altera webเว็บไซต์. | ไม่มีการสนับสนุน |
| Stratix® II | สุดท้าย | ไม่มีการสนับสนุน |
| Stratix II GX | สุดท้าย | ไม่มีการสนับสนุน |
| ตระกูลอุปกรณ์อื่นๆ | ไม่มีการสนับสนุน | ไม่มีการสนับสนุน |
คุณสมบัติ
ALTMEMPHY เมกะฟังก์ชัน
ตารางที่ 15–4 สรุปการสนับสนุนคุณลักษณะหลักสำหรับฟังก์ชันเมกะ ALTMEMPHY
ตารางที่ 15–4. รองรับคุณสมบัติ ALTMEMPHY Megafunction
| คุณสมบัติ | DDR และ DDR2 | DDR3 |
| รองรับ Altera PHY Interface (AFI) บนอุปกรณ์ที่รองรับทั้งหมด | ✓ | ✓ |
| การสอบเทียบเริ่มต้นอัตโนมัติช่วยลดการคำนวณเวลาการอ่านข้อมูลที่ซับซ้อน | ✓ | ✓ |
| เล่มที่tagการติดตาม e และอุณหภูมิ (VT) ที่รับประกันประสิทธิภาพที่เสถียรสูงสุดสำหรับอินเทอร์เฟซ DDR, DDR2 และ DDR3 SDRAM | ✓ | ✓ |
| Datapath ที่มีอยู่ในตัวเองซึ่งทำการเชื่อมต่อกับตัวควบคุม Altera หรือตัวควบคุมของบริษัทอื่น โดยไม่ขึ้นกับเส้นทางเวลาที่สำคัญ | ✓ | ✓ |
| อินเทอร์เฟซเต็มอัตรา | ✓ | — |
| อินเทอร์เฟซครึ่งอัตรา | ✓ | ✓ |
| เครื่องมือแก้ไขพารามิเตอร์ที่ใช้งานง่าย | ✓ | ✓ |
นอกจากนี้ เมกะฟังก์ชัน ALTMEMPHY ยังรองรับส่วนประกอบ DDR3 SDRAM โดยไม่ต้องปรับระดับ:
- เมกะฟังก์ชัน ALTMEMPHY รองรับส่วนประกอบ DDR3 SDRAM โดยไม่ต้องปรับระดับสำหรับอุปกรณ์ Arria II GX ที่ใช้ T-topology สำหรับนาฬิกา ที่อยู่ และบัสคำสั่ง:
- รองรับการเลือกชิปหลายตัว
- DDR3 SDRAM PHY ที่ไม่มีการปรับระดับ fMAX คือ 400 MHz สำหรับการเลือกชิปตัวเดียว
- ไม่รองรับพิน data-mask (DM) สำหรับ ×4 DDR3 SDRAM DIMM หรือส่วนประกอบ ดังนั้น ให้เลือก No สำหรับพิน Drive DM จาก FPGA เมื่อใช้อุปกรณ์ ×4
- เมกะฟังก์ชัน ALTMEMPHY รองรับอินเทอร์เฟซ DDR3 SDRAM แบบครึ่งอัตราเท่านั้น
คอนโทรลเลอร์ประสิทธิภาพสูง II
ตารางที่ 15–5 สรุปคุณสมบัติหลักที่สนับสนุนสำหรับ DDR, DDR2 และ DDR3 SDRAM HPC II
ตารางที่ 15–5. การสนับสนุนคุณสมบัติ (ตอนที่ 1 จาก 2)
| คุณสมบัติ | DDR และ DDR2 | DDR3 |
| ตัวควบคุมครึ่งอัตรา | ✓ | ✓ |
| รองรับ AFI ALTMEMPHY | ✓ | ✓ |
| รองรับอินเทอร์เฟซภายในเครื่อง Avalon®Memory Mapped (Avalon-MM) | ✓ | ✓ |
ตารางที่ 15–5. การสนับสนุนคุณสมบัติ (ตอนที่ 2 จาก 2)
| คุณสมบัติ | DDR และ DDR2 | DDR3 |
| คำสั่งที่กำหนดค่าได้การจัดการธนาคารแบบมองไปข้างหน้าพร้อมการอ่านและเขียนตามลำดับ | ✓ | ✓ |
| เวลาแฝงเพิ่มเติม | ✓ | ✓ |
| รองรับความยาวระเบิดของ Avalon ได้ตามใจชอบ | ✓ | ✓ |
| อะแดปเตอร์ขยายหน่วยความจำแบบยืดหยุ่นในตัว | ✓ | ✓ |
| การแมปที่อยู่ Local-to-Memory ที่กำหนดค่าได้ | ✓ | ✓ |
| การกำหนดค่ารันไทม์เพิ่มเติมสำหรับการตั้งค่าการลงทะเบียนขนาดและโหมด และเวลาหน่วยความจำ | ✓ | ✓ |
| รีเฟรชตัวเองอาร์เรย์บางส่วน (PASR) | ✓ | ✓ |
| รองรับอุปกรณ์ DDR3 SDRAM มาตรฐานอุตสาหกรรม | ✓ | ✓ |
| การสนับสนุนเพิ่มเติมสำหรับคำสั่งรีเฟรชตัวเอง | ✓ | ✓ |
| การสนับสนุนเพิ่มเติมสำหรับคำสั่งปิดเครื่องที่ผู้ใช้ควบคุม | ✓ | ✓ |
| การสนับสนุนเพิ่มเติมสำหรับคำสั่งปิดเครื่องอัตโนมัติพร้อมการหมดเวลาที่ตั้งโปรแกรมได้ | ✓ | ✓ |
| การสนับสนุนเพิ่มเติมสำหรับคำสั่งอ่านและเขียนการเติมเงินอัตโนมัติ | ✓ | ✓ |
| การสนับสนุนเพิ่มเติมสำหรับการรีเฟรชผู้ใช้และคอนโทรลเลอร์ | ✓ | ✓ |
| ตัวเลือกการแชร์นาฬิกาคอนโทรลเลอร์หลายตัวใน SOPC Builder Flow | ✓ | ✓ |
| ฟังก์ชันการเข้ารหัสการแก้ไขข้อผิดพลาดแบบรวม (ECC) 72 บิต | ✓ | ✓ |
| ฟังก์ชัน ECC ในตัว 16, 24 และ 40 บิต | ✓ | ✓ |
| รองรับการเขียนคำบางส่วนพร้อมตัวเลือกการแก้ไขข้อผิดพลาดอัตโนมัติ | ✓ | ✓ |
| SOPC Builder พร้อมแล้ว | ||
| รองรับการประเมิน OpenCore Plus | ✓ | ✓ |
| แบบจำลองการทำงานของ IP สำหรับใช้ในเครื่องจำลอง VHDL และ Verilog HDL ที่รองรับ Altera | ✓ | ✓ |
หมายเหตุถึงตารางที่ 15–5:
- HPC II รองรับค่าเวลาแฝงเพิ่มเติมที่มากกว่าหรือเท่ากับ tRCD-1 ในหน่วยรอบสัญญาณนาฬิกา (tCK)
- คุณสมบัตินี้ไม่รองรับ DDR3 SDRAM ที่มีการปรับระดับ
คุณสมบัติที่ไม่รองรับ
ตารางที่ 15–6 สรุปคุณสมบัติที่ไม่รองรับสำหรับอินเทอร์เฟซหน่วยความจำภายนอกที่ใช้ ALTMEMPHY ของ Altera
ตารางที่ 15–6. คุณสมบัติที่ไม่รองรับ
| โปรโตคอลหน่วยความจำ | คุณสมบัติที่ไม่รองรับ |
| DDR และ DDR2 SDRAM | การจำลองเวลา |
| ความยาวระเบิด 2 | |
| การระเบิดบางส่วนและการระเบิดที่ไม่ได้จัดแนวในโหมด ECC และไม่ใช่ ECC เมื่อปิดใช้งานพิน DM | |
| แรม DDR3 | การจำลองเวลา |
| การระเบิดบางส่วนและการระเบิดที่ไม่ได้จัดแนวในโหมด ECC และไม่ใช่ ECC เมื่อปิดใช้งานพิน DM | |
| Stratix III และ Stratix IV | |
| รองรับ DIMM | |
| อินเทอร์เฟซเต็มอัตรา |
การตรวจสอบ MegaCore
Altera ทำการทดสอบแบบสุ่มโดยตรงอย่างกว้างขวาง โดยครอบคลุมการทดสอบการทำงานโดยใช้โมเดล Denali ที่เป็นมาตรฐานอุตสาหกรรม เพื่อให้มั่นใจถึงการทำงานของตัวควบคุม DDR, DDR2 และ DDR3 SDRAM พร้อม ALTMEMPHY IP
การใช้ทรัพยากร
ส่วนนี้จะให้ข้อมูลการใช้ทรัพยากรทั่วไปสำหรับตัวควบคุมหน่วยความจำภายนอกพร้อม ALTMEMPHY สำหรับตระกูลอุปกรณ์ที่รองรับ ข้อมูลนี้จัดทำขึ้นเพื่อเป็นแนวทางเท่านั้น สำหรับข้อมูลการใช้ทรัพยากรที่แม่นยำ คุณควรสร้าง IP core ของคุณและอ้างอิงถึงรายงานที่สร้างโดยซอฟต์แวร์ Quartus II
ตารางที่ 15–7 แสดงข้อมูลการใช้ทรัพยากรสำหรับฟังก์ชันเมกะ ALTMEMPHY และตัวควบคุมประสิทธิภาพสูง DDR3 II สำหรับอุปกรณ์ Arria II GX
ตารางที่ 15–7. การใช้ทรัพยากรในอุปกรณ์ Arria II GX (ตอนที่ 1 จาก 2)
| โปรโตคอล | หน่วยความจำ ความกว้าง (บิต) | การรวมกัน ALUTS | ตรรกะ การลงทะเบียน | เมม ALUT | เอ็ม9เค บล็อค | เอ็ม144เค บล็อค | Memor ใช่ (บิต) |
| ผู้ควบคุม | |||||||
| DDR3
(ครึ่งอัตรา) |
8 | 1,883 | 1,505 | 10 | 2 | 0 | 4,352 |
| 16 | 1,893 | 1,505 | 10 | 4 | 0 | 8,704 | |
| 64 | 1,946 | 1,521 | 18 | 15 | 0 | 34,560 | |
| 72 | 1,950 | 1,505 | 10 | 17 | 0 | 39,168 | |
ตารางที่ 15–7. การใช้ทรัพยากรในอุปกรณ์ Arria II GX (ตอนที่ 2 จาก 2)
| โปรโตคอล | หน่วยความจำ ความกว้าง (บิต) | การรวมกัน ALUTS | ตรรกะ การลงทะเบียน | เมม ALUT | เอ็ม9เค บล็อค | เอ็ม144เค บล็อค | Memor ใช่ (บิต) |
| คอนโทรลเลอร์+PHY | |||||||
| DDR3
(ครึ่งอัตรา) |
8 | 3,389 | 2,760 | 12 | 4 | 0 | 4,672 |
| 16 | 3,457 | 2,856 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,793 | 3,696 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,878 | 3,818 | 12 | 26 | 0 | 41,536 | |
ตาราง 15–8 แสดงข้อมูลการใช้ทรัพยากรสำหรับตัวควบคุมประสิทธิภาพสูง DDR2 และตัวควบคุมพร้อม PHY สำหรับการกำหนดค่าครึ่งอัตราและเต็มอัตราสำหรับอุปกรณ์ Arria II GX
ตารางที่ 15–8. การใช้ทรัพยากร DDR2 ในอุปกรณ์ Arria II GX
| โปรโตคอล | หน่วยความจำ ความกว้าง (บิต) | การรวมกัน ALUTS | ตรรกะ การลงทะเบียน | เมม ALUT | เอ็ม9เค บล็อค | เอ็ม144เค บล็อค | หน่วยความจำ (บิต) |
| ผู้ควบคุม | |||||||
| DDR2
(ครึ่งอัตรา) |
8 | 1,971 | 1,547 | 10 | 2 | 0 | 4,352 |
| 16 | 1,973 | 1,547 | 10 | 4 | 0 | 8,704 | |
| 64 | 2,028 | 1,563 | 18 | 15 | 0 | 34,560 | |
| 72 | 2,044 | 1,547 | 10 | 17 | 0 | 39,168 | |
| DDR2
(อัตราเต็ม) |
8 | 2,007 | 1,565 | 10 | 2 | 0 | 2,176 |
| 16 | 2,013 | 1,565 | 10 | 2 | 0 | 4,352 | |
| 64 | 2,022 | 1,565 | 10 | 8 | 0 | 17,408 | |
| 72 | 2,025 | 1,565 | 10 | 9 | 0 | 19,584 | |
| คอนโทรลเลอร์+PHY | |||||||
| DDR2
(ครึ่งอัตรา) |
8 | 3,481 | 2,722 | 12 | 4 | 0 | 4,672 |
| 16 | 3,545 | 2,862 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,891 | 3,704 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,984 | 3,827 | 12 | 26 | 0 | 41,536 | |
| DDR2
(อัตราเต็ม) |
8 | 3,337 | 2,568 | 29 | 2 | 0 | 2,176 |
| 16 | 3,356 | 2,558 | 11 | 4 | 0 | 4,928 | |
| 64 | 3,423 | 2,836 | 31 | 12 | 0 | 19,200 | |
| 72 | 3,445 | 2,827 | 11 | 14 | 0 | 21,952 | |
ตาราง 15–9 แสดงข้อมูลการใช้ทรัพยากรสำหรับตัวควบคุมประสิทธิภาพสูง DDR2 และตัวควบคุมพร้อม PHY สำหรับการกำหนดค่าครึ่งอัตราและเต็มอัตราสำหรับอุปกรณ์ Cyclone III
ตารางที่ 15–9. การใช้ทรัพยากร DDR2 ในอุปกรณ์ Cyclone III
| โปรโตคอล | หน่วยความจำ ความกว้าง (บิต) | ตรรกะ การลงทะเบียน | ลอจิกเซลล์ | บล็อค M9K | หน่วยความจำ (บิต) |
| ผู้ควบคุม | |||||
| DDR2
(ครึ่งอัตรา) |
8 | 1,513 | 3,015 | 4 | 4,464 |
| 16 | 1,513 | 3,034 | 6 | 8,816 | |
| 64 | 1,513 | 3,082 | 18 | 34,928 | |
| 72 | 1,513 | 3,076 | 19 | 39,280 | |
| DDR2
(อัตราเต็ม) |
8 | 1,531 | 3,059 | 4 | 2,288 |
| 16 | 1,531 | 3,108 | 4 | 4,464 | |
| 64 | 1,531 | 3,134 | 10 | 17,520 | |
| 72 | 1,531 | 3,119 | 11 | 19,696 | |
| คอนโทรลเลอร์+PHY | |||||
| DDR2
(ครึ่งอัตรา) |
8 | 2,737 | 5,131 | 6 | 4,784 |
| 16 | 2,915 | 5,351 | 9 | 9,392 | |
| 64 | 3,969 | 6,564 | 27 | 37,040 | |
| 72 | 4,143 | 6,786 | 28 | 41,648 | |
| DDR2
(อัตราเต็ม) |
8 | 2,418 | 4,763 | 6 | 2,576 |
| 16 | 2,499 | 4,919 | 6 | 5,008 | |
| 64 | 2,957 | 5,505 | 15 | 19,600 | |
| 72 | 3,034 | 5,608 | 16 | 22,032 | |
ความต้องการของระบบ
ตัวควบคุม DDR3 SDRAM พร้อม ALTMEMPHY IP เป็นส่วนหนึ่งของ MegaCore IP Library ซึ่งเผยแพร่พร้อมกับซอฟต์แวร์ Quartus II และสามารถดาวน์โหลดได้จาก Altera webเว็บไซต์, www.altera.com.
สำหรับข้อกำหนดของระบบและคำแนะนำในการติดตั้ง โปรดดูที่การติดตั้งและการอนุญาตให้ใช้สิทธิ์ซอฟต์แวร์ Altera
การติดตั้งและการอนุญาต
รูปที่ 15–2 แสดงโครงสร้างไดเร็กทอรีหลังจากที่คุณติดตั้ง DDR3 SDRAM Controller ด้วย ALTMEMPHY IP โดยที่ เป็นไดเร็กทอรีการติดตั้ง ไดเร็กทอรีการติดตั้งเริ่มต้นบน Windows คือ c:\altera\ - บน Linux คือ /opt/altera -
รูปที่ 15–2 โครงสร้างไดเร็กทอรี
คุณต้องมีใบอนุญาตสำหรับฟังก์ชัน MegaCore เมื่อคุณพอใจกับฟังก์ชันและประสิทธิภาพของฟังก์ชันนี้แล้วเท่านั้น และต้องการนำการออกแบบของคุณไปสู่การผลิตจริง
หากต้องการใช้ DDR3 SDRAM HPC คุณสามารถขอใบอนุญาตได้ file จากอัลเทร่า web ไซต์ที่ www.altera.com/licensing และติดตั้งลงในคอมพิวเตอร์ของคุณ เมื่อคุณขอใบอนุญาต fileAltera จะส่งอีเมล License.dat ให้คุณทางอีเมล file- หากคุณไม่มีอินเทอร์เน็ต โปรดติดต่อตัวแทนในพื้นที่ของคุณ
หากต้องการใช้ DDR3 SDRAM HPC II โปรดติดต่อตัวแทนฝ่ายขายในพื้นที่ของคุณเพื่อสั่งซื้อใบอนุญาต
ประเมินฟรี
คุณสมบัติการประเมิน OpenCore Plus ของ Altera ใช้ได้กับ DDR3 SDRAM HPC เท่านั้น ด้วยคุณสมบัติการประเมิน OpenCore Plus คุณสามารถดำเนินการต่อไปนี้:
- จำลองพฤติกรรมของเมกะฟังก์ชัน (ฟังก์ชัน Altera MegaCore หรือ AMPPSM megafunction) ภายในระบบของคุณ
- ตรวจสอบฟังก์ชันการทำงานของการออกแบบของคุณ ตลอดจนประเมินขนาดและความเร็วได้อย่างรวดเร็วและง่ายดาย
- สร้างการเขียนโปรแกรมอุปกรณ์แบบจำกัดเวลา fileสำหรับการออกแบบที่มีฟังก์ชัน MegaCore
- ตั้งโปรแกรมอุปกรณ์และตรวจสอบการออกแบบของคุณในฮาร์ดแวร์
คุณต้องซื้อใบอนุญาตสำหรับ megafunction เฉพาะเมื่อคุณพอใจกับฟังก์ชันการทำงานและประสิทธิภาพของฟังก์ชันนี้แล้วเท่านั้น และต้องการนำการออกแบบของคุณไปสู่การผลิต
พฤติกรรมการหมดเวลาของ OpenCore Plus
การประเมินฮาร์ดแวร์ OpenCore Plus สามารถรองรับโหมดการทำงานสองโหมดต่อไปนี้:
- ไม่มีการเชื่อมต่อ—การออกแบบจะดำเนินการในระยะเวลาที่จำกัด
- Tethered—ต้องมีการเชื่อมต่อระหว่างบอร์ดของคุณกับคอมพิวเตอร์โฮสต์ หากเมกะฟังก์ชันทั้งหมดในการออกแบบรองรับโหมดเชื่อมต่อ อุปกรณ์จะสามารถทำงานได้นานขึ้นหรือไม่มีกำหนด
เมกะฟังก์ชันทั้งหมดในอุปกรณ์จะหมดเวลาพร้อมกันเมื่อถึงเวลาประเมินที่จำกัดที่สุด หากมีมากกว่าหนึ่งเมกะฟังก์ชันในการออกแบบ ลักษณะการหมดเวลาของฟังก์ชันเมกะเฉพาะอาจถูกปกปิดโดยพฤติกรรมการหมดเวลาของเมกะฟังก์ชันอื่นๆ
สำหรับฟังก์ชัน MegaCore การหมดเวลาแบบไม่มีการเชื่อมต่อคือ 1 ชั่วโมง ค่าการหมดเวลาที่ถูกโยงไว้นั้นไม่มีกำหนด
การออกแบบของคุณหยุดทำงานหลังจากหมดเวลาการประเมินฮาร์ดแวร์และเอาต์พุต local_ready เหลือน้อย
ประวัติการแก้ไขเอกสาร
ตารางที่ 15–10 แสดงรายการประวัติการแก้ไขสำหรับเอกสารนี้
ตารางที่ 15–10. ประวัติการแก้ไขเอกสาร
| วันที่ | เวอร์ชัน | การเปลี่ยนแปลง |
| เดือนพฤศจิกายน 2012 | 1.2 | เปลี่ยนหมายเลขบทจาก 13 เป็น 15 |
| มิถุนายน 2012 | 1.1 | เพิ่มไอคอนคำติชม |
| เดือนพฤศจิกายน 2011 | 1.0 | ข้อมูลการวางจำหน่ายแบบรวม การสนับสนุนตระกูลอุปกรณ์ รายการคุณสมบัติ และรายการคุณสมบัติที่ไม่รองรับสำหรับ DDR, DDR2 และ DDR3 |
เอกสาร / แหล่งข้อมูล
 |
คอนโทรลเลอร์ ALTERA DDR2 SDRAM [พีดีเอฟ] คำแนะนำ คอนโทรลเลอร์ DDR2 SDRAM, DDR2, คอนโทรลเลอร์ SDRAM, คอนโทรลเลอร์ |
