Pengontrol SDRAM ALTERA DDR2
Informasi Penting
Pengontrol SDRAM DDR, DDR2, dan DDR3 Altera® dengan IP ALTMEMPHY menyediakan antarmuka yang disederhanakan untuk SDRAM DDR, DDR2, dan DDR3 standar industri. Megafungsi ALTMEMPHY merupakan antarmuka antara pengontrol memori dan perangkat memori, dan menjalankan operasi baca dan tulis ke memori. Pengontrol SDRAM DDR, DDR2, dan DDR3 dengan IP ALTMEMPHY bekerja bersama dengan megafungsi Altera ALTMEMPHY.
Pengontrol DDR dan DDR2 SDRAM dengan ALTMEMPHY IP dan megafungsi ALTMEMPHY menawarkan antarmuka DDR dan DDR2 SDRAM dengan kecepatan penuh atau setengah kecepatan. Pengontrol DDR3 SDRAM dengan ALTMEMPHY IP dan megafungsi ALTMEMPHY mendukung antarmuka DDR3 SDRAM dalam mode setengah kecepatan. Pengontrol DDR, DDR2, dan DDR3 SDRAM dengan ALTMEMPHY IP menawarkan pengontrol kinerja tinggi II (HPC II), yang menyediakan efisiensi tinggi dan fitur-fitur canggih. Gambar 15–1 menunjukkan diagram tingkat sistem termasuk examptingkat atas file yang dibuat oleh Pengontrol DDR, DDR2, atau DDR3 SDRAM dengan IP ALTMEMPHY untuk Anda.
Gambar 15–1. Diagram Tingkat Sistem
Catatan untuk Gambar 15–1:
(1) Saat Anda memilih Instantiate DLL Externally, delay-locked loop (DLL) akan dibuat instance-nya di luar megafungsi ALTMEMPHY.
Manajer Plug-In MegaWizard™ menghasilkan file examptingkat atas file, terdiri dari mantanample driver, dan variasi kustom pengontrol DDR, DDR2, atau DDR3 SDRAM berkinerja tinggi Anda. Pengontrol tersebut membuat instansi megafungsi ALTMEMPHY yang selanjutnya membuat instansi phase-locked loop (PLL) dan DLL. Anda juga dapat membuat instansi DLL di luar megafungsi ALTMEMPHY untuk berbagi DLL di antara beberapa instansi megafungsi ALTMEMPHY. Anda tidak dapat berbagi PLL di antara beberapa instansi megafungsi ALTMEMPHY, tetapi Anda dapat berbagi beberapa keluaran clock PLL di antara beberapa instansi ini.
© 2012 Altera Corporation. Semua hak dilindungi undang-undang. Kata-kata dan logo ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS, dan STRATIX adalah merek dagang Altera Corporation dan terdaftar di Kantor Paten dan Merek Dagang AS dan di negara-negara lain. Semua kata dan logo lain yang diidentifikasi sebagai merek dagang atau merek layanan adalah milik pemiliknya masing-masing sebagaimana dijelaskan di www.altera.com/common/legal.html. Altera menjamin kinerja produk semikonduktornya sesuai dengan spesifikasi saat ini sesuai dengan jaminan standar Altera, tetapi berhak melakukan perubahan pada produk dan layanan apa pun kapan saja tanpa pemberitahuan. Altera tidak bertanggung jawab atau berkewajiban yang timbul dari penerapan atau penggunaan informasi, produk, atau layanan apa pun yang dijelaskan di sini kecuali secara tegas disetujui secara tertulis oleh Altera. Pelanggan Altera disarankan untuk mendapatkan versi terbaru dari spesifikasi perangkat sebelum mengandalkan informasi yang dipublikasikan dan sebelum melakukan pemesanan produk atau layanan.
Sang mantanamptingkat atas file adalah desain yang berfungsi penuh yang dapat Anda simulasikan, sintesiskan, dan gunakan dalam perangkat keras.ampDriver le merupakan modul uji mandiri yang mengeluarkan perintah baca dan tulis ke pengontrol dan memeriksa data baca untuk menghasilkan sinyal lulus atau gagal, serta sinyal pengujian lengkap.
Megafungsi ALTMEMPHY menciptakan jalur data antara perangkat memori dan pengontrol memori. Megafungsi ini tersedia sebagai produk mandiri atau dapat digunakan bersama dengan pengontrol memori berkinerja tinggi Altera.
Saat menggunakan megafungsi ALTMEMPHY sebagai produk mandiri, gunakan dengan pengontrol khusus atau pihak ketiga.
Untuk desain baru, Altera merekomendasikan penggunaan antarmuka memori eksternal berbasis UniPHY, seperti pengontrol DDR2 dan DDR3 SDRAM dengan UniPHY, pengontrol QDR II dan QDR II+ SRAM dengan UniPHY, atau pengontrol RLDRAM II dengan UniPHY.
Informasi Rilis
Tabel 15–1 memberikan informasi tentang rilis Pengontrol DDR3 SDRAM dengan IP ALTMEMPHY ini.
Meja 15–1. Informasi Rilis
| Barang | Keterangan |
| Versi | 11.1 |
| Tanggal Rilis | November 2011 |
| Kode Pemesanan | IP SDRAM/HPDDR (DDR SDRAM HPC) IP SDRAM/HPDDR2 (DDR2 SDRAM HPC) IP-HPMCII (HPC II) |
| ID Produk | 00BE (DDR-SDRAM) Memori DDR00 SDRAM 2BF Memori DDR00 SDRAM 2C3 00CO (ALTMEMPHY Megafungsi) |
| Vendor ID | Nomor telepon 6AF7 |
Altera memverifikasi bahwa versi terkini perangkat lunak Quartus® II mengompilasi versi sebelumnya dari setiap fungsi MegaCore. Catatan Rilis dan Errata Pustaka IP MegaCore melaporkan setiap pengecualian terhadap verifikasi ini. Altera tidak memverifikasi kompilasi dengan versi fungsi MegaCore yang lebih lama dari satu rilis. Untuk informasi tentang masalah pada pengontrol berkinerja tinggi DDR, DDR2, atau DDR3 SDRAM dan megafungsi ALTMEMPHY dalam versi Quartus II tertentu, lihat Catatan Rilis Perangkat Lunak Quartus II.
Dukungan Keluarga Perangkat
Tabel 15–2 mendefinisikan tingkat dukungan perangkat untuk inti IP Altera.
Tabel 15–2. Tingkat Dukungan Perangkat Inti IP Altera
| Keluarga Perangkat FPGA | Keluarga Perangkat HardCopy |
| Dukungan awal—Inti IP diverifikasi dengan model pengaturan waktu awal untuk keluarga perangkat ini. Inti IP memenuhi semua persyaratan fungsional, tetapi mungkin masih menjalani analisis pengaturan waktu untuk keluarga perangkat. Inti IP dapat digunakan dalam desain produksi dengan hati-hati. | Pendamping HardCopy—Inti IP diverifikasi dengan model pengaturan waktu awal untuk perangkat pendamping Hard Copy. Inti IP memenuhi semua persyaratan fungsional, tetapi mungkin masih menjalani analisis pengaturan waktu untuk keluarga perangkat HardCopy. Inti IP dapat digunakan dalam desain produksi dengan hati-hati. |
| Dukungan terakhir—Inti IP diverifikasi dengan model pengaturan waktu akhir untuk keluarga perangkat ini. Inti IP memenuhi semua persyaratan fungsional dan pengaturan waktu untuk keluarga perangkat dan dapat digunakan dalam desain produksi. | Kompilasi HardCopy—Inti IP diverifikasi dengan model pengaturan waktu akhir untuk keluarga perangkat HardCopy. Inti IP memenuhi semua persyaratan fungsional dan pengaturan waktu untuk keluarga perangkat dan dapat digunakan dalam desain produksi. |
Tabel 15–3 menunjukkan tingkat dukungan yang ditawarkan oleh Pengendali DDR, DDR2, dan DDR3 SDRAM dengan IP ALTMEMPHY untuk keluarga perangkat Altera.
Tabel 15–3. Dukungan Keluarga Perangkat
| Keluarga Perangkat | Protokol | |
| DDR dan DDR2 | DDR3 | |
| Arria® GX | Terakhir | Tidak ada dukungan |
| Arria II GX | Terakhir | Terakhir |
| Topan® III | Terakhir | Tidak ada dukungan |
| Siklon III LS | Terakhir | Tidak ada dukungan |
| Topan IV E | Terakhir | Tidak ada dukungan |
| Topan IV GX | Terakhir | Tidak ada dukungan |
| Salinan Keras II | Lihat halaman Apa yang Baru di IP Altera dari Altera weblokasi. | Tidak ada dukungan |
| Stratix® II | Terakhir | Tidak ada dukungan |
| Stratix II GX | Terakhir | Tidak ada dukungan |
| Keluarga perangkat lain | Tidak ada dukungan | Tidak ada dukungan |
Fitur
ALTMEMPHY Megafungsi
Tabel 15–4 merangkum dukungan fitur utama untuk megafungsi ALTMEMPHY.
Tabel 15–4. Dukungan Fitur Megafungsi ALTMEMPHY
| Fitur | DDR dan DDR2 | DDR3 |
| Dukungan untuk Altera PHY Interface (AFI) pada semua perangkat yang didukung. | ✓ | ✓ |
| Kalibrasi awal otomatis menghilangkan perhitungan waktu pembacaan data yang rumit. | ✓ | ✓ |
| Jil.tagPelacakan e dan suhu (VT) yang menjamin kinerja stabil maksimum untuk antarmuka DDR, DDR2, dan DDR3 SDRAM. | ✓ | ✓ |
| Jalur data mandiri yang membuat koneksi ke pengontrol Altera atau pengontrol pihak ketiga yang independen dari jalur pengaturan waktu kritis. | ✓ | ✓ |
| Antarmuka tingkat penuh | ✓ | — |
| Antarmuka setengah kecepatan | ✓ | ✓ |
| Editor parameter yang mudah digunakan | ✓ | ✓ |
Selain itu, megafungsi ALTMEMPHY mendukung komponen DDR3 SDRAM tanpa leveling:
- Megafungsi ALTMEMPHY mendukung komponen DDR3 SDRAM tanpa leveling untuk perangkat Arria II GX yang menggunakan topologi T untuk jam, alamat, dan bus perintah:
- Mendukung pemilihan chip ganda.
- DDR3 SDRAM PHY tanpa leveling fMAX adalah 400 MHz untuk pemilihan chip tunggal.
- Tidak ada dukungan untuk pin data-mask (DM) untuk DIMM DDR4 SDRAM ×3 atau komponen, jadi pilih Tidak untuk pin Drive DM dari FPGA saat menggunakan perangkat ×4.
- Megafungsi ALTMEMPHY hanya mendukung antarmuka DDR3 SDRAM setengah kecepatan.
Pengontrol Kinerja Tinggi II
Tabel 15–5 merangkum dukungan fitur utama untuk DDR, DDR2, dan DDR3 SDRAM HPC II.
Tabel 15–5. Dukungan Fitur (Bagian 1 dari 2)
| Fitur | DDR dan DDR2 | DDR3 |
| Pengontrol setengah kecepatan | ✓ | ✓ |
| Dukungan untuk AFI ALTMEMPHY | ✓ | ✓ |
| Dukungan untuk antarmuka lokal Avalon®Memory Mapped (Avalon-MM) | ✓ | ✓ |
Tabel 15–5. Dukungan Fitur (Bagian 2 dari 2)
| Fitur | DDR dan DDR2 | DDR3 |
| Manajemen bank tampilan perintah yang dapat dikonfigurasi dengan pembacaan dan penulisan berurutan | ✓ | ✓ |
| Latensi aditif | ✓ | ✓ |
| Dukungan untuk panjang burst Avalon yang sewenang-wenang | ✓ | ✓ |
| Adaptor burst memori fleksibel bawaan | ✓ | ✓ |
| Pemetaan alamat Lokal-ke-Memori yang dapat dikonfigurasi | ✓ | ✓ |
| Konfigurasi run-time opsional dari pengaturan register ukuran dan mode, dan pengaturan waktu memori | ✓ | ✓ |
| Penyegaran mandiri array parsial (PASR) | ✓ | ✓ |
| Dukungan untuk perangkat DDR3 SDRAM standar industri | ✓ | ✓ |
| Dukungan opsional untuk perintah penyegaran mandiri | ✓ | ✓ |
| Dukungan opsional untuk perintah matikan daya yang dikendalikan pengguna | ✓ | ✓ |
| Dukungan opsional untuk perintah mati otomatis dengan batas waktu yang dapat diprogram | ✓ | ✓ |
| Dukungan opsional untuk perintah baca pra-pengisian otomatis dan perintah tulis pra-pengisian otomatis | ✓ | ✓ |
| Dukungan opsional untuk penyegaran pengontrol pengguna | ✓ | ✓ |
| Berbagi jam pengontrol ganda opsional di SOPC Builder Flow | ✓ | ✓ |
| Fungsi pengkodean koreksi kesalahan terintegrasi (ECC) 72-bit | ✓ | ✓ |
| Fungsi ECC terintegrasi, 16, 24, dan 40-bit | ✓ | ✓ |
| Dukungan untuk penulisan sebagian kata dengan koreksi kesalahan otomatis opsional | ✓ | ✓ |
| Pembuat SOPC siap | ||
| Dukungan untuk evaluasi OpenCore Plus | ✓ | ✓ |
| Model simulasi fungsional IP untuk digunakan dalam simulator VHDL dan Verilog HDL yang didukung Altera | ✓ | ✓ |
Catatan untuk Tabel 15–5:
- HPC II mendukung nilai latensi aditif yang lebih besar atau sama dengan tRCD-1, dalam satuan siklus jam (tCK).
- Fitur ini tidak didukung dengan DDR3 SDRAM dengan leveling.
Fitur yang tidak didukung
Tabel 15–6 merangkum fitur yang tidak didukung untuk antarmuka memori eksternal berbasis ALTMEMPHY Altera.
Tabel 15–6. Fitur yang Tidak Didukung
| Protokol Memori | Fitur yang Tidak Didukung |
| DDR dan DDR2 SDRAM | Simulasi waktu |
| Panjang ledakan 2 | |
| Burst parsial dan burst tidak selaras dalam mode ECC dan non-ECC saat pin DM dinonaktifkan | |
| Memori DDR3 SDRAM | Simulasi waktu |
| Burst parsial dan burst tidak selaras dalam mode ECC dan non-ECC saat pin DM dinonaktifkan | |
| Stratix III dan Stratix IV | |
| Dukungan DIMM | |
| Antarmuka tingkat penuh |
Verifikasi MegaCore
Altera melakukan pengujian acak dan terarah yang ekstensif dengan cakupan pengujian fungsional menggunakan model Denali standar industri untuk memastikan fungsionalitas Pengontrol DDR, DDR2, dan DDR3 SDRAM dengan IP ALTMEMPHY.
Pemanfaatan Sumber Daya
Bagian ini menyediakan informasi penggunaan sumber daya yang umum untuk pengontrol memori eksternal dengan ALTMEMPHY untuk keluarga perangkat yang didukung. Informasi ini disediakan hanya sebagai panduan; untuk data penggunaan sumber daya yang tepat, Anda harus membuat inti IP dan merujuk ke laporan yang dibuat oleh perangkat lunak Quartus II.
Tabel 15–7 menunjukkan data pemanfaatan sumber daya untuk megafungsi ALTMEMPHY dan pengontrol kinerja tinggi DDR3 II untuk perangkat Arria II GX.
Tabel 15–7. Pemanfaatan Sumber Daya pada Perangkat Arria II GX (Bagian 1 dari 2)
| Protokol | Ingatan Lebar (Bit) | Kombinasional ALUT | Logika Daftar | Mem ALUT | M9K Blok | M144K Blok | Memor y (Bit) |
| Pengendali | |||||||
| DDR3
(Setengah tarif) |
8 | 1,883 | 1,505 | 10 | 2 | 0 | 4,352 |
| 16 | 1,893 | 1,505 | 10 | 4 | 0 | 8,704 | |
| 64 | 1,946 | 1,521 | 18 | 15 | 0 | 34,560 | |
| 72 | 1,950 | 1,505 | 10 | 17 | 0 | 39,168 | |
Tabel 15–7. Pemanfaatan Sumber Daya pada Perangkat Arria II GX (Bagian 2 dari 2)
| Protokol | Ingatan Lebar (Bit) | Kombinasional ALUT | Logika Daftar | Mem ALUT | M9K Blok | M144K Blok | Memor y (Bit) |
| Pengendali+PHY | |||||||
| DDR3
(Setengah tarif) |
8 | 3,389 | 2,760 | 12 | 4 | 0 | 4,672 |
| 16 | 3,457 | 2,856 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,793 | 3,696 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,878 | 3,818 | 12 | 26 | 0 | 41,536 | |
Tabel 15–8 menunjukkan data pemanfaatan sumber daya untuk pengontrol berkinerja tinggi DDR2 dan pengontrol plus PHY, untuk konfigurasi setengah kecepatan dan kecepatan penuh untuk perangkat Arria II GX.
Tabel 15–8. Pemanfaatan Sumber Daya DDR2 di Perangkat Arria II GX
| Protokol | Ingatan Lebar (Bit) | Kombinasional ALUT | Logika Daftar | Mem ALUT | M9K Blok | M144K Blok | Ingatan (Bit) |
| Pengendali | |||||||
| DDR2
(Setengah tarif) |
8 | 1,971 | 1,547 | 10 | 2 | 0 | 4,352 |
| 16 | 1,973 | 1,547 | 10 | 4 | 0 | 8,704 | |
| 64 | 2,028 | 1,563 | 18 | 15 | 0 | 34,560 | |
| 72 | 2,044 | 1,547 | 10 | 17 | 0 | 39,168 | |
| DDR2
(Tarif penuh) |
8 | 2,007 | 1,565 | 10 | 2 | 0 | 2,176 |
| 16 | 2,013 | 1,565 | 10 | 2 | 0 | 4,352 | |
| 64 | 2,022 | 1,565 | 10 | 8 | 0 | 17,408 | |
| 72 | 2,025 | 1,565 | 10 | 9 | 0 | 19,584 | |
| Pengendali+PHY | |||||||
| DDR2
(Setengah tarif) |
8 | 3,481 | 2,722 | 12 | 4 | 0 | 4,672 |
| 16 | 3,545 | 2,862 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,891 | 3,704 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,984 | 3,827 | 12 | 26 | 0 | 41,536 | |
| DDR2
(Tarif penuh) |
8 | 3,337 | 2,568 | 29 | 2 | 0 | 2,176 |
| 16 | 3,356 | 2,558 | 11 | 4 | 0 | 4,928 | |
| 64 | 3,423 | 2,836 | 31 | 12 | 0 | 19,200 | |
| 72 | 3,445 | 2,827 | 11 | 14 | 0 | 21,952 | |
Tabel 15–9 menunjukkan data pemanfaatan sumber daya untuk pengontrol berkinerja tinggi DDR2 dan pengontrol plus PHY, untuk konfigurasi setengah kecepatan dan kecepatan penuh untuk perangkat Cyclone III.
Tabel 15–9. Pemanfaatan Sumber Daya DDR2 pada Perangkat Cyclone III
| Protokol | Ingatan Lebar (Bit) | Logika Daftar | Sel logika | Blok M9K | Ingatan (Bit) |
| Pengendali | |||||
| DDR2
(Setengah tarif) |
8 | 1,513 | 3,015 | 4 | 4,464 |
| 16 | 1,513 | 3,034 | 6 | 8,816 | |
| 64 | 1,513 | 3,082 | 18 | 34,928 | |
| 72 | 1,513 | 3,076 | 19 | 39,280 | |
| DDR2
(Tarif penuh) |
8 | 1,531 | 3,059 | 4 | 2,288 |
| 16 | 1,531 | 3,108 | 4 | 4,464 | |
| 64 | 1,531 | 3,134 | 10 | 17,520 | |
| 72 | 1,531 | 3,119 | 11 | 19,696 | |
| Pengendali+PHY | |||||
| DDR2
(Setengah tarif) |
8 | 2,737 | 5,131 | 6 | 4,784 |
| 16 | 2,915 | 5,351 | 9 | 9,392 | |
| 64 | 3,969 | 6,564 | 27 | 37,040 | |
| 72 | 4,143 | 6,786 | 28 | 41,648 | |
| DDR2
(Tarif penuh) |
8 | 2,418 | 4,763 | 6 | 2,576 |
| 16 | 2,499 | 4,919 | 6 | 5,008 | |
| 64 | 2,957 | 5,505 | 15 | 19,600 | |
| 72 | 3,034 | 5,608 | 16 | 22,032 | |
Persyaratan Sistem
Pengontrol DDR3 SDRAM dengan IP ALTMEMPHY adalah bagian dari Perpustakaan IP MegaCore, yang didistribusikan dengan perangkat lunak Quartus II dan dapat diunduh dari Altera weblokasi, Www.altera.com.
Untuk persyaratan sistem dan petunjuk instalasi, lihat Instalasi & Lisensi Perangkat Lunak Altera.
Instalasi dan Lisensi
Gambar 15–2 menunjukkan struktur direktori setelah Anda menginstal Pengontrol DDR3 SDRAM dengan IP ALTMEMPHY, di mana adalah direktori instalasi. Direktori instalasi default pada Windows adalah c:\altera\ ; di Linux itu adalah /opt/altera .
Gambar 15–2. Struktur Direktori
Anda memerlukan lisensi untuk fungsi MegaCore hanya jika Anda benar-benar puas dengan fungsionalitas dan kinerjanya, dan ingin membawa desain Anda ke tahap produksi.
Untuk menggunakan DDR3 SDRAM HPC, Anda dapat meminta lisensi file dari Altera web situs di www.altera.com/lisensi dan menginstalnya di komputer Anda. Saat Anda meminta lisensi fileAltera mengirimi Anda lisensi.dat melalui email fileJika Anda tidak memiliki akses Internet, hubungi perwakilan setempat Anda.
Untuk menggunakan DDR3 SDRAM HPC II, hubungi perwakilan penjualan setempat Anda untuk memesan lisensi.
Evaluasi Gratis
Fitur evaluasi OpenCore Plus Altera hanya berlaku untuk DDR3 SDRAM HPC. Dengan fitur evaluasi OpenCore Plus, Anda dapat melakukan tindakan berikut:
- Simulasikan perilaku megafungsi (fungsi Altera MegaCore atau AMP(megafungsi PSM) di dalam sistem Anda.
- Verifikasi fungsionalitas desain Anda, serta evaluasi ukuran dan kecepatannya dengan cepat dan mudah.
- Hasilkan pemrograman perangkat dengan waktu terbatas fileuntuk desain yang menyertakan fungsi MegaCore.
- Programkan perangkat dan verifikasi desain Anda dalam perangkat keras.
Anda perlu membeli lisensi untuk megafungsi hanya jika Anda benar-benar puas dengan fungsionalitas dan kinerjanya, dan ingin membawa desain Anda ke tahap produksi.
Perilaku Batas Waktu OpenCore Plus
Evaluasi perangkat keras OpenCore Plus dapat mendukung dua mode operasi berikut:
- Tanpa kabel—desain berjalan untuk waktu terbatas
- Tertambat—memerlukan koneksi antara papan dan komputer host. Jika mode tertambat didukung oleh semua fungsi besar dalam suatu desain, perangkat dapat beroperasi untuk waktu yang lebih lama atau tanpa batas waktu
Semua megafungsi dalam perangkat akan mengalami time-out secara bersamaan saat waktu evaluasi yang paling ketat tercapai. Jika terdapat lebih dari satu megafungsi dalam suatu desain, perilaku time-out megafungsi tertentu dapat ditutupi oleh perilaku time-out megafungsi lainnya.
Untuk fungsi MegaCore, batas waktu tanpa kabel adalah 1 jam; nilai batas waktu tanpa kabel tidak terbatas.
Desain Anda berhenti berfungsi setelah waktu evaluasi perangkat keras berakhir dan keluaran local_ready menjadi rendah.
Riwayat Revisi Dokumen
Tabel 15–10 mencantumkan riwayat revisi untuk dokumen ini.
Tabel 15–10. Riwayat Revisi Dokumen
| Tanggal | Versi | Perubahan |
| November 2012 | 1.2 | Mengubah nomor bab dari 13 menjadi 15. |
| Juni 2012 | 1.1 | Menambahkan ikon Umpan Balik. |
| November 2011 | 1.0 | Informasi Rilis Gabungan, Dukungan Keluarga Perangkat, Daftar Fitur, dan Daftar Fitur yang Tidak Didukung untuk DDR, DDR2, dan DDR3. |
Dokumen / Sumber Daya
 |
Pengontrol SDRAM ALTERA DDR2 [Bahasa Indonesia:] Instruksi Pengontrol DDR2 SDRAM, DDR2, Pengontrol SDRAM, Pengontrol |
