ALTERA DDR2 SDRAM Controllers
Wichtige ynformaasje
De Altera® DDR-, DDR2- en DDR3 SDRAM-controllers mei ALTMEMPHY IP leverje ferienfâldige ynterfaces foar yndustrystandert DDR, DDR2 en DDR3 SDRAM. De megafunksje ALTMEMPHY is in ynterface tusken in ûnthâldkontrôler en de ûnthâldapparaten, en fiert lês- en skriuwoperaasjes nei it ûnthâld. De DDR, DDR2, en DDR3 SDRAM Controllers mei ALTMEMPHY IP wurkje yn gearhing mei de Altera ALTMEMPHY megafunksje.
De DDR- en DDR2 SDRAM-controllers mei ALTMEMPHY IP- en ALTMEMPHY-megafunksje biede DDR- en DDR2 SDRAM-ynterfaces mei folsleine of heale taryf. De DDR-, DDR3- en DDR3 SDRAM-controllers mei ALTMEMPHY IP biede de hege prestaasjes controller II (HPC II), dy't hege effisjinsje en avansearre funksjes leveret. Ofbylding 2-3 lit in diagram op systeemnivo sjen mei de eksampit boppeste nivo file dat de DDR, DDR2, of DDR3 SDRAM Controller mei ALTMEMPHY IP foar jo makket.
Ofbylding 15-1. Systeem-nivo Diagram
Opmerking foar figuer 15-1:
(1) As jo kieze Instantiate DLL External, wurdt delay-locked loop (DLL) ynstantiearre bûten de ALTMEMPHY megafunksje.
De MegaWizard™ Plug-In Manager genereart in eksampit boppeste nivo file, besteande út in eksample stjoerprogramma, en jo DDR, DDR2, of DDR3 SDRAM hege-optreden controller oanpaste fariaasje. De controller instantiates in eksimplaar fan de ALTMEMPHY megafunction dy't op syn beurt instantiates in phase-locked loop (PLL) en DLL. Jo kinne de DLL ek bûten de ALTMEMPHY-megafunksje ynstantiearje om de DLL te dielen tusken meardere eksimplaren fan 'e ALTMEMPHY-megafunksje. Jo kinne gjin PLL diele tusken meardere eksimplaren fan 'e ALTMEMPHY-megafunksje, mar jo kinne guon fan 'e PLL-klokútgongen diele tusken dizze meardere eksimplaren.
© 2012 Altera Corporation. Alle rjochten foarbehâlden. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS en STRATIX wurden en logo's binne hannelsmerken fan Altera Corporation en registrearre yn it Amerikaanske Patent and Trademark Office en yn oare lannen. Alle oare wurden en logo's identifisearre as hannels- of tsjinstmerken binne it eigendom fan har respektivelike holders lykas beskreaun by www.altera.com/common/legal.html. Altera garandearret prestaasjes fan har semiconductor produkten oan aktuele spesifikaasjes yn oerienstimming mei Altera syn standert garânsje, mar behâldt it rjocht om feroarings oan alle produkten en tsjinsten op elts momint sûnder notice. Altera nimt gjin ferantwurdlikens of oanspraaklikens dy't fuortkomme út 'e applikaasje of gebrûk fan ynformaasje, produkt of tsjinst beskreaun hjiryn, útsein as útdruklik skriftlik ôfpraat troch Altera. Altera-klanten wurde advisearre om de lêste ferzje fan apparaatspesifikaasjes te krijen foardat se fertrouwe op alle publisearre ynformaasje en foardat se oarders pleatse foar produkten of tsjinsten.
De eksampit boppeste nivo file is in folslein funksjoneel ûntwerp dat jo kinne simulearje, synthesisearje en brûke yn hardware. De eksample bestjoerder is in sels-test module dy't jout lêzen en skriuwe kommando's oan de controller en kontrolearret de lêzen gegevens foar in produsearje de pas of mislearjen, en test folsleine sinjalen.
De megafunksje ALTMEMPHY makket it gegevenspaad tusken it ûnthâldapparaat en de ûnthâldkontrôler. De megafunksje is beskikber as in stand-alone produkt of kin brûkt wurde yn kombinaasje mei de Altera hege-optreden ûnthâld controller.
As jo de megafunksje ALTMEMPHY brûke as in stand-alone produkt, brûk dan mei oanpaste as controllers fan tredden.
Foar nije ûntwerpen advisearret Altera it brûken fan in UniPHY-basearre eksterne ûnthâld-ynterface, lykas de DDR2- en DDR3 SDRAM-controllers mei UniPHY, QDR II en QDR II+ SRAM-controllers mei UniPHY, of RLDRAM II-controller mei UniPHY.
Release ynformaasje
Tabel 15–1 jout ynformaasje oer dizze release fan de DDR3 SDRAM Controller mei ALTMEMPHY IP.
Tafel 15–1. Release ynformaasje
| Ûnderdiel | Beskriuwing |
| Ferzje | 11.1 |
| Release Date | novimber 2011 |
| Bestelle Codes | IP-SDRAM/HPDDR (DDR SDRAM HPC) IP-SDRAM/HPDDR2 (DDR2 SDRAM HPC) IP-HPMCII (HPC II) |
| Produkt IDs | 00BE (DDR SDRAM) 00BF (DDR2 SDRAM) 00C2 (DDR3 SDRAM) 00CO (ALTMEMPHY Megafunction) |
| Ferkeaper ID | 6AF7 |
Altera ferifiearret dat de hjoeddeistige ferzje fan 'e Quartus® II-software de foarige ferzje fan elke MegaCore-funksje kompilearret. De MegaCore IP Library Release Notes en Errata rapportearje alle útsûnderingen op dizze ferifikaasje. Altera ferifiearret gjin kompilaasje mei MegaCore-funksjeferzjes âlder dan ien release. Foar ynformaasje oer problemen op 'e DDR, DDR2, of DDR3 SDRAM hege-optreden controller en de ALTMEMPHY megafunction yn in bepaalde Quartus II ferzje, ferwize nei de Quartus II Software Release Notes.
Apparaat Family Support
Tabel 15-2 definiearret de apparaatstipenivo's foar Altera IP-kearnen.
Tabel 15-2. Altera IP Core Device Support Levels
| FPGA Device Famyljes | HardCopy Device Famyljes |
| Foarriedige stipe-De IP-kearn wurdt ferifiearre mei foarriedige timingmodellen foar dizze apparaatfamylje. De IP-kearn foldocht oan alle funksjonele easken, mar kin noch ûndergeane timinganalyse foar de apparaatfamylje. It kin brûkt wurde yn produksjeûntwerpen mei foarsichtigens. | HardCopy Companion-De IP-kearn wurdt ferifiearre mei foarriedige timingmodellen foar it begeliedende apparaat fan Hard Copy. De IP-kearn foldocht oan alle funksjonele easken, mar kin noch ûndergeane timinganalyse foar de HardCopy-apparaatfamylje. It kin brûkt wurde yn produksjeûntwerpen mei foarsichtigens. |
| Finale stipe-De IP-kearn wurdt ferifiearre mei definitive timingmodellen foar dizze apparaatfamylje. De IP-kearn foldocht oan alle funksjonele en timing-easken foar de apparaatfamylje en kin brûkt wurde yn produksjeûntwerpen. | HardCopy kompilaasje-De IP-kearn wurdt ferifiearre mei definitive timingmodellen foar de HardCopy-apparaatfamylje. De IP-kearn foldocht oan alle funksjonele en timing-easken foar de apparaatfamylje en kin brûkt wurde yn produksjeûntwerpen. |
Tabel 15–3 toant it nivo fan stipe oanbean troch de DDR-, DDR2- en DDR3 SDRAM-controllers mei ALTMEMPHY IP foar Altera-apparaatfamyljes.
Tabel 15-3. Apparaat Family Support
| Apparaat Famylje | Protokol | |
| DDR en DDR2 | DDR3 | |
| Arria® GX | Finale | Gjin stipe |
| Arria II GX | Finale | Finale |
| Cyclone® III | Finale | Gjin stipe |
| Cyclone III LS | Finale | Gjin stipe |
| Sykloan IV E | Finale | Gjin stipe |
| Cyclone IV GX | Finale | Gjin stipe |
| Hardcopy II | Ferwize nei de Wat is nij yn Altera IP-side fan 'e Altera website. | Gjin stipe |
| Stratix® II | Finale | Gjin stipe |
| Stratix II GX | Finale | Gjin stipe |
| Oare apparaten famyljes | Gjin stipe | Gjin stipe |
Features
ALTMEMPHY Megafunksje
Tabel 15–4 gearfettet stipe foar wichtige funksje foar de megafunksje ALTMEMPHY.
Tabel 15-4. ALTMEMPHY Megafunction Feature Support
| Eigenskip | DDR en DDR2 | DDR3 |
| Stipe foar de Altera PHY Interface (AFI) op alle stipe apparaten. | ✓ | ✓ |
| Automatisearre initial kalibraasje elimineert yngewikkelde lêsgegevens timing berekkeningen. | ✓ | ✓ |
| Voltage en temperatuer (VT) tracking dy't garandearret maksimale stabile prestaasjes foar DDR, DDR2, en DDR3 SDRAM ynterfaces. | ✓ | ✓ |
| Self-contained datapath dat makket ferbining mei in Altera controller of in tredde partij controller ûnôfhinklik fan de krityske timing paden. | ✓ | ✓ |
| Full-rate ynterface | ✓ | — |
| Half-rate ynterface | ✓ | ✓ |
| Maklik te brûken parameter bewurker | ✓ | ✓ |
Derneist stipet de ALTMEMPHY megafunksje DDR3 SDRAM-komponinten sûnder nivellering:
- De megafunksje ALTMEMPHY stipet DDR3 SDRAM-komponinten sûnder nivellering foar Arria II GX-apparaten mei T-topology foar klok, adres en kommandobus:
- Unterstützt meardere chip seleksjes.
- De DDR3 SDRAM PHY sûnder nivellering fMAX is 400 MHz foar seleksje fan ien chip.
- Gjin stipe foar datamasker (DM) pins foar ×4 DDR3 SDRAM DIMMs of komponinten, dus selektearje Nee foar Drive DM pins fan FPGA by it brûken fan ×4 apparaten.
- De megafunksje ALTMEMPHY stipet allinich DDR3 SDRAM-ynterfaces mei heal taryf.
High-Performance Controller II
Tabel 15–5 vatt de stipe foar wichtige funksje gear foar de DDR, DDR2 en DDR3 SDRAM HPC II.
Tabel 15-5. Funksje-stipe (diel 1 fan 2)
| Eigenskip | DDR en DDR2 | DDR3 |
| Half-rate controller | ✓ | ✓ |
| Stipe foar AFI ALTMEMPHY | ✓ | ✓ |
| Stipe foar Avalon®Memory Mapped (Avalon-MM) lokale ynterface | ✓ | ✓ |
Tabel 15-5. Funksje-stipe (diel 2 fan 2)
| Eigenskip | DDR en DDR2 | DDR3 |
| Konfigurearber kommando look-ahead bankbehear mei yn-oarder lêzen en skriuwen | ✓ | ✓ |
| Additive latency | ✓ | ✓ |
| Stipe foar willekeurige Avalon burst lingte | ✓ | ✓ |
| Ynboude fleksibele ûnthâld burst adapter | ✓ | ✓ |
| Konfigurearbere Local-to-Memory adres mappings | ✓ | ✓ |
| Opsjonele run-time konfiguraasje fan grutte en modus register ynstellings, en ûnthâld timing | ✓ | ✓ |
| Partial array self-refresh (PASR) | ✓ | ✓ |
| Stipe foar yndustry-standert DDR3 SDRAM apparaten | ✓ | ✓ |
| Opsjonele stipe foar kommando sels ferfarskje | ✓ | ✓ |
| Opsjonele stipe foar brûker-kontroleare power-down kommando | ✓ | ✓ |
| Opsjonele stipe foar automatysk power-down kommando mei programmeerbere time-out | ✓ | ✓ |
| Opsjonele stipe foar auto-precharge lêzen en auto-precharge skriuwkommando's | ✓ | ✓ |
| Opsjonele stipe foar ferfarsking fan brûker-controller | ✓ | ✓ |
| Opsjoneel dielen fan meardere controllers yn SOPC Builder Flow | ✓ | ✓ |
| Integrated error korreksje kodearring (ECC) funksje 72-bit | ✓ | ✓ |
| Yntegreare ECC-funksje, 16, 24 en 40-bit | ✓ | ✓ |
| Stipe foar skriuwe mei dielwurden mei opsjonele automatyske flaterkorreksje | ✓ | ✓ |
| SOPC Builder klear | ||
| Stipe foar OpenCore Plus-evaluaasje | ✓ | ✓ |
| IP funksjonele simulaasje modellen foar gebrûk yn Altera-stipe VHDL en Verilog HDL simulator | ✓ | ✓ |
Opmerkingen by Tabel 15-5:
- HPC II stipet additive Wachttiid wearden grutter as gelyk oan tRCD-1, yn klok syklus unit (tCK).
- Dizze funksje wurdt net stipe mei DDR3 SDRAM mei nivellering.
Net-stipe funksjes
Tabel 15-6 vat net-stipe funksjes gear foar Altera's ALTMEMPHY-basearre eksterne ûnthâld-ynterfaces.
Tabel 15-6. Net-stipe funksjes
| Unthâld Protokol | Net-suppoted Feature |
| DDR en DDR2 SDRAM | Timing simulaasje |
| Burstlengte 2 | |
| Partial burst en unaligned burst yn ECC en net-ECC modus as DM pins binne útskeakele | |
| DDR3 SDRAM | Timing simulaasje |
| Partial burst en unaligned burst yn ECC en net-ECC modus as DM pins binne útskeakele | |
| Stratix III en Stratix IV | |
| DIMM stipe | |
| Full-rate ynterfaces |
MegaCore ferifikaasje
Altera fiert wiidweidige willekeurige, rjochte tests mei funksjonele testdekking mei yndustrystandert Denali-modellen om de funksjonaliteit fan 'e DDR-, DDR2- en DDR3 SDRAM-controllers mei ALTMEMPHY IP te garandearjen.
Resource Utilization
Dizze seksje jout typyske boarne gebrûk ynformaasje foar de eksterne ûnthâld controllers mei ALTMEMPHY foar stipe apparaat famyljes. Dizze ynformaasje wurdt allinich as rjochtline levere; foar krekte boarne-gebrûksgegevens moatte jo jo IP-kearn generearje en ferwize nei de rapporten generearre troch de Quartus II-software.
Tabel 15–7 toant gegevens oer gebrûk fan boarnen foar de ALTMEMPHY-megafunksje, en de DDR3-heechprestaasjekontrôler II foar Arria II GX-apparaten.
Tabel 15-7. Gebrûk fan boarnen yn Arria II GX-apparaten (diel 1 fan 2)
| Protokol | Oantinken Breedte (bits) | Combinational ALUTS | Logika Registers | Mem ALUTs | M9K Blokken | M144K Blokken | oantinken y (bits) |
| Controller | |||||||
| DDR3
(Halve taryf) |
8 | 1,883 | 1,505 | 10 | 2 | 0 | 4,352 |
| 16 | 1,893 | 1,505 | 10 | 4 | 0 | 8,704 | |
| 64 | 1,946 | 1,521 | 18 | 15 | 0 | 34,560 | |
| 72 | 1,950 | 1,505 | 10 | 17 | 0 | 39,168 | |
Tabel 15-7. Gebrûk fan boarnen yn Arria II GX-apparaten (diel 2 fan 2)
| Protokol | Oantinken Breedte (bits) | Combinational ALUTS | Logika Registers | Mem ALUTs | M9K Blokken | M144K Blokken | oantinken y (bits) |
| Controller+PHY | |||||||
| DDR3
(Halve taryf) |
8 | 3,389 | 2,760 | 12 | 4 | 0 | 4,672 |
| 16 | 3,457 | 2,856 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,793 | 3,696 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,878 | 3,818 | 12 | 26 | 0 | 41,536 | |
Tabel 15–8 toant gegevens foar gebrûk fan boarnen foar de DDR2-heechprestaasjeskontrôler en controller plus PHY, foar konfiguraasjes mei heale tariven en folslein taryf foar Arria II GX-apparaten.
Tabel 15-8. DDR2 Resource Utilization yn Arria II GX Apparaten
| Protokol | Oantinken Breedte (bits) | Combinational ALUTS | Logika Registers | Mem ALUTs | M9K Blokken | M144K Blokken | Oantinken (Bits) |
| Controller | |||||||
| DDR2
(Halve taryf) |
8 | 1,971 | 1,547 | 10 | 2 | 0 | 4,352 |
| 16 | 1,973 | 1,547 | 10 | 4 | 0 | 8,704 | |
| 64 | 2,028 | 1,563 | 18 | 15 | 0 | 34,560 | |
| 72 | 2,044 | 1,547 | 10 | 17 | 0 | 39,168 | |
| DDR2
(folsleine taryf) |
8 | 2,007 | 1,565 | 10 | 2 | 0 | 2,176 |
| 16 | 2,013 | 1,565 | 10 | 2 | 0 | 4,352 | |
| 64 | 2,022 | 1,565 | 10 | 8 | 0 | 17,408 | |
| 72 | 2,025 | 1,565 | 10 | 9 | 0 | 19,584 | |
| Controller+PHY | |||||||
| DDR2
(Halve taryf) |
8 | 3,481 | 2,722 | 12 | 4 | 0 | 4,672 |
| 16 | 3,545 | 2,862 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,891 | 3,704 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,984 | 3,827 | 12 | 26 | 0 | 41,536 | |
| DDR2
(folsleine taryf) |
8 | 3,337 | 2,568 | 29 | 2 | 0 | 2,176 |
| 16 | 3,356 | 2,558 | 11 | 4 | 0 | 4,928 | |
| 64 | 3,423 | 2,836 | 31 | 12 | 0 | 19,200 | |
| 72 | 3,445 | 2,827 | 11 | 14 | 0 | 21,952 | |
Tabel 15–9 toant gegevens oer gebrûk fan boarnen foar de DDR2-heechprestaasjeskontrôler en -controller plus PHY, foar konfiguraasjes foar heale en folsleine taryf foar Cyclone III-apparaten.
Tabel 15-9. DDR2 Resource Utilization yn Cyclone III Apparaten
| Protokol | Oantinken Breedte (bits) | Logika Registers | Logyske sellen | M9K blokken | Oantinken (Bits) |
| Controller | |||||
| DDR2
(Halve taryf) |
8 | 1,513 | 3,015 | 4 | 4,464 |
| 16 | 1,513 | 3,034 | 6 | 8,816 | |
| 64 | 1,513 | 3,082 | 18 | 34,928 | |
| 72 | 1,513 | 3,076 | 19 | 39,280 | |
| DDR2
(folsleine taryf) |
8 | 1,531 | 3,059 | 4 | 2,288 |
| 16 | 1,531 | 3,108 | 4 | 4,464 | |
| 64 | 1,531 | 3,134 | 10 | 17,520 | |
| 72 | 1,531 | 3,119 | 11 | 19,696 | |
| Controller+PHY | |||||
| DDR2
(Halve taryf) |
8 | 2,737 | 5,131 | 6 | 4,784 |
| 16 | 2,915 | 5,351 | 9 | 9,392 | |
| 64 | 3,969 | 6,564 | 27 | 37,040 | |
| 72 | 4,143 | 6,786 | 28 | 41,648 | |
| DDR2
(folsleine taryf) |
8 | 2,418 | 4,763 | 6 | 2,576 |
| 16 | 2,499 | 4,919 | 6 | 5,008 | |
| 64 | 2,957 | 5,505 | 15 | 19,600 | |
| 72 | 3,034 | 5,608 | 16 | 22,032 | |
Systeem easken
De DDR3 SDRAM Controller mei ALTMEMPHY IP is in diel fan 'e MegaCore IP Library, dy't wurdt ferspraat mei de Quartus II-software en te downloaden fan 'e Altera website, www.altera.com.
Foar systeemeasken en ynstallaasje-ynstruksjes, ferwize nei Altera Software Installation & Licensing.
Ynstallaasje en lisinsje
Figuer 15-2 lit de mapstruktuer sjen nei't jo de DDR3 SDRAM Controller mei ALTMEMPHY IP ynstalleare, wêr't de ynstallaasjemap is. De standert ynstallaasjemap op Windows is c:\altera\ ; op Linux is it /opt/altera .
figuer 15-2. Directory Struktuer
Jo hawwe in lisinsje nedich foar de MegaCore-funksje allinich as jo folslein tefreden binne mei syn funksjonaliteit en prestaasjes, en jo ûntwerp nei produksje wolle nimme.
Om de DDR3 SDRAM HPC te brûken, kinne jo in lisinsje oanfreegje file út de Altera web site at www.altera.com/licensing en ynstallearje it op jo kompjûter. As jo in lisinsje oanfreegje file, Altera e-post jo in license.dat file. As jo gjin ynternet tagong, nim dan kontakt op mei jo lokale fertsjintwurdiger.
Om de DDR3 SDRAM HPC II te brûken, nim dan kontakt op mei jo lokale ferkeapfertsjintwurdiger om in lisinsje te bestellen.
Fergese evaluaasje
Altera's OpenCore Plus-evaluaasjefunksje is allinich fan tapassing op de DDR3 SDRAM HPC. Mei de OpenCore Plus-evaluaasjefunksje kinne jo de folgjende aksjes útfiere:
- Simulearje it gedrach fan in megafunksje (Altera MegaCore-funksje of AMPPSM megafunction) binnen jo systeem.
- Ferifiearje de funksjonaliteit fan jo ûntwerp, en evaluearje de grutte en snelheid fluch en maklik.
- Generearje tiidbeheinde apparaatprogrammearring files foar ûntwerpen dy't MegaCore-funksjes befetsje.
- Programmearje in apparaat en ferifiearje jo ûntwerp yn hardware.
Jo moatte in lisinsje keapje foar de megafunksje allinich as jo folslein tefreden binne mei syn funksjonaliteit en prestaasjes, en jo ûntwerp nei produksje wolle nimme.
OpenCore Plus Time-Out Gedrach
OpenCore Plus-hardware-evaluaasje kin de folgjende twa wurkwizen stypje:
- Untethered - it ûntwerp rint foar in beheinde tiid
- Tethered - fereasket in ferbining tusken jo boerd en de hostkomputer. As tethered modus wurdt stipe troch alle megafunksjes yn in ûntwerp, kin it apparaat langer of ûnbepaald wurkje
Alle megafunksjes yn in apparaat time-out tagelyk as de meast restriktive evaluaasjetiid wurdt berikt. As d'r mear as ien megafunksje yn in ûntwerp is, kin it time-outgedrach fan in spesifike megafunksje maskearre wurde troch it time-outgedrach fan 'e oare megafunksjes.
Foar MegaCore-funksjes is de untethered time-out 1 oere; de tethered time-out wearde is ûnbepaald.
Jo ûntwerp hâldt op mei wurkjen nei't de hardware-evaluaasjetiid ferrint en de local_ready-útfier leech giet.
Document Revision Skiednis
Tabel 15-10 jout de revyzjeskiednis foar dit dokumint.
Tabel 15-10. Document Revision Skiednis
| Datum | Ferzje | Feroarings |
| novimber 2012 | 1.2 | Haadstiknûmer feroare fan 13 nei 15. |
| juny 2012 | 1.1 | Feedback ikoan tafoege. |
| novimber 2011 | 1.0 | Kombinearre release-ynformaasje, stipe foar apparaatfamylje, list mei funksjes en list mei net-stipe funksjes foar DDR, DDR2 en DDR3. |
Dokuminten / Resources
 |
ALTERA DDR2 SDRAM Controllers [pdfYnstruksjes DDR2 SDRAM Controllers, DDR2, SDRAM Controllers, Controllers |
