ALTERA DDR2 SDRAM kontroleri
Važne informacije
Altera® DDR, DDR2 i DDR3 SDRAM kontroleri sa ALTMEMPHY IP-om pružaju pojednostavljena sučelja za industrijski standard DDR, DDR2 i DDR3 SDRAM. Megafunkcija ALTMEMPHY je sučelje između memorijskog kontrolera i memorijskih uređaja i izvodi operacije čitanja i pisanja u memoriju. DDR, DDR2 i DDR3 SDRAM kontroleri sa ALTMEMPHY IP-om rade u sprezi sa Altera ALTMEMPHY megafunkcijom.
DDR i DDR2 SDRAM kontroleri sa ALTMEMPHY IP i ALTMEMPHY megafunkcijom nude DDR i DDR2 SDRAM interfejse pune ili polovine brzine. DDR3 SDRAM kontroler sa ALTMEMPHY IP i ALTMEMPHY megafunkcijom podržava DDR3 SDRAM interfejse u režimu polovine brzine. DDR, DDR2 i DDR3 SDRAM kontroleri sa ALTMEMPHY IP-om nude kontroler visokih performansi II (HPC II), koji pruža visoku efikasnost i napredne karakteristike. Slika 15-1 prikazuje dijagram na nivou sistema uključujući nprample top-level file koji DDR, DDR2 ili DDR3 SDRAM kontroler sa ALTMEMPHY IP kreira za vas.
Slika 15–1. Dijagram na nivou sistema
Napomena za sliku 15–1:
(1) Kada odaberete Instanciraj DLL eksterno, petlja zaključana kašnjenjem (DLL) se instancira izvan megafunkcije ALTMEMPHY.
MegaWizard™ Plug-In Manager generiše example top-level file, koji se sastoji od example drajvera i prilagođenu varijaciju vašeg DDR, DDR2 ili DDR3 SDRAM kontrolera visokih performansi. Kontroler instancira instancu ALTMEMPHY megafunkcije koja zauzvrat pokreće fazno zaključanu petlju (PLL) i DLL. Također možete instancirati DLL izvan megafunkcije ALTMEMPHY kako biste dijelili DLL između više instanci megafunkcije ALTMEMPHY. Ne možete dijeliti PLL između više instanci megafunkcije ALTMEMPHY, ali možete dijeliti neke od izlaza PLL takta između ovih više instanci.
© 2012 Altera Corporation. Sva prava zadržana. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS i STRATIX riječi i logotipi su zaštitni znakovi Altera Corporation i registrirani u Uredu za patente i žigove SAD-a iu drugim zemljama. Sve ostale riječi i logotipi identificirani kao zaštitni znakovi ili uslužni znakovi vlasništvo su njihovih nositelja kako je opisano na www.altera.com/common/legal.html. Altera garantuje performanse svojih poluprovodničkih proizvoda u skladu sa trenutnim specifikacijama u skladu sa Alterinom standardnom garancijom, ali zadržava pravo izmene bilo kojeg proizvoda i usluge u bilo koje vreme bez prethodne najave. Altera ne preuzima nikakvu odgovornost ili odgovornost koja proizilazi iz primjene ili korištenja bilo koje informacije, proizvoda ili usluge opisane ovdje osim ako je Altera izričito pristala u pisanoj formi. Korisnicima Altere se savjetuje da nabave najnoviju verziju specifikacija uređaja prije nego se oslone na bilo koju objavljenu informaciju i prije nego što narudžbe za proizvode ili usluge.
Bivšiample top-level file je potpuno funkcionalan dizajn koji možete simulirati, sintetizirati i koristiti u hardveru. Bivšiample drajver je modul za samotestiranje koji izdaje komande čitanja i pisanja kontroleru i provjerava pročitane podatke kako bi proizveo prolaz ili neuspjeh i testira kompletne signale.
Megafunkcija ALTMEMPHY kreira putanju podataka između memorijskog uređaja i memorijskog kontrolera. Megafunkcija je dostupna kao samostalan proizvod ili se može koristiti u kombinaciji s Altera memorijskim kontrolerom visokih performansi.
Kada koristite megafunkciju ALTMEMPHY kao samostalan proizvod, koristite bilo s prilagođenim kontrolerima ili kontrolerima treće strane.
Za nove dizajne, Altera preporučuje korištenje eksternog memorijskog interfejsa baziranog na UniPHY, kao što su DDR2 i DDR3 SDRAM kontroleri sa UniPHY, QDR II i QDR II+ SRAM kontroleri sa UniPHY, ili RLDRAM II kontroleri sa UniPHY.
Informacije o izdanju
Tabela 15–1 pruža informacije o ovom izdanju DDR3 SDRAM kontrolera sa ALTMEMPHY IP.
Table 15–1. Informacije o izdanju
Stavka | Opis |
Verzija | 11.1 |
Datum izlaska | novembar 2011 |
Kodovi za naručivanje | IP-SDRAM/HPDDR (DDR SDRAM HPC) IP-SDRAM/HPDDR2 (DDR2 SDRAM HPC) IP-HPMCII (HPC II) |
ID-ovi proizvoda | 00BE (DDR SDRAM) 00BF (DDR2 SDRAM) 00C2 (DDR3 SDRAM) 00CO (ALTMEMPHY Megafunkcija) |
ID dobavljača | 6AF7 |
Altera potvrđuje da trenutna verzija Quartus® II softvera kompajlira prethodnu verziju svake MegaCore funkcije. Napomene o izdanju MegaCore IP biblioteke i greške prijavljuju sve izuzetke od ove verifikacije. Altera ne provjerava kompilaciju s verzijama funkcija MegaCore starijim od jednog izdanja. Za informacije o problemima na DDR, DDR2 ili DDR3 SDRAM kontroleru visokih performansi i megafunkciji ALTMEMPHY u određenoj verziji Quartusa II pogledajte Napomene o izdanju softvera Quartus II.
Podrška porodici uređaja
Tabela 15–2 definiše nivoe podrške uređaja za Altera IP jezgra.
Tabela 15–2. Nivoi podrške za Altera IP Core uređaje
Porodice FPGA uređaja | Porodice hardcopy uređaja |
Preliminarna podrška—IP jezgro je verifikovano sa preliminarnim modelima vremena za ovu familiju uređaja. IP jezgro ispunjava sve funkcionalne zahtjeve, ali je možda još uvijek u fazi analize vremena za porodicu uređaja. Može se koristiti u proizvodnim dizajnima s oprezom. | HardCopy Companion—IP jezgro je verifikovano preliminarnim vremenskim modelima za prateći uređaj Hard Copy. IP jezgro ispunjava sve funkcionalne zahtjeve, ali je možda još uvijek u fazi analize vremena za porodicu uređaja HardCopy. Može se koristiti u proizvodnim dizajnima s oprezom. |
Konačna podrška—IP jezgro je verifikovano sa konačnim modelima vremena za ovu familiju uređaja. IP jezgro ispunjava sve funkcionalne i vremenske zahtjeve za familiju uređaja i može se koristiti u proizvodnim projektima. | HardCopy Compilation—IP jezgro je verifikovano sa konačnim vremenskim modelima za porodicu uređaja HardCopy. IP jezgro ispunjava sve funkcionalne i vremenske zahtjeve za familiju uređaja i može se koristiti u proizvodnim projektima. |
Tabela 15–3 pokazuje nivo podrške koju nude DDR, DDR2 i DDR3 SDRAM kontroleri sa ALTMEMPHY IP za porodice uređaja Altera.
Tabela 15–3. Podrška porodici uređaja
Porodica uređaja | Protokol | |
DDR i DDR2 | DDR3 | |
Arria® GX | Final | Nema podrške |
Arria II GX | Final | Final |
Cyclone® III | Final | Nema podrške |
Ciklon III LS | Final | Nema podrške |
Ciklon IV E | Final | Nema podrške |
Cyclone IV GX | Final | Nema podrške |
HardCopy II | Pogledajte stranicu Što je novo u Altera IP stranici Altera website. | Nema podrške |
Stratix® II | Final | Nema podrške |
Stratix II GX | Final | Nema podrške |
Druge porodice uređaja | Nema podrške | Nema podrške |
Karakteristike
ALTMEMPHY Megafunkcija
Tabela 15–4 rezimira podršku ključnih funkcija za megafunkciju ALTMEMPHY.
Tabela 15–4. Podrška za ALTMEMPHY megafunkciju
Feature | DDR i DDR2 | DDR3 |
Podrška za Altera PHY Interface (AFI) na svim podržanim uređajima. | ✓ | ✓ |
Automatska početna kalibracija koja eliminiše komplikovane proračune vremena čitanja podataka. | ✓ | ✓ |
VoltagPraćenje e i temperature (VT) koje garantuje maksimalno stabilne performanse za DDR, DDR2 i DDR3 SDRAM interfejse. | ✓ | ✓ |
Samostalni podatkovni put koji povezuje s Altera kontrolerom ili kontrolerom treće strane neovisno o kritičnim vremenskim stazama. | ✓ | ✓ |
Interfejs pune brzine | ✓ | — |
Interfejs sa pola stope | ✓ | ✓ |
Editor parametara jednostavan za korištenje | ✓ | ✓ |
Osim toga, ALTMEMPHY megafunkcija podržava DDR3 SDRAM komponente bez niveliranja:
- Megafunkcija ALTMEMPHY podržava DDR3 SDRAM komponente bez niveliranja za Arria II GX uređaje koji koriste T-topologiju za sat, adresu i komandnu sabirnicu:
- Podržava višestruke odabire čipova.
- DDR3 SDRAM PHY bez niveliranja fMAX je 400 MHz za odabir jednog čipa.
- Nema podrške za pinove maske podataka (DM) za ×4 DDR3 SDRAM DIMM-ove ili komponente, pa odaberite Ne za Drive DM pinove iz FPGA kada koristite ×4 uređaje.
- Megafunkcija ALTMEMPHY podržava samo DDR3 SDRAM interfejse sa polovičnom brzinom.
Kontroler visokih performansi II
Tabela 15–5 sumira podršku ključnih funkcija za DDR, DDR2 i DDR3 SDRAM HPC II.
Tabela 15–5. Podrška za funkcije (1. dio od 2)
Feature | DDR i DDR2 | DDR3 |
Polu-rate kontroler | ✓ | ✓ |
Podrška za AFI ALTMEMPHY | ✓ | ✓ |
Podrška za Avalon®Memory Mapped (Avalon-MM) lokalni interfejs | ✓ | ✓ |
Tabela 15–5. Podrška za funkcije (2. dio od 2)
Feature | DDR i DDR2 | DDR3 |
Konfigurabilno upravljanje bankom unaprijed naredbom sa redoslijedom čitanja i pisanja | ✓ | ✓ |
Aditivna latencija | ✓ | ✓ |
Podrška za proizvoljnu Avalon burst dužinu | ✓ | ✓ |
Ugrađeni fleksibilni memorijski adapter | ✓ | ✓ |
Konfigurabilna mapiranja adresa lokalno u memoriju | ✓ | ✓ |
Opciona konfiguracija vremena izvođenja, podešavanja registra veličine i režima, i vremena memorije | ✓ | ✓ |
Djelomično samoosvježavanje niza (PASR) | ✓ | ✓ |
Podrška za industrijske standardne DDR3 SDRAM uređaje | ✓ | ✓ |
Opciona podrška za naredbu za samoosvježavanje | ✓ | ✓ |
Opciona podrška za komandu za isključivanje koju kontroliše korisnik | ✓ | ✓ |
Opciona podrška za komandu za automatsko gašenje sa programiranim time-outom | ✓ | ✓ |
Opciona podrška za komande čitanja i pisanja sa auto-prepunom | ✓ | ✓ |
Opciona podrška za osvježavanje korisničkog kontrolera | ✓ | ✓ |
Opciono deljenje sata sa više kontrolera u SOPC Builder Flow-u | ✓ | ✓ |
Integrirana funkcija kodiranja ispravljanja grešaka (ECC) 72-bitna | ✓ | ✓ |
Integrirana ECC funkcija, 16, 24 i 40-bitna | ✓ | ✓ |
Podrška za pisanje djelomične riječi s opcionim automatskim ispravljanjem grešaka | ✓ | ✓ |
SOPC Builder spreman | ||
Podrška za OpenCore Plus evaluaciju | ✓ | ✓ |
IP funkcionalni simulacijski modeli za korištenje u Altera podržanim VHDL i Verilog HDL simulatorima | ✓ | ✓ |
Napomene za tabelu 15–5:
- HPC II podržava aditivne vrijednosti kašnjenja veće ili jednake tRCD-1, u jedinici ciklusa takta (tCK).
- Ova funkcija nije podržana sa DDR3 SDRAM sa nivelacijom.
Nepodržane funkcije
Tabela 15–6 sumira nepodržane karakteristike za Alterina ALTMEMPHY-bazirana spoljna memorijska sučelja.
Tabela 15–6. Nepodržane funkcije
Memory Protocol | Nepotvrđena karakteristika |
DDR i DDR2 SDRAM | Simulacija vremena |
Dužina rafala je 2 | |
Djelomično rafal i neusklađeni burst u ECC i ne-ECC načinu kada su DM pinovi onemogućeni | |
DDR3 SDRAM | Simulacija vremena |
Djelomično rafal i neusklađeni burst u ECC i ne-ECC načinu kada su DM pinovi onemogućeni | |
Stratix III i Stratix IV | |
DIMM podrška | |
Interfejsi pune brzine |
MegaCore verifikacija
Altera izvodi opsežna nasumična, usmjerena testiranja s pokrivenošću funkcionalnim testovima koristeći industrijske standardne Denali modele kako bi osigurala funkcionalnost DDR, DDR2 i DDR3 SDRAM kontrolera sa ALTMEMPHY IP-om.
Iskorišćenje resursa
Ovaj odjeljak pruža tipične informacije o korištenju resursa za kontrolere vanjske memorije s ALTMEMPHY za podržane porodice uređaja. Ove informacije su date samo kao smjernica; za precizne podatke o korištenju resursa, trebali biste generirati svoje IP jezgro i pogledati izvještaje koje generiše softver Quartus II.
Tabela 15–7 prikazuje podatke o korištenju resursa za megafunkciju ALTMEMPHY i DDR3 kontroler visokih performansi II za Arria II GX uređaje.
Tabela 15–7. Korištenje resursa u Arria II GX uređajima (1. dio od 2)
Protokol | Memorija širina (bitovi) | Kombinacija ALUTS | Logika Registri | Mem ALUTs | M9K Blokovi | M144K Blokovi | memorija y (bitovi) |
Kontroler | |||||||
DDR3
(pola stopa) |
8 | 1,883 | 1,505 | 10 | 2 | 0 | 4,352 |
16 | 1,893 | 1,505 | 10 | 4 | 0 | 8,704 | |
64 | 1,946 | 1,521 | 18 | 15 | 0 | 34,560 | |
72 | 1,950 | 1,505 | 10 | 17 | 0 | 39,168 |
Tabela 15–7. Korištenje resursa u Arria II GX uređajima (2. dio od 2)
Protokol | Memorija širina (bitovi) | Kombinacija ALUTS | Logika Registri | Mem ALUTs | M9K Blokovi | M144K Blokovi | memorija y (bitovi) |
Controller+PHY | |||||||
DDR3
(pola stopa) |
8 | 3,389 | 2,760 | 12 | 4 | 0 | 4,672 |
16 | 3,457 | 2,856 | 12 | 7 | 0 | 9,280 | |
64 | 3,793 | 3,696 | 20 | 24 | 0 | 36,672 | |
72 | 3,878 | 3,818 | 12 | 26 | 0 | 41,536 |
Tabela 15–8 prikazuje podatke o korištenju resursa za DDR2 kontroler visokih performansi i kontroler plus PHY, za konfiguracije sa polovičnom i punom brzinom za Arria II GX uređaje.
Tabela 15–8. Korištenje DDR2 resursa u Arria II GX uređajima
Protokol | Memorija širina (bitovi) | Kombinacija ALUTS | Logika Registri | Mem ALUTs | M9K Blokovi | M144K Blokovi | Memorija (bitovi) |
Kontroler | |||||||
DDR2
(pola stopa) |
8 | 1,971 | 1,547 | 10 | 2 | 0 | 4,352 |
16 | 1,973 | 1,547 | 10 | 4 | 0 | 8,704 | |
64 | 2,028 | 1,563 | 18 | 15 | 0 | 34,560 | |
72 | 2,044 | 1,547 | 10 | 17 | 0 | 39,168 | |
DDR2
(puna stopa) |
8 | 2,007 | 1,565 | 10 | 2 | 0 | 2,176 |
16 | 2,013 | 1,565 | 10 | 2 | 0 | 4,352 | |
64 | 2,022 | 1,565 | 10 | 8 | 0 | 17,408 | |
72 | 2,025 | 1,565 | 10 | 9 | 0 | 19,584 | |
Controller+PHY | |||||||
DDR2
(pola stopa) |
8 | 3,481 | 2,722 | 12 | 4 | 0 | 4,672 |
16 | 3,545 | 2,862 | 12 | 7 | 0 | 9,280 | |
64 | 3,891 | 3,704 | 20 | 24 | 0 | 36,672 | |
72 | 3,984 | 3,827 | 12 | 26 | 0 | 41,536 | |
DDR2
(puna stopa) |
8 | 3,337 | 2,568 | 29 | 2 | 0 | 2,176 |
16 | 3,356 | 2,558 | 11 | 4 | 0 | 4,928 | |
64 | 3,423 | 2,836 | 31 | 12 | 0 | 19,200 | |
72 | 3,445 | 2,827 | 11 | 14 | 0 | 21,952 |
Tabela 15–9 prikazuje podatke o korištenju resursa za DDR2 kontroler i kontroler visokih performansi plus PHY, za konfiguracije sa polovičnom i punom brzinom za Cyclone III uređaje.
Tabela 15–9. Korištenje DDR2 resursa u Cyclone III uređajima
Protokol | Memorija širina (bitovi) | Logika Registri | Logic Cells | M9K Blocks | Memorija (bitovi) |
Kontroler | |||||
DDR2
(pola stopa) |
8 | 1,513 | 3,015 | 4 | 4,464 |
16 | 1,513 | 3,034 | 6 | 8,816 | |
64 | 1,513 | 3,082 | 18 | 34,928 | |
72 | 1,513 | 3,076 | 19 | 39,280 | |
DDR2
(puna stopa) |
8 | 1,531 | 3,059 | 4 | 2,288 |
16 | 1,531 | 3,108 | 4 | 4,464 | |
64 | 1,531 | 3,134 | 10 | 17,520 | |
72 | 1,531 | 3,119 | 11 | 19,696 | |
Controller+PHY | |||||
DDR2
(pola stopa) |
8 | 2,737 | 5,131 | 6 | 4,784 |
16 | 2,915 | 5,351 | 9 | 9,392 | |
64 | 3,969 | 6,564 | 27 | 37,040 | |
72 | 4,143 | 6,786 | 28 | 41,648 | |
DDR2
(puna stopa) |
8 | 2,418 | 4,763 | 6 | 2,576 |
16 | 2,499 | 4,919 | 6 | 5,008 | |
64 | 2,957 | 5,505 | 15 | 19,600 | |
72 | 3,034 | 5,608 | 16 | 22,032 |
Sistemski zahtjevi
DDR3 SDRAM kontroler sa ALTMEMPHY IP je deo MegaCore IP biblioteke, koja se distribuira sa Quartus II softverom i može se preuzeti sa Altera webstranica, www.altera.com.
Za sistemske zahtjeve i upute za instalaciju pogledajte Altera Software Installation & Licensing.
Instalacija i licenciranje
Slika 15–2 prikazuje strukturu direktorija nakon što instalirate DDR3 SDRAM kontroler sa ALTMEMPHY IP, gdje je instalacijski direktorij. Podrazumevani instalacioni direktorijum na Windows-u je c:\altera\ ; na Linuxu je /opt/altera .
Slika 15–2. Struktura imenika
Licenca za funkciju MegaCore vam je potrebna samo kada ste potpuno zadovoljni njenom funkcionalnošću i performansama i želite da svoj dizajn odnesete u proizvodnju.
Da biste koristili DDR3 SDRAM HPC, možete zatražiti licencu file iz Altere web site at www.altera.com/licensing i instalirajte ga na svoj računar. Kada zatražite licencu file, Altera vam e-poštom šalje licence.dat file. Ako nemate pristup internetu, obratite se lokalnom predstavniku.
Da biste koristili DDR3 SDRAM HPC II, kontaktirajte svog lokalnog prodajnog predstavnika da naručite licencu.
Free Evaluation
Alterina OpenCore Plus funkcija evaluacije je primjenjiva samo na DDR3 SDRAM HPC. Sa funkcijom evaluacije OpenCore Plus, možete izvršiti sljedeće radnje:
- Simulirajte ponašanje megafunkcije (funkcija Altera MegaCore ili AMPPSM megafunkcija) unutar vašeg sistema.
- Provjerite funkcionalnost svog dizajna, kao i procijenite njegovu veličinu i brzinu brzo i jednostavno.
- Generirajte vremenski ograničeno programiranje uređaja files za dizajne koji uključuju MegaCore funkcije.
- Programirajte uređaj i provjerite svoj dizajn u hardveru.
Licencu za megafunkciju trebate kupiti samo kada ste u potpunosti zadovoljni njenom funkcionalnošću i performansama i želite svoj dizajn odvesti u proizvodnju.
OpenCore Plus Time-Out ponašanje
OpenCore Plus hardverska evaluacija može podržati sljedeća dva načina rada:
- Nevezan – dizajn radi ograničeno vrijeme
- Povezano—zahteva vezu između vaše ploče i glavnog računara. Ako privezani način rada podržavaju sve megafunkcije u dizajnu, uređaj može raditi duže vrijeme ili neograničeno
Sve megafunkcije u uređaju ističu istovremeno kada se dostigne najrestriktivnije vrijeme evaluacije. Ako postoji više od jedne megafunkcije u dizajnu, ponašanje određenog mega funkcije na vremenskom prekidu može biti maskirano time-out ponašanjem drugih megafunkcija.
Za MegaCore funkcije, vremensko ograničenje bez veze je 1 sat; vrijednost vremenskog ograničenja vezanog je neograničena.
Vaš dizajn prestaje raditi nakon što istekne vrijeme procjene hardvera i izlaz local_ready postane nizak.
Istorija revizija dokumenta
Tabela 15–10 navodi istoriju revizija za ovaj dokument.
Tabela 15–10. Istorija revizija dokumenta
Datum | Verzija | Promjene |
novembar 2012 | 1.2 | Broj poglavlja je promijenjen sa 13 na 15. |
juna 2012 | 1.1 | Dodana ikona za povratne informacije. |
novembar 2011 | 1.0 | Kombinovane informacije o izdanju, podrška za porodicu uređaja, lista funkcija i lista nepodržanih funkcija za DDR, DDR2 i DDR3. |
Dokumenti / Resursi
![]() |
ALTERA DDR2 SDRAM kontroleri [pdfUpute DDR2 SDRAM kontroleri, DDR2, SDRAM kontroleri, kontroleri |