Mga Controller sa ALTERA DDR2 SDRAM
Importante nga Impormasyon
Ang Altera® DDR, DDR2, ug DDR3 SDRAM Controllers nga adunay ALTMEMPHY IP naghatag og pinasimple nga mga interface sa industriya-standard nga DDR, DDR2, ug DDR3 SDRAM. Ang ALTMEMPHY megafunction kay usa ka interface tali sa usa ka memory controller ug ang memory device, ug naghimo sa pagbasa ug pagsulat sa mga operasyon sa memorya. Ang DDR, DDR2, ug DDR3 SDRAM Controller nga adunay ALTMEMHY IP nagtrabaho kauban ang Altera ALTMEMPHY megafunction.
Ang DDR ug DDR2 SDRAM Controllers nga adunay ALTMEMPHY IP ug ALTMEMPHY megafunction nagtanyag sa full-rate o half-rate nga DDR ug DDR2 SDRAM nga mga interface. Ang DDR, DDR3, ug DDR3 SDRAM Controller nga adunay ALTMEMPHY IP nagtanyag sa high-performance controller II (HPC II), nga naghatag og taas nga episyente ug advanced features. Ang Figure 2–3 nagpakita sa usa ka diagram sa lebel sa sistema lakip ang exampang top-level file nga ang DDR, DDR2, o DDR3 SDRAM Controller nga adunay ALTMEMPHY IP nagmugna alang kanimo.
Hulagway 15–1. System-Level Diagram
Pahinumdom sa Figure 15–1:
(1) Kung imong pilion ang Instantiate DLL Externally, ang delay-locked loop (DLL) kay instantiated sa gawas sa ALTMEMPHY megafunction.
Ang MegaWizard™ Plug-In Manager nagmugna og exampang top-level file, nga naglangkob sa usa ka exampang drayber, ug ang imong DDR, DDR2, o DDR3 SDRAM high-performance controller custom variation. Ang controller naghimo sa usa ka pananglitan sa ALTMEMPHY megafunction nga sa baylo nag-instantiate sa usa ka phase-locked loop (PLL) ug DLL. Mahimo usab nimo nga i-instantiate ang DLL sa gawas sa ALTMEMPHY megafunction aron ipaambit ang DLL tali sa daghang mga higayon sa ALTMEMPHY megafunction. Dili nimo mapaambit ang usa ka PLL tali sa daghang mga higayon sa ALTMEMPHY megafunction, apan mahimo nimong ipaambit ang pipila nga mga output sa orasan sa PLL tali niining daghang mga higayon.
© 2012 Altera Corporation. Tanang katungod gigahin. Ang ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS ug STRATIX nga mga pulong ug logo kay mga trademark sa Altera Corporation ug narehistro sa U.S. Patent and Trademark Office ug sa ubang mga nasud. Ang tanan nga ubang mga pulong ug logo nga giila nga mga marka sa pamatigayon o mga marka sa serbisyo mao ang kabtangan sa ilang mga tag-iya sama sa gihulagway sa www.altera.com/common/legal.html. Gigarantiya sa Altera ang paghimo sa mga produkto sa semiconductor niini sa kasamtangan nga mga detalye subay sa standard warranty sa Altera, apan adunay katungod sa paghimo og mga pagbag-o sa bisan unsang mga produkto ug serbisyo sa bisan unsang oras nga wala’y pahibalo. Ang Altera walay responsibilidad o tulubagon nga naggikan sa aplikasyon o paggamit sa bisan unsang impormasyon, produkto, o serbisyo nga gihulagway dinhi gawas sa dayag nga giuyonan sa pagsulat sa Altera. Gitambagan ang mga kustomer sa Altera nga magkuha sa labing bag-ong bersyon sa mga detalye sa aparato sa dili pa magsalig sa bisan unsang gipatik nga kasayuran ug sa dili pa magbutang mga order alang sa mga produkto o serbisyo.
Ang exampang top-level file usa ka fully-functional nga disenyo nga mahimo nimong i-simulate, i-synthesize, ug gamiton sa hardware. Ang example driver kay usa ka self-test module nga nag-isyu ug read and write commands ngadto sa controller ug nagsusi sa read data aron makapasar o mapakyas, ug sulayan ang kompletong signal.
Ang ALTMEMPHY megafunction nagmugna sa datapath tali sa memory device ug sa memory controller. Ang megafunction magamit isip usa ka stand-alone nga produkto o mahimong gamiton kauban sa Altera high-performance memory controller.
Kung gigamit ang ALTMEMPHY megafunction ingon usa ka stand-alone nga produkto, gamita ang bisan unsang kostumbre o ikatulo nga partido nga mga tigkontrol.
Para sa bag-ong mga disenyo, girekomenda ni Altera ang paggamit sa UniPHY-based external memory interface, sama sa DDR2 ug DDR3 SDRAM controllers nga adunay UniPHY, QDR II ug QDR II+ SRAM controllers uban sa UniPHY, o RLDRAM II controller uban sa UniPHY.
Pagpagawas sa Impormasyon
Ang talaan 15–1 naghatag ug impormasyon bahin niini nga pagpagawas sa DDR3 SDRAM Controller nga adunay ALTMEMPHY IP.
Lamesa 15–1. Pagpagawas sa Impormasyon
| butang | Deskripsyon |
| Bersyon | 11.1 |
| Petsa sa Pagpagawas | Nobyembre 2011 |
| Mga Kodigo sa Pag-order | IP-SDRAM/HPDDR (DDR SDRAM HPC) IP-SDRAM/HPDDR2 (DDR2 SDRAM HPC) IP-HPMCII (HPC II) |
| Mga ID sa Produkto | 00BE (DDR SDRAM) 00BF (DDR2 SDRAM) 00C2 (DDR3 SDRAM) 00CO (ALTMEMPHY Megafunction) |
| Vendor ID | 6AF7 |
Gipamatud-an sa Altera nga ang kasamtangan nga bersyon sa software sa Quartus® II nag-compile sa miaging bersyon sa matag MegaCore function. Ang MegaCore IP Library Release Notes ug Errata nagtaho sa bisan unsang mga eksepsiyon niini nga pag-verify. Wala gipamatud-an sa Altera ang pag-compile sa mga bersyon sa MegaCore nga function nga mas tigulang kaysa usa ka pagpagawas. Para sa impormasyon bahin sa mga isyu sa DDR, DDR2, o DDR3 SDRAM high-performance controller ug ang ALTMEMPHY megafunction sa partikular nga Quartus II nga bersyon, tan-awa ang Quartus II Software Release Notes.
Suporta sa Pamilya sa Device
Ang talaan 15–2 naghubit sa lebel sa suporta sa device alang sa Altera IP cores.
Talaan 15–2. Altera IP Core Device Support Levels
| Mga Pamilya sa Device sa FPGA | Mga Pamilya sa HardCopy Device |
| Preliminary nga suporta—Ang IP core gipamatud-an nga adunay pasiuna nga mga modelo sa timing para sa kini nga pamilya sa aparato. Ang IP core nakab-ot sa tanan nga mga kinahanglanon sa pag-andar, apan mahimo pa nga moagi sa pag-analisa sa oras alang sa pamilya sa aparato. Mahimo kini gamiton sa mga disenyo sa produksiyon uban ang pag-amping. | HardCopy nga Kauban—Ang IP core gipamatud-an nga adunay pasiuna nga mga modelo sa timing alang sa Hard Copy kauban nga aparato. Ang IP core nagtagbo sa tanan nga mga kinahanglanon sa pag-andar, apan mahimo pa nga gipailalom sa pag-analisa sa oras alang sa pamilya sa HardCopy device. Mahimo kini gamiton sa mga disenyo sa produksiyon uban ang pag-amping. |
| Katapusan nga suporta—Ang IP core gipamatud-an nga adunay katapusan nga mga modelo sa timing alang sa kini nga pamilya sa aparato. Ang IP core nagtagbo sa tanan nga mga kinahanglanon sa pag-andar ug oras alang sa pamilya sa aparato ug mahimong magamit sa mga disenyo sa produksiyon. | HardCopy Compilation—Ang IP core gipamatud-an sa katapusan nga mga modelo sa timing alang sa pamilya sa HardCopy device. Ang IP core nagtagbo sa tanan nga mga kinahanglanon sa pag-andar ug oras alang sa pamilya sa aparato ug mahimong magamit sa mga disenyo sa produksiyon. |
Ang talaan 15–3 nagpakita sa lebel sa suporta nga gitanyag sa DDR, DDR2, ug DDR3 SDRAM Controller nga adunay ALTMEMPHY IP para sa mga pamilya sa Altera device.
Talaan 15–3. Suporta sa Pamilya sa Device
| Pamilya sa Device | Protokol | |
| DDR ug DDR2 | DDR3 | |
| Arria® GX | Katapusan | Walay suporta |
| Arria II GX | Katapusan | Katapusan |
| Cyclone® III | Katapusan | Walay suporta |
| Bagyo III LS | Katapusan | Walay suporta |
| Bagyo IV E | Katapusan | Walay suporta |
| Bagyo IV GX | Katapusan | Walay suporta |
| HardCopy II | Tan-awa ang Unsa ang Bag-o sa Altera IP nga panid sa Altera website. | Walay suporta |
| Stratix® II | Katapusan | Walay suporta |
| Stratix II GX | Katapusan | Walay suporta |
| Ang ubang mga pamilya sa device | Walay suporta | Walay suporta |
Mga bahin
ALTMEMPHY Megafunction
Ang talaan 15–4 nagsumaryo sa mahinungdanong bahin nga suporta alang sa ALTMEMPHY megafunction.
Talaan 15–4. ALTMEMPHY Megafunction nga Suporta sa Feature
| Feature | DDR ug DDR2 | DDR3 |
| Suporta para sa Altera PHY Interface (AFI) sa tanang gisuportahan nga mga device. | ✓ | ✓ |
| Awtomatiko nga inisyal nga pag-calibrate nga nagwagtang sa komplikado nga pagbasa sa mga kalkulasyon sa timing sa datos. | ✓ | ✓ |
| Voltage ug temperatura (VT) nga pagsubay nga naggarantiya sa pinakataas nga stable nga performance para sa DDR, DDR2, ug DDR3 SDRAM nga mga interface. | ✓ | ✓ |
| Self-contained datapath nga nagkonektar sa Altera controller o third-party controller nga independente sa kritikal nga timing paths. | ✓ | ✓ |
| Full-rate nga interface | ✓ | — |
| Half-rate nga interface | ✓ | ✓ |
| Sayon-sa-gamiton nga parameter editor | ✓ | ✓ |
Dugang pa, ang ALTMEMPHY megafunction nagsuporta sa mga sangkap sa DDR3 SDRAM nga wala’y lebel:
- Ang ALTMEMPHY megafunction nagsuporta sa DDR3 SDRAM nga mga component nga walay leveling para sa Arria II GX device gamit ang T-topology para sa orasan, adres, ug command bus:
- Nagsuporta sa daghang pagpili sa chip.
- Ang DDR3 SDRAM PHY nga walay leveling fMAX kay 400 MHz para sa single chip nga pilion.
- Walay suporta alang sa data-mask (DM) nga mga pin para sa ×4 DDR3 SDRAM DIMMs o mga sangkap, busa pilia ang Dili alang sa Drive DM pins gikan sa FPGA kon gamiton ang ×4 device.
- Ang ALTMEMPHY megafunction nagsuporta sa half-rate nga mga interface sa DDR3 SDRAM lamang.
High-Performance Controller II
Ang talaan 15–5 nagsumaryo sa mahinungdanong bahin nga suporta alang sa DDR, DDR2, ug DDR3 SDRAM HPC II.
Talaan 15–5. Suporta sa Feature (Bahin 1 sa 2)
| Feature | DDR ug DDR2 | DDR3 |
| Half-rate nga controller | ✓ | ✓ |
| Suporta alang sa AFI ALTMEMPHY | ✓ | ✓ |
| Suporta alang sa Avalon®Memory Mapped (Avalon-MM) lokal nga interface | ✓ | ✓ |
Talaan 15–5. Suporta sa Feature (Bahin 2 sa 2)
| Feature | DDR ug DDR2 | DDR3 |
| Ma-configure nga command look-ahead nga pagdumala sa bangko nga adunay in-order nga pagbasa ug pagsulat | ✓ | ✓ |
| Additive nga latency | ✓ | ✓ |
| Suporta alang sa arbitraryong gitas-on sa pagbuto sa Avalon | ✓ | ✓ |
| Gitukod-sa flexible memory burst adapter | ✓ | ✓ |
| Ma-configure nga Local-to-Memory address mappings | ✓ | ✓ |
| Opsyonal nga run-time nga configuration sa gidak-on ug mode register settings, ug memory timing | ✓ | ✓ |
| Partial array self-refresh (PASR) | ✓ | ✓ |
| Suporta alang sa industriya-standard nga DDR3 SDRAM nga mga himan | ✓ | ✓ |
| Opsyonal nga suporta alang sa pag-refresh sa kaugalingon nga mando | ✓ | ✓ |
| Opsyonal nga suporta alang sa kontrolado sa user nga power-down command | ✓ | ✓ |
| Opsyonal nga suporta alang sa awtomatik nga power-down command nga adunay programmable time-out | ✓ | ✓ |
| Opsyonal nga suporta para sa auto-precharge read ug auto-precharge write commands | ✓ | ✓ |
| Opsyonal nga suporta alang sa pag-refresh sa user-controller | ✓ | ✓ |
| Opsyonal nga multiple controller clock sharing sa SOPC Builder Flow | ✓ | ✓ |
| Integrated error correction coding (ECC) function 72-bit | ✓ | ✓ |
| Integrated ECC function, 16, 24, ug 40-bit | ✓ | ✓ |
| Suporta alang sa partial-word nga pagsulat nga adunay opsyonal nga automatic error correction | ✓ | ✓ |
| Andam na ang SOPC Builder | ||
| Suporta alang sa OpenCore Plus evaluation | ✓ | ✓ |
| IP functional simulation models para gamiton sa Altera-supported VHDL ug Verilog HDL simulator | ✓ | ✓ |
Mga Nota sa Talaan 15–5:
- Ang HPC II nagsuporta sa additive latency values nga mas dako o katumbas sa tRCD-1, sa clock cycle unit (tCK).
- Kini nga bahin wala gisuportahan sa DDR3 SDRAM nga adunay lebel.
Dili Gisuportahan nga mga Feature
Ang talaan 15–6 nagsumaryo sa dili suportadong mga bahin para sa Altera's ALTMEMPHY-based external memory interfaces.
Talaan 15–6. Dili Gisuportahan nga mga Feature
| Memory Protocol | Dili Gisuportahan nga Feature |
| DDR ug DDR2 SDRAM | Timing simulation |
| Ang gitas-on sa pagbuto sa 2 | |
| Ang partial burst ug unaligned burst sa ECC ug non-ECC mode kung ang mga DM pin ma-disable | |
| DDR3 SDRAM | Timing simulation |
| Ang partial burst ug unaligned burst sa ECC ug non-ECC mode kung ang mga DM pin ma-disable | |
| Stratix III ug Stratix IV | |
| suporta sa DIMM | |
| Full-rate nga mga interface |
Pagpamatuod sa MegaCore
Naghimo ang Altera og daghang mga random, gidirekta nga mga pagsulay nga adunay functional test coverage gamit ang industriya-standard nga Denali nga mga modelo aron masiguro ang pagpaandar sa DDR, DDR2, ug DDR3 SDRAM Controller nga adunay ALTMEMHY IP.
Paggamit sa Kapanguhaan
Kini nga seksyon naghatag ug kasagarang impormasyon sa paggamit sa kahinguhaan para sa external memory controllers nga adunay ALTMEMPHY para sa suportadong mga pamilya sa device. Kini nga impormasyon gihatag isip giya lamang; alang sa tukma nga datos sa paggamit sa kahinguhaan, kinahanglan nga imong mugnaon ang imong IP core ug i-refer ang mga report nga namugna sa software nga Quartus II.
Ang talaan 15–7 nagpakita sa datos sa paggamit sa kahinguhaan para sa ALTMEMPHY megafunction, ug ang DDR3 high-performance controller II para sa Arria II GX device.
Talaan 15–7. Paggamit sa Kapanguhaan sa Arria II GX Devices (Bahin 1 sa 2)
| Protokol | Memorya Lapad (Bit) | Kombinasyonal ALUTS | lohika Mga rehistro | Si Mem mga ALUT | M9K Mga bloke | M144K Mga bloke | Memorya y (Bit) |
| Controller | |||||||
| DDR3
(Katunga nga rate) |
8 | 1,883 | 1,505 | 10 | 2 | 0 | 4,352 |
| 16 | 1,893 | 1,505 | 10 | 4 | 0 | 8,704 | |
| 64 | 1,946 | 1,521 | 18 | 15 | 0 | 34,560 | |
| 72 | 1,950 | 1,505 | 10 | 17 | 0 | 39,168 | |
Talaan 15–7. Paggamit sa Kapanguhaan sa Arria II GX Devices (Bahin 2 sa 2)
| Protokol | Memorya Lapad (Bit) | Kombinasyonal ALUTS | lohika Mga rehistro | Si Mem mga ALUT | M9K Mga bloke | M144K Mga bloke | Memorya y (Bit) |
| Controller+PHY | |||||||
| DDR3
(Katunga nga rate) |
8 | 3,389 | 2,760 | 12 | 4 | 0 | 4,672 |
| 16 | 3,457 | 2,856 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,793 | 3,696 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,878 | 3,818 | 12 | 26 | 0 | 41,536 | |
Ang talaan 15–8 nagpakita sa datos sa paggamit sa kahinguhaan para sa DDR2 nga high-performance controller ug controller plus PHY, para sa half-rate ug full-rate nga mga configuration para sa Arria II GX device.
Talaan 15–8. DDR2 Resource Utilization sa Arria II GX Devices
| Protokol | Memorya Lapad (Bit) | Kombinasyonal ALUTS | lohika Mga rehistro | Si Mem mga ALUT | M9K Mga bloke | M144K Mga bloke | Memorya (Bit) |
| Controller | |||||||
| DDR2
(Katunga nga rate) |
8 | 1,971 | 1,547 | 10 | 2 | 0 | 4,352 |
| 16 | 1,973 | 1,547 | 10 | 4 | 0 | 8,704 | |
| 64 | 2,028 | 1,563 | 18 | 15 | 0 | 34,560 | |
| 72 | 2,044 | 1,547 | 10 | 17 | 0 | 39,168 | |
| DDR2
(Tibuok nga rate) |
8 | 2,007 | 1,565 | 10 | 2 | 0 | 2,176 |
| 16 | 2,013 | 1,565 | 10 | 2 | 0 | 4,352 | |
| 64 | 2,022 | 1,565 | 10 | 8 | 0 | 17,408 | |
| 72 | 2,025 | 1,565 | 10 | 9 | 0 | 19,584 | |
| Controller+PHY | |||||||
| DDR2
(Katunga nga rate) |
8 | 3,481 | 2,722 | 12 | 4 | 0 | 4,672 |
| 16 | 3,545 | 2,862 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,891 | 3,704 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,984 | 3,827 | 12 | 26 | 0 | 41,536 | |
| DDR2
(Tibuok nga rate) |
8 | 3,337 | 2,568 | 29 | 2 | 0 | 2,176 |
| 16 | 3,356 | 2,558 | 11 | 4 | 0 | 4,928 | |
| 64 | 3,423 | 2,836 | 31 | 12 | 0 | 19,200 | |
| 72 | 3,445 | 2,827 | 11 | 14 | 0 | 21,952 | |
Ang talaan 15–9 nagpakita sa datos sa paggamit sa kahinguhaan para sa DDR2 high-performance controller ug controller plus PHY, para sa half-rate ug full-rate nga mga configuration para sa Cyclone III device.
Talaan 15–9. DDR2 Resource Utilization sa Cyclone III Devices
| Protokol | Memorya Lapad (Bit) | lohika Mga rehistro | Logic nga mga Cell | M9K nga mga bloke | Memorya (Bit) |
| Controller | |||||
| DDR2
(Katunga nga rate) |
8 | 1,513 | 3,015 | 4 | 4,464 |
| 16 | 1,513 | 3,034 | 6 | 8,816 | |
| 64 | 1,513 | 3,082 | 18 | 34,928 | |
| 72 | 1,513 | 3,076 | 19 | 39,280 | |
| DDR2
(Tibuok nga rate) |
8 | 1,531 | 3,059 | 4 | 2,288 |
| 16 | 1,531 | 3,108 | 4 | 4,464 | |
| 64 | 1,531 | 3,134 | 10 | 17,520 | |
| 72 | 1,531 | 3,119 | 11 | 19,696 | |
| Controller+PHY | |||||
| DDR2
(Katunga nga rate) |
8 | 2,737 | 5,131 | 6 | 4,784 |
| 16 | 2,915 | 5,351 | 9 | 9,392 | |
| 64 | 3,969 | 6,564 | 27 | 37,040 | |
| 72 | 4,143 | 6,786 | 28 | 41,648 | |
| DDR2
(Tibuok nga rate) |
8 | 2,418 | 4,763 | 6 | 2,576 |
| 16 | 2,499 | 4,919 | 6 | 5,008 | |
| 64 | 2,957 | 5,505 | 15 | 19,600 | |
| 72 | 3,034 | 5,608 | 16 | 22,032 | |
Mga Kinahanglanon sa Sistema
Ang DDR3 SDRAM Controller nga adunay ALTMEMPHY IP usa ka bahin sa MegaCore IP Library, nga giapod-apod sa software nga Quartus II ug ma-download gikan sa Altera. website, www.altera.com.
Para sa mga kinahanglanon sa sistema ug mga instruksyon sa pag-instalar, tan-awa ang Altera Software Installation & Licensing.
Pag-instalar ug Paglisensya
Ang Figure 15–2 nagpakita sa istruktura sa direktoryo human nimo ma-install ang DDR3 SDRAM Controller nga adunay ALTMEMPHY IP, diin ang mao ang direktoryo sa pag-install. Ang default nga direktoryo sa pag-instalar sa Windows mao ang c:\altera\ ; sa Linux kini mao ang /opt/altera .
Hulagway 15–2. Istruktura sa Direktoryo
Kinahanglan nimo ang usa ka lisensya alang sa MegaCore function lamang kung ikaw hingpit nga matagbaw sa pag-andar ug pasundayag niini, ug gusto nimo nga dad-on ang imong disenyo sa produksiyon.
Aron magamit ang DDR3 SDRAM HPC, mahimo kang mohangyo og lisensya file gikan sa Altera web site sa www.altera.com/licensing ug i-install kini sa imong computer. Kung mangayo ka ug lisensya file, Altera nag-email kanimo og license.dat file. Kung wala kay access sa Internet, kontaka ang imong lokal nga representante.
Aron magamit ang DDR3 SDRAM HPC II, kontaka ang imong lokal nga sales representative aron mag-order og lisensya.
Libre nga Ebalwasyon
Ang bahin sa pagtimbang-timbang sa OpenCore Plus sa Altera magamit ra sa DDR3 SDRAM HPC. Uban sa OpenCore Plus evaluation feature, mahimo nimo ang mosunod nga mga aksyon:
- I-simulate ang kinaiya sa usa ka megafunction (Altera MegaCore function o AMPPSM megafunction) sulod sa imong sistema.
- I-verify ang pagpaandar sa imong disenyo, ingon man ang pagtimbang-timbang sa gidak-on ug katulin niini nga dali ug dali.
- Paghimo og limitado nga oras nga pagprograma sa aparato files alang sa mga disenyo nga naglakip sa MegaCore function.
- Programa ang usa ka aparato ug pamatud-i ang imong disenyo sa hardware.
Kinahanglan ka nga mopalit usa ka lisensya alang sa megafunction kung hingpit ka nga natagbaw sa pag-andar ug pasundayag niini, ug gusto nimo nga dad-on ang imong disenyo sa produksiyon.
OpenCore Plus Time-Out Behavior
Ang OpenCore Plus hardware evaluation makasuporta sa mosunod nga duha ka paagi sa operasyon:
- Untethered—ang disenyo modagan sa limitadong panahon
- Tethered—nagkinahanglan ug koneksyon tali sa imong board ug sa host computer. Kung ang tethered mode gisuportahan sa tanan nga mga megafunction sa usa ka disenyo, ang aparato mahimong molihok sa mas taas nga panahon o hangtod sa hangtod
Ang tanan nga mga megafunction sa usa ka aparato nga time-out dungan kung ang labing higpit nga oras sa pagtimbang-timbang naabot. Kung adunay labaw pa sa usa ka megafunction sa usa ka disenyo, ang usa ka piho nga mega function nga time-out nga kinaiya mahimong matabonan sa time-out nga kinaiya sa ubang mga megafunctions.
Para sa MegaCore functions, ang untethered time-out kay 1 ka oras; ang gihigot nga time-out nga kantidad dili tino.
Ang imong desinyo mihunong sa pagtrabaho pagkahuman sa oras sa pagtimbang-timbang sa hardware ug ang local_ready nga output moubos.
Kasaysayan sa Pagbag-o sa Dokumento
Ang talaan 15–10 naglista sa kasaysayan sa pag-usab niini nga dokumento.
Talaan 15–10. Kasaysayan sa Pagbag-o sa Dokumento
| Petsa | Bersyon | Mga kausaban |
| Nobyembre 2012 | 1.2 | Giusab ang numero sa kapitulo gikan sa 13 ngadto sa 15. |
| Hunyo 2012 | 1.1 | Gidugang nga icon sa Feedback. |
| Nobyembre 2011 | 1.0 | Ang Combined Release Information, Device Family Support, Features list, ug Unsupported Features list para sa DDR, DDR2, ug DDR3. |
Mga Dokumento / Mga Kapanguhaan
 |
Mga Controller sa ALTERA DDR2 SDRAM [pdf] Mga instruksiyon DDR2 SDRAM Controllers, DDR2, SDRAM Controllers, Controllers |
