Контролери ALTERA DDR2 SDRAM
Важлива інформація
Контролери Altera® DDR, DDR2 і DDR3 SDRAM з ALTMEMPHY IP забезпечують спрощені інтерфейси для промислових стандартів DDR, DDR2 і DDR3 SDRAM. Мегафункція ALTMEMPHY є інтерфейсом між контролером пам’яті та пристроями пам’яті та виконує операції читання та запису в пам’ять. Контролери DDR, DDR2 і DDR3 SDRAM з ALTMEMPHY IP працюють у поєднанні з мегафункцією Altera ALTMEMPHY.
Контролери DDR і DDR2 SDRAM з мегафункцією ALTMEMPHY IP і ALTMEMPHY пропонують інтерфейси DDR і DDR2 SDRAM повної або половинної швидкості. Контролер DDR3 SDRAM з мегафункцією ALTMEMPHY IP і ALTMEMPHY підтримує інтерфейси DDR3 SDRAM в режимі половинної швидкості. Контролери DDR, DDR2 і DDR3 SDRAM з ALTMEMPHY IP пропонують високопродуктивний контролер II (HPC II), який забезпечує високу ефективність і розширені функції. На рисунку 15–1 показано діаграму системного рівня, включаючи напрample верхнього рівня file який контролер DDR, DDR2 або DDR3 SDRAM з ALTMEMPHY IP створює для вас.
Малюнок 15–1. Діаграма системного рівня
Примітка до рисунка 15-1:
(1) Якщо ви обираєте екземпляр DLL Externally, цикл із блокуванням затримки (DLL) створюється за межами мегафункції ALTMEMPHY.
MegaWizard™ Plug-In Manager генерує екзample верхнього рівня file, що складається з прampфайлу та користувацький варіант високопродуктивного контролера DDR, DDR2 або DDR3 SDRAM. Контролер створює екземпляр мегафункції ALTMEMPHY, яка, у свою чергу, створює екземпляр фазової автопідстроювання частоти (PLL) і DLL. Ви також можете створити екземпляр DLL поза межами мегафункції ALTMEMPHY, щоб надати спільний доступ до DLL між кількома примірниками мегафункції ALTMEMPHY. Ви не можете спільно використовувати PLL між кількома екземплярами мегафункції ALTMEMPHY, але ви можете спільно використовувати деякі вихідні сигнали PLL між цими кількома екземплярами.
© 2012 Корпорація Альтера. Всі права захищені. Слова й логотипи ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS і STRATIX є товарними знаками Altera Corporation і зареєстрованими в Бюро патентів і товарних знаків США та в інших країнах. Усі інші слова та логотипи, визначені як торгові марки чи знаки обслуговування, є власністю відповідних власників, як описано на www.altera.com/common/legal.html. Altera гарантує роботу своїх напівпровідникових продуктів відповідно до поточних специфікацій відповідно до стандартної гарантії Altera, але залишає за собою право вносити зміни в будь-які продукти та послуги в будь-який час без попередження. Altera не бере на себе жодної відповідальності чи зобов’язань, що виникають у зв’язку із застосуванням або використанням будь-якої інформації, продукту чи послуги, описаних тут, за винятком випадків, чітко погоджених Altera в письмовій формі. Клієнтам Altera рекомендується отримати останню версію специфікацій пристрою, перш ніж покладатися на будь-яку опубліковану інформацію та перед розміщенням замовлень на продукти чи послуги.
Колишнійample верхнього рівня file це повнофункціональний дизайн, який можна симулювати, синтезувати та використовувати в апаратному забезпеченні. КолишнійampLe Driver — це модуль самотестування, який видає контролеру команди читання та запису та перевіряє прочитані дані, щоб отримати відповідність чи невідповідність, а також перевірити повні сигнали.
Мегафункція ALTMEMPHY створює шлях даних між пристроєм пам’яті та контролером пам’яті. Мегафункція доступна як окремий продукт або може використовуватися в поєднанні з високопродуктивним контролером пам'яті Altera.
Використовуючи мегафункцію ALTMEMPHY як окремий продукт, використовуйте її з власними контролерами або контролерами сторонніх виробників.
Для нових конструкцій Altera рекомендує використовувати інтерфейс зовнішньої пам’яті на основі UniPHY, наприклад, контролери DDR2 і DDR3 SDRAM з UniPHY, контролери QDR II і QDR II+ SRAM з UniPHY або контролер RLDRAM II з UniPHY.
Інформація про випуск
Таблиця 15–1 містить інформацію про цей випуск контролера DDR3 SDRAM з ALTMEMPHY IP.
Таблиця 15–1. Інформація про випуск
| Пункт | опис |
| Версія | 11.1 |
| Дата випуску | Листопад 2011 року |
| Коди замовлення | IP-SDRAM/HPDDR (DDR SDRAM HPC) IP-SDRAM/HPDDR2 (DDR2 SDRAM HPC) IP-HPMCII (HPC II) |
| Ідентифікатори продуктів | 00BE (DDR SDRAM) 00BF (DDR2 SDRAM) 00C2 (DDR3 SDRAM) 00CO (мегафункція ALTMEMPHY) |
| Vendor ID | 6AF7 |
Altera перевіряє, чи поточна версія програмного забезпечення Quartus® II компілює попередню версію кожної функції MegaCore. Примітки до випуску бібліотеки MegaCore IP та помилки повідомляють про будь-які винятки з цієї перевірки. Altera не перевіряє компіляцію з версіями функцій MegaCore, старшими за один випуск. Щоб отримати інформацію про проблеми з високопродуктивним контролером DDR, DDR2 або DDR3 SDRAM і мегафункцією ALTMEMPHY у конкретній версії Quartus II, зверніться до Приміток до випуску програмного забезпечення Quartus II.
Підтримка сімейства пристроїв
Таблиця 15–2 визначає рівні підтримки пристроїв для ядер Altera IP.
Таблиця 15–2. Рівні підтримки пристроїв Altera IP Core
| Сімейства пристроїв FPGA | Сімейства пристроїв HardCopy |
| Попередня підтримка— Ядро IP перевірено за допомогою попередніх моделей синхронізації для цього сімейства пристроїв. IP-ядро відповідає всім функціональним вимогам, але все ще може проходити аналіз часу для сімейства пристроїв. Його можна використовувати у виробничих конструкціях з обережністю. | HardCopy Companion— Ядро IP перевірено за допомогою попередніх моделей синхронізації для супутнього пристрою Hard Copy. IP-ядро відповідає всім функціональним вимогам, але все ще може проходити аналіз часу для сімейства пристроїв HardCopy. Його можна використовувати у виробничих конструкціях з обережністю. |
| Остаточна підтримка— Ядро IP перевірено за допомогою остаточних моделей синхронізації для цієї сімейства пристроїв. IP-ядро відповідає всім функціональним і часовим вимогам для сімейства пристроїв і може використовуватися у виробничих проектах. | Компіляція HardCopy— Ядро IP перевірено за допомогою остаточних моделей синхронізації для сімейства пристроїв HardCopy. IP-ядро відповідає всім функціональним і часовим вимогам для сімейства пристроїв і може використовуватися у виробничих проектах. |
У таблиці 15–3 показано рівень підтримки, який пропонують контролери DDR, DDR2 і DDR3 SDRAM з ALTMEMPHY IP для сімейств пристроїв Altera.
Таблиця 15–3. Підтримка сімейства пристроїв
| Сімейство пристроїв | Протокол | |
| DDR і DDR2 | DDR3 | |
| Arria® GX | Остаточний | Без підтримки |
| Arria II GX | Остаточний | Остаточний |
| Cyclone® III | Остаточний | Без підтримки |
| Циклон III LS | Остаточний | Без підтримки |
| Циклон IV E | Остаточний | Без підтримки |
| Циклон IV GX | Остаточний | Без підтримки |
| HardCopy II | Зверніться до сторінки «Що нового в Altera IP» Altera webсайт. | Без підтримки |
| Stratix® II | Остаточний | Без підтримки |
| Stratix II GX | Остаточний | Без підтримки |
| Інші сімейства пристроїв | Без підтримки | Без підтримки |
особливості
Мегафункція ALTMEMPHY
Таблиця 15–4 підсумовує підтримку ключових функцій для мегафункції ALTMEMPHY.
Таблиця 15–4. Підтримка мегафункцій ALTMEMPHY
| Особливість | DDR і DDR2 | DDR3 |
| Підтримка інтерфейсу Altera PHY (AFI) на всіх підтримуваних пристроях. | ✓ | ✓ |
| Автоматичне початкове калібрування, що усуває складні обчислення часу зчитування даних. | ✓ | ✓ |
| томtage і відстеження температури (VT), що гарантує максимальну стабільну продуктивність для інтерфейсів DDR, DDR2 і DDR3 SDRAM. | ✓ | ✓ |
| Автономний шлях даних, який забезпечує підключення до контролера Altera або стороннього контролера незалежно від критичних шляхів синхронізації. | ✓ | ✓ |
| Повноцінний інтерфейс | ✓ | — |
| Напівтарифний інтерфейс | ✓ | ✓ |
| Простий у використанні редактор параметрів | ✓ | ✓ |
Крім того, мегафункція ALTMEMPHY підтримує компоненти DDR3 SDRAM без вирівнювання:
- Мегафункція ALTMEMPHY підтримує компоненти DDR3 SDRAM без вирівнювання для пристроїв Arria II GX, які використовують Т-топологію для годинника, адреси та шини команд:
- Підтримує вибір кількох мікросхем.
- DDR3 SDRAM PHY без вирівнювання fMAX становить 400 МГц для вибору одного чіпа.
- Немає підтримки контактів маски даних (DM) для модулів DIMM ×4 DDR3 SDRAM DIMM або компонентів, тому виберіть Ні для контактів Drive DM з FPGA при використанні пристроїв ×4.
- Мегафункція ALTMEMPHY підтримує лише інтерфейси DDR3 SDRAM із половинною швидкістю.
Високопродуктивний контролер II
Таблиця 15–5 підсумовує підтримку ключових функцій для DDR, DDR2 і DDR3 SDRAM HPC II.
Таблиця 15–5. Підтримка функцій (частина 1 з 2)
| Особливість | DDR і DDR2 | DDR3 |
| Контролер половинної швидкості | ✓ | ✓ |
| Підтримка AFI ALTMEMPHY | ✓ | ✓ |
| Підтримка локального інтерфейсу Avalon®Memory Mapped (Avalon-MM). | ✓ | ✓ |
Таблиця 15–5. Підтримка функцій (частина 2 з 2)
| Особливість | DDR і DDR2 | DDR3 |
| Конфігуроване командне прогнозне керування банком із послідовним читанням і записом | ✓ | ✓ |
| Додаткова затримка | ✓ | ✓ |
| Підтримка довільної довжини пакету Avalon | ✓ | ✓ |
| Вбудований гнучкий адаптер пакетної пам'яті | ✓ | ✓ |
| Відображення адрес локальної пам'яті, які можна налаштувати | ✓ | ✓ |
| Додаткова конфігурація часу виконання параметрів регістра розміру та режиму, а також часу пам’яті | ✓ | ✓ |
| Часткове самооновлення масиву (PASR) | ✓ | ✓ |
| Підтримка стандартних пристроїв DDR3 SDRAM | ✓ | ✓ |
| Додаткова підтримка команди самооновлення | ✓ | ✓ |
| Додаткова підтримка керованої користувачем команди вимкнення | ✓ | ✓ |
| Додаткова підтримка команди автоматичного відключення живлення з програмованим тайм-аутом | ✓ | ✓ |
| Додаткова підтримка команд читання та запису з автоматичною попередньою зарядкою | ✓ | ✓ |
| Додаткова підтримка оновлення контролера користувача | ✓ | ✓ |
| Необов’язкове спільне використання годинника кількома контролерами в SOPC Builder Flow | ✓ | ✓ |
| Інтегрована функція кодування з виправленням помилок (ECC) 72-біт | ✓ | ✓ |
| Інтегрована функція ECC, 16, 24 і 40-біт | ✓ | ✓ |
| Підтримка запису неповних слів із додатковим автоматичним виправленням помилок | ✓ | ✓ |
| SOPC Builder готовий | ||
| Підтримка оцінки OpenCore Plus | ✓ | ✓ |
| Функціональні імітаційні моделі IP для використання в симуляторі VHDL і Verilog HDL, що підтримується Altera | ✓ | ✓ |
Примітки до таблиці 15–5:
- HPC II підтримує додаткові значення затримки, більші або рівні tRCD-1, в одиницях тактового циклу (tCK).
- Ця функція не підтримується DDR3 SDRAM із вирівнюванням.
Непідтримувані функції
Таблиця 15–6 підсумовує непідтримувані функції для інтерфейсів зовнішньої пам’яті Altera на основі ALTMEMPHY.
Таблиця 15–6. Непідтримувані функції
| Протокол пам'яті | Непідтримувана функція |
| DDR і DDR2 SDRAM | Симуляція часу |
| Довжина вибуху 2 | |
| Часткова серія та невирівняна серія в режимі ECC і без ECC, коли контакти DM вимкнено | |
| DDR3 SDRAM | Симуляція часу |
| Часткова серія та невирівняна серія в режимі ECC і без ECC, коли контакти DM вимкнено | |
| Stratix III і Stratix IV | |
| Підтримка DIMM | |
| Повноцінні інтерфейси |
Перевірка MegaCore
Altera проводить численні випадкові спрямовані тести з охопленням функціональних тестів, використовуючи промислові стандартні моделі Denali, щоб переконатися в функціональності контролерів DDR, DDR2 і DDR3 SDRAM з ALTMEMPHY IP.
Використання ресурсів
У цьому розділі наведено типову інформацію про використання ресурсів для контролерів зовнішньої пам’яті з ALTMEMPHY для сімейств підтримуваних пристроїв. Ця інформація надається лише як рекомендація; щоб отримати точні дані про використання ресурсів, вам слід створити ядро IP-адреси та переглянути звіти, створені програмним забезпеченням Quartus II.
У таблиці 15–7 показано дані про використання ресурсів для мегафункції ALTMEMPHY та високопродуктивного контролера DDR3 II для пристроїв Arria II GX.
Таблиця 15–7. Використання ресурсів у пристроях Arria II GX (частина 1 із 2)
| Протокол | Пам'ять Ширина (біт) | Комбінаційний ALUTS | Логіка Реєстри | Мем ALUTs | M9K Блоки | M144K Блоки | Memor y (біт) |
| Контролер | |||||||
| DDR3
(Половина ставки) |
8 | 1,883 | 1,505 | 10 | 2 | 0 | 4,352 |
| 16 | 1,893 | 1,505 | 10 | 4 | 0 | 8,704 | |
| 64 | 1,946 | 1,521 | 18 | 15 | 0 | 34,560 | |
| 72 | 1,950 | 1,505 | 10 | 17 | 0 | 39,168 | |
Таблиця 15–7. Використання ресурсів у пристроях Arria II GX (частина 2 із 2)
| Протокол | Пам'ять Ширина (біт) | Комбінаційний ALUTS | Логіка Реєстри | Мем ALUTs | M9K Блоки | M144K Блоки | Memor y (біт) |
| Контролер+PHY | |||||||
| DDR3
(Половина ставки) |
8 | 3,389 | 2,760 | 12 | 4 | 0 | 4,672 |
| 16 | 3,457 | 2,856 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,793 | 3,696 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,878 | 3,818 | 12 | 26 | 0 | 41,536 | |
У таблиці 15–8 показано дані про використання ресурсів для високопродуктивного контролера DDR2 і контролера плюс PHY для половинної та повної швидкості конфігурацій для пристроїв Arria II GX.
Таблиця 15–8. Використання ресурсів DDR2 у пристроях Arria II GX
| Протокол | Пам'ять Ширина (біт) | Комбінаційний ALUTS | Логіка Реєстри | Мем ALUTs | M9K Блоки | M144K Блоки | Пам'ять (Біти) |
| Контролер | |||||||
| DDR2
(Половина ставки) |
8 | 1,971 | 1,547 | 10 | 2 | 0 | 4,352 |
| 16 | 1,973 | 1,547 | 10 | 4 | 0 | 8,704 | |
| 64 | 2,028 | 1,563 | 18 | 15 | 0 | 34,560 | |
| 72 | 2,044 | 1,547 | 10 | 17 | 0 | 39,168 | |
| DDR2
(Повна ставка) |
8 | 2,007 | 1,565 | 10 | 2 | 0 | 2,176 |
| 16 | 2,013 | 1,565 | 10 | 2 | 0 | 4,352 | |
| 64 | 2,022 | 1,565 | 10 | 8 | 0 | 17,408 | |
| 72 | 2,025 | 1,565 | 10 | 9 | 0 | 19,584 | |
| Контролер+PHY | |||||||
| DDR2
(Половина ставки) |
8 | 3,481 | 2,722 | 12 | 4 | 0 | 4,672 |
| 16 | 3,545 | 2,862 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,891 | 3,704 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,984 | 3,827 | 12 | 26 | 0 | 41,536 | |
| DDR2
(Повна ставка) |
8 | 3,337 | 2,568 | 29 | 2 | 0 | 2,176 |
| 16 | 3,356 | 2,558 | 11 | 4 | 0 | 4,928 | |
| 64 | 3,423 | 2,836 | 31 | 12 | 0 | 19,200 | |
| 72 | 3,445 | 2,827 | 11 | 14 | 0 | 21,952 | |
У таблиці 15–9 показано дані про використання ресурсів для високопродуктивного контролера DDR2 і контролера плюс PHY для конфігурацій половинної та повної швидкості для пристроїв Cyclone III.
Таблиця 15–9. Використання ресурсів DDR2 у пристроях Cyclone III
| Протокол | Пам'ять Ширина (біт) | Логіка Реєстри | Логічні комірки | Блоки M9K | Пам'ять (Біти) |
| Контролер | |||||
| DDR2
(Половина ставки) |
8 | 1,513 | 3,015 | 4 | 4,464 |
| 16 | 1,513 | 3,034 | 6 | 8,816 | |
| 64 | 1,513 | 3,082 | 18 | 34,928 | |
| 72 | 1,513 | 3,076 | 19 | 39,280 | |
| DDR2
(Повна ставка) |
8 | 1,531 | 3,059 | 4 | 2,288 |
| 16 | 1,531 | 3,108 | 4 | 4,464 | |
| 64 | 1,531 | 3,134 | 10 | 17,520 | |
| 72 | 1,531 | 3,119 | 11 | 19,696 | |
| Контролер+PHY | |||||
| DDR2
(Половина ставки) |
8 | 2,737 | 5,131 | 6 | 4,784 |
| 16 | 2,915 | 5,351 | 9 | 9,392 | |
| 64 | 3,969 | 6,564 | 27 | 37,040 | |
| 72 | 4,143 | 6,786 | 28 | 41,648 | |
| DDR2
(Повна ставка) |
8 | 2,418 | 4,763 | 6 | 2,576 |
| 16 | 2,499 | 4,919 | 6 | 5,008 | |
| 64 | 2,957 | 5,505 | 15 | 19,600 | |
| 72 | 3,034 | 5,608 | 16 | 22,032 | |
Системні вимоги
Контролер DDR3 SDRAM з ALTMEMPHY IP є частиною MegaCore IP Library, яка поширюється разом із програмним забезпеченням Quartus II і доступна для завантаження з Altera webсайт, www.altera.com.
Системні вимоги та інструкції щодо встановлення див. у розділі Встановлення та ліцензування програмного забезпечення Altera.
Встановлення та ліцензування
На малюнку 15–2 показано структуру каталогів після встановлення контролера DDR3 SDRAM з ALTMEMPHY IP, де це каталог встановлення. Стандартний каталог інсталяції в Windows - c:\altera\ ; у Linux це /opt/altera .
Малюнок 15–2. Структура каталогу
Вам потрібна ліцензія на функцію MegaCore лише тоді, коли ви повністю задоволені її функціональністю та продуктивністю та бажаєте запустити свій дизайн у виробництво.
Щоб використовувати DDR3 SDRAM HPC, ви можете отримати ліцензію file від Альтера web сайт за адресою www.altera.com/licensing і встановіть його на свій комп’ютер. Коли ви запитуєте ліцензію file, Altera надсилає вам ліцензію.dat file. Якщо у вас немає доступу до Інтернету, зверніться до місцевого представника.
Щоб використовувати DDR3 SDRAM HPC II, зверніться до місцевого торгового представника, щоб замовити ліцензію.
Безкоштовна оцінка
Функція оцінювання OpenCore Plus від Altera застосовна лише до DDR3 SDRAM HPC. За допомогою функції оцінювання OpenCore Plus ви можете виконувати такі дії:
- Симулюйте поведінку мегафункції (функція Altera MegaCore або AMPМегафункція PSM) у вашій системі.
- Перевірте функціональність свого дизайну, а також оцініть його розмір і швидкість швидко і легко.
- Створення обмеженого за часом програмування пристрою files для проектів, які включають функції MegaCore.
- Запрограмуйте пристрій і перевірте свій дизайн на апаратне забезпечення.
Ліцензію на мегафункцію потрібно купувати лише тоді, коли ви повністю задоволені її функціональністю та продуктивністю, і хочете запустити свій дизайн у виробництво.
OpenCore Plus Time-Out Behavior
Оцінка обладнання OpenCore Plus може підтримувати такі два режими роботи:
- Без прив’язки — дизайн працює протягом обмеженого часу
- Прив’язаний — потрібне з’єднання між платою та головним комп’ютером. Якщо прив'язаний режим підтримується всіма мегафункціями в конструкції, пристрій може працювати довше або необмежено довго.
Усі мегафункції в пристрої закінчуються одночасно, коли досягається найбільш обмежений час оцінки. Якщо в дизайні є більше ніж одна мегафункція, поведінка тайм-ауту певної мегафункції може маскуватися поведінкою тайм-ауту інших мегафункцій.
Для функцій MegaCore тайм-аут без прив’язки становить 1 годину; значення тайм-ауту прив'язаного є невизначеним.
Ваш дизайн припиняє працювати після того, як час оцінки апаратного забезпечення закінчується, а вихід local_ready стає низьким.
Історія переглядів документа
Таблиця 15–10 містить історію переглядів цього документа.
Таблиця 15–10. Історія перегляду документа
| Дата | Версія | Зміни |
| Листопад 2012 року | 1.2 | Номер розділу змінено з 13 на 15. |
| червень 2012 р | 1.1 | Додано значок відгуку. |
| Листопад 2011 року | 1.0 | Об’єднана інформація про випуск, підтримка сімейства пристроїв, список функцій і список непідтримуваних функцій для DDR, DDR2 і DDR3. |
Документи / Ресурси
 |
Контролери ALTERA DDR2 SDRAM [pdfІнструкції Контролери DDR2 SDRAM, DDR2, контролери SDRAM, контролери |
