Bộ điều khiển SDRAM ALTERA DDR2
Thông tin quan trọng
Bộ điều khiển SDRAM Altera® DDR, DDR2 và DDR3 với ALTMEMPHY IP cung cấp các giao diện đơn giản hóa cho DDR, DDR2 và DDR3 SDRAM tiêu chuẩn công nghiệp. Siêu chức năng ALTMEMPHY là giao diện giữa bộ điều khiển bộ nhớ và các thiết bị bộ nhớ, đồng thời thực hiện các hoạt động đọc và ghi vào bộ nhớ. Bộ điều khiển SDRAM DDR, DDR2 và DDR3 với IP ALTMEMPHY hoạt động cùng với siêu chức năng Altera ALTMEMPHY.
Bộ điều khiển SDRAM DDR và DDR2 với siêu chức năng ALTMEMPHY IP và ALTMEMPHY cung cấp giao diện DDR và DDR2 SDRAM tốc độ đầy đủ hoặc nửa tốc độ. Bộ điều khiển SDRAM DDR3 với siêu chức năng ALTMEMPHY IP và ALTMEMPHY hỗ trợ giao diện DDR3 SDRAM ở chế độ nửa tốc độ. Bộ điều khiển SDRAM DDR, DDR2 và DDR3 với ALTMEMPHY IP cung cấp bộ điều khiển hiệu suất cao II (HPC II), mang lại hiệu quả cao và các tính năng nâng cao. Hình 15–1 hiển thị sơ đồ cấp hệ thống bao gồm sơ đồample cấp cao nhất file mà Bộ điều khiển SDRAM DDR, DDR2 hoặc DDR3 có ALTMEMPHY IP tạo cho bạn.
Hình 15–1. Sơ đồ cấp hệ thống
Lưu ý trong Hình 15–1:
(1) Khi bạn chọn Khởi tạo DLL bên ngoài, vòng lặp khóa độ trễ (DLL) sẽ được khởi tạo bên ngoài siêu chức năng ALTMEMPHY.
Trình quản lý Plug-In MegaWizard™ tạo ra một example cấp cao nhất file, bao gồm một cựuamptập tin và biến thể tùy chỉnh của bộ điều khiển hiệu suất cao DDR, DDR2 hoặc DDR3 SDRAM của bạn. Bộ điều khiển khởi tạo một phiên bản của siêu chức năng ALTMEMPHY, từ đó khởi tạo một vòng lặp khóa pha (PLL) và DLL. Bạn cũng có thể khởi tạo DLL bên ngoài siêu chức năng ALTMEMPHY để chia sẻ DLL giữa nhiều phiên bản của siêu chức năng ALTMEMPHY. Bạn không thể chia sẻ PLL giữa nhiều phiên bản của siêu chức năng ALTMEMPHY, nhưng bạn có thể chia sẻ một số đầu ra đồng hồ PLL giữa nhiều phiên bản này.
© 2012 Tập đoàn Altera. Đã đăng ký Bản quyền. Các từ và logo ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS và STRATIX là thương hiệu của Tập đoàn Altera và được đăng ký tại Văn phòng Nhãn hiệu và Bằng sáng chế Hoa Kỳ cũng như ở các quốc gia khác. Tất cả các từ và logo khác được xác định là nhãn hiệu hoặc nhãn hiệu dịch vụ là tài sản của chủ sở hữu tương ứng như được mô tả tại www.altera.com/common/legal.html. Altera đảm bảo hiệu suất của các sản phẩm bán dẫn của mình theo các thông số kỹ thuật hiện tại theo bảo hành tiêu chuẩn của Altera, nhưng có quyền thay đổi bất kỳ sản phẩm và dịch vụ nào vào bất kỳ lúc nào mà không cần thông báo. Altera không chịu trách nhiệm hoặc trách nhiệm pháp lý phát sinh từ ứng dụng hoặc việc sử dụng bất kỳ thông tin, sản phẩm hoặc dịch vụ nào được mô tả ở đây trừ khi được Altera đồng ý rõ ràng bằng văn bản. Khách hàng của Altera nên lấy phiên bản mới nhất của thông số kỹ thuật thiết bị trước khi dựa vào bất kỳ thông tin được công bố nào và trước khi đặt hàng sản phẩm hoặc dịch vụ.
Người cũample cấp cao nhất file là một thiết kế đầy đủ chức năng mà bạn có thể mô phỏng, tổng hợp và sử dụng trong phần cứng. Người cũample driver là một mô-đun tự kiểm tra, đưa ra các lệnh đọc và ghi cho bộ điều khiển và kiểm tra dữ liệu đã đọc để tạo ra kết quả đạt hay không đạt, đồng thời kiểm tra các tín hiệu hoàn chỉnh.
Siêu chức năng ALTMEMPHY tạo đường dẫn dữ liệu giữa thiết bị bộ nhớ và bộ điều khiển bộ nhớ. Siêu chức năng có sẵn dưới dạng sản phẩm độc lập hoặc có thể được sử dụng cùng với bộ điều khiển bộ nhớ hiệu suất cao Altera.
Khi sử dụng siêu chức năng ALTMEMPHY như một sản phẩm độc lập, hãy sử dụng với bộ điều khiển tùy chỉnh hoặc của bên thứ ba.
Đối với các thiết kế mới, Altera khuyên bạn nên sử dụng giao diện bộ nhớ ngoài dựa trên UniPHY, chẳng hạn như bộ điều khiển SDRAM DDR2 và DDR3 với bộ điều khiển UniPHY, QDR II và QDR II+ SRAM với UniPHY hoặc bộ điều khiển RLDRAM II với UniPHY.
Thông tin phát hành
Bảng 15–1 cung cấp thông tin về bản phát hành Bộ điều khiển SDRAM DDR3 với IP ALTMEMPHY.
Bàn 15–1. Để lại thông tin
| Mục | Sự miêu tả |
| Phiên bản | 11.1 |
| Ngày phát hành | Tháng 2011 năm XNUMX |
| Mã đặt hàng | IP-SDRAM/HPDDR (DDR SDRAM HPC) IP-SDRAM/HPDDR2 (DDR2 SDRAM HPC) IP-HPMCII (HPC II) |
| ID sản phẩm | 00BE (DDR SDRAM) 00BF (DDR2 SDRAM) 00C2 (DDR3 SDRAM) 00CO (Siêu chức năng ALTMEMPHY) |
| Nhà cung cấp ID | 6AF7 |
Altera xác minh rằng phiên bản hiện tại của phần mềm Quartus® II biên dịch phiên bản trước đó của từng chức năng MegaCore. Ghi chú phát hành thư viện IP MegaCore và Errata báo cáo mọi trường hợp ngoại lệ đối với xác minh này. Altera không xác minh quá trình biên dịch với các phiên bản chức năng MegaCore cũ hơn một bản phát hành. Để biết thông tin về các sự cố trên bộ điều khiển hiệu suất cao DDR, DDR2 hoặc DDR3 SDRAM và siêu chức năng ALTMEMPHY trong phiên bản Quartus II cụ thể, hãy tham khảo Ghi chú phát hành phần mềm Quartus II.
Hỗ trợ gia đình thiết bị
Bảng 15–2 xác định các mức hỗ trợ thiết bị cho lõi IP Altera.
Bảng 15–2. Mức hỗ trợ thiết bị lõi IP của Altera
| Họ thiết bị FPGA | Nhóm thiết bị bản cứng |
| hỗ trợ sơ bộ—Lõi IP được xác minh bằng các mô hình định thời sơ bộ cho dòng thiết bị này. Lõi IP đáp ứng tất cả các yêu cầu về chức năng nhưng vẫn có thể đang được phân tích thời gian cho dòng thiết bị. Nó có thể được sử dụng trong các thiết kế sản xuất một cách thận trọng. | Đồng hành bản cứng—Lõi IP được xác minh bằng các mô hình định thời gian sơ bộ cho thiết bị đồng hành Bản cứng. Lõi IP đáp ứng tất cả các yêu cầu về chức năng nhưng vẫn có thể đang được phân tích thời gian cho dòng thiết bị HardCopy. Nó có thể được sử dụng trong các thiết kế sản xuất một cách thận trọng. |
| hỗ trợ cuối cùng—Lõi IP được xác minh bằng các mô hình định thời cuối cùng cho dòng thiết bị này. Lõi IP đáp ứng tất cả các yêu cầu về chức năng và thời gian cho dòng thiết bị và có thể được sử dụng trong các thiết kế sản xuất. | Biên soạn bản cứng—Lõi IP được xác minh bằng các mô hình định giờ cuối cùng cho dòng thiết bị HardCopy. Lõi IP đáp ứng tất cả các yêu cầu về chức năng và thời gian cho dòng thiết bị và có thể được sử dụng trong các thiết kế sản xuất. |
Bảng 15–3 cho thấy mức hỗ trợ được cung cấp bởi Bộ điều khiển SDRAM DDR, DDR2 và DDR3 với IP ALTMEMPHY dành cho dòng thiết bị Altera.
Bảng 15–3. Hỗ trợ dòng thiết bị
| Gia đình thiết bị | Giao thức | |
| DDR và DDR2 | DDR3 | |
| Arria® GX | Cuối cùng | Không hỗ trợ |
| Arria II GX | Cuối cùng | Cuối cùng |
| Lốc xoáy® III | Cuối cùng | Không hỗ trợ |
| Lốc xoáy III LS | Cuối cùng | Không hỗ trợ |
| Lốc xoáy IV E | Cuối cùng | Không hỗ trợ |
| Lốc xoáy IV GX | Cuối cùng | Không hỗ trợ |
| Bản cứng II | Tham khảo trang What’s New in Altera IP của Altera webđịa điểm. | Không hỗ trợ |
| Stratix® II | Cuối cùng | Không hỗ trợ |
| Stratix II GX | Cuối cùng | Không hỗ trợ |
| Các họ thiết bị khác | Không hỗ trợ | Không hỗ trợ |
Đặc trưng
ALTMEMPHY Siêu chức năng
Bảng 15–4 tóm tắt hỗ trợ tính năng chính cho siêu chức năng ALTMEMPHY.
Bảng 15–4. Hỗ trợ tính năng siêu chức năng ALTMEMPHY
| Tính năng | DDR và DDR2 | DDR3 |
| Hỗ trợ Giao diện Altera PHY (AFI) trên tất cả các thiết bị được hỗ trợ. | ✓ | ✓ |
| Hiệu chuẩn ban đầu tự động loại bỏ các tính toán thời gian đọc dữ liệu phức tạp. | ✓ | ✓ |
| TậptagTheo dõi e và nhiệt độ (VT) đảm bảo hiệu suất ổn định tối đa cho các giao diện DDR, DDR2 và DDR3 SDRAM. | ✓ | ✓ |
| Đường dẫn dữ liệu độc lập giúp kết nối với bộ điều khiển Altera hoặc bộ điều khiển của bên thứ ba độc lập với các đường dẫn thời gian quan trọng. | ✓ | ✓ |
| Giao diện toàn tốc độ | ✓ | — |
| Giao diện nửa tỷ lệ | ✓ | ✓ |
| Trình chỉnh sửa tham số dễ sử dụng | ✓ | ✓ |
Ngoài ra, siêu chức năng ALTMEMPHY hỗ trợ các thành phần DDR3 SDRAM mà không cần cân bằng:
- Siêu chức năng ALTMEMPHY hỗ trợ các thành phần DDR3 SDRAM mà không cần cân bằng cho các thiết bị Arria II GX sử dụng cấu trúc liên kết T cho đồng hồ, địa chỉ và bus lệnh:
- Hỗ trợ nhiều lựa chọn chip.
- DDR3 SDRAM PHY không cân bằng fMAX là 400 MHz cho các lựa chọn chip đơn.
- Không hỗ trợ các chân mặt nạ dữ liệu (DM) cho các thành phần hoặc DIMM ×4 DDR3 SDRAM, vì vậy hãy chọn Không cho các chân Drive DM từ FPGA khi sử dụng thiết bị ×4.
- Siêu chức năng ALTMEMPHY chỉ hỗ trợ giao diện DDR3 SDRAM nửa tốc độ.
Bộ điều khiển hiệu suất cao II
Bảng 15–5 tóm tắt hỗ trợ tính năng chính cho DDR, DDR2 và DDR3 SDRAM HPC II.
Bảng 15–5. Hỗ trợ tính năng (Phần 1/2)
| Tính năng | DDR và DDR2 | DDR3 |
| Bộ điều khiển nửa tốc độ | ✓ | ✓ |
| Hỗ trợ AFI ALTMEMPHY | ✓ | ✓ |
| Hỗ trợ giao diện cục bộ Avalon®Memory Mapped (Avalon-MM) | ✓ | ✓ |
Bảng 15–5. Hỗ trợ tính năng (Phần 2/2)
| Tính năng | DDR và DDR2 | DDR3 |
| Quản lý ngân hàng xem trước lệnh có thể định cấu hình với chức năng đọc và ghi theo thứ tự | ✓ | ✓ |
| Độ trễ phụ gia | ✓ | ✓ |
| Hỗ trợ độ dài cụm Avalon tùy ý | ✓ | ✓ |
| Bộ điều hợp bùng nổ bộ nhớ linh hoạt tích hợp | ✓ | ✓ |
| Ánh xạ địa chỉ cục bộ vào bộ nhớ có thể định cấu hình | ✓ | ✓ |
| Tùy chọn cấu hình thời gian chạy của cài đặt thanh ghi kích thước và chế độ cũng như thời gian bộ nhớ | ✓ | ✓ |
| Tự làm mới mảng một phần (PASR) | ✓ | ✓ |
| Hỗ trợ cho các thiết bị DDR3 SDRAM tiêu chuẩn công nghiệp | ✓ | ✓ |
| Hỗ trợ tùy chọn cho lệnh tự làm mới | ✓ | ✓ |
| Hỗ trợ tùy chọn cho lệnh tắt nguồn do người dùng điều khiển | ✓ | ✓ |
| Hỗ trợ tùy chọn cho lệnh tắt nguồn tự động với thời gian chờ có thể lập trình | ✓ | ✓ |
| Hỗ trợ tùy chọn cho các lệnh đọc tự động nạp trước và ghi tự động nạp trước | ✓ | ✓ |
| Hỗ trợ tùy chọn để làm mới bộ điều khiển người dùng | ✓ | ✓ |
| Tùy chọn chia sẻ đồng hồ nhiều bộ điều khiển trong SOPC Builder Flow | ✓ | ✓ |
| Tích hợp chức năng mã hóa sửa lỗi (ECC) 72-bit | ✓ | ✓ |
| Chức năng ECC tích hợp, 16, 24 và 40-bit | ✓ | ✓ |
| Hỗ trợ ghi một phần từ với tính năng sửa lỗi tự động tùy chọn | ✓ | ✓ |
| Trình tạo SOPC đã sẵn sàng | ||
| Hỗ trợ đánh giá OpenCore Plus | ✓ | ✓ |
| Các mô hình mô phỏng chức năng IP để sử dụng trong trình mô phỏng VHDL và Verilog HDL được Altera hỗ trợ | ✓ | ✓ |
Ghi chú cho Bảng 15–5:
- HPC II hỗ trợ các giá trị độ trễ cộng lớn hơn hoặc bằng tRCD-1, tính theo đơn vị chu kỳ xung nhịp (tCK).
- Tính năng này không được hỗ trợ với DDR3 SDRAM có tính năng cân bằng.
Các tính năng không được hỗ trợ
Bảng 15–6 tóm tắt các tính năng không được hỗ trợ cho giao diện bộ nhớ ngoài dựa trên ALTMEMPHY của Altera.
Bảng 15–6. Các tính năng không được hỗ trợ
| Giao thức bộ nhớ | Tính năng không được hỗ trợ |
| DDR và DDR2 SDRAM | Mô phỏng thời gian |
| Chiều dài bùng nổ của 2 | |
| Cụm một phần và cụm không được căn chỉnh ở chế độ ECC và không ECC khi chân DM bị tắt | |
| Bộ nhớ DDR3 | Mô phỏng thời gian |
| Cụm một phần và cụm không được căn chỉnh ở chế độ ECC và không ECC khi chân DM bị tắt | |
| Stratix III và Stratix IV | |
| Hỗ trợ DIMM | |
| Giao diện toàn tốc độ |
Xác minh MegaCore
Altera thực hiện các thử nghiệm ngẫu nhiên, có hướng dẫn rộng rãi với phạm vi thử nghiệm chức năng bằng cách sử dụng các mô hình Denali tiêu chuẩn công nghiệp để đảm bảo chức năng của Bộ điều khiển SDRAM DDR, DDR2 và DDR3 với ALTMEMPHY IP.
Sử dụng tài nguyên
Phần này cung cấp thông tin sử dụng tài nguyên điển hình cho bộ điều khiển bộ nhớ ngoài với ALTMEMPHY dành cho các dòng thiết bị được hỗ trợ. Thông tin này được cung cấp chỉ như một hướng dẫn; để có dữ liệu sử dụng tài nguyên chính xác, bạn nên tạo lõi IP của mình và tham khảo các báo cáo do phần mềm Quartus II tạo ra.
Bảng 15–7 hiển thị dữ liệu sử dụng tài nguyên cho siêu chức năng ALTMEMPHY và bộ điều khiển hiệu suất cao DDR3 II cho các thiết bị Arria II GX.
Bảng 15–7. Sử dụng tài nguyên trong thiết bị Arria II GX (Phần 1/2)
| Giao thức | Ký ức Chiều rộng (Bit) | Kết hợp ALUTS | Logic Đăng ký | Ghi nhớ ALUT | M9K Khối | M144K Khối | Memor y (Bit) |
| Bộ điều khiển | |||||||
| DDR3
(Một nửa tỷ lệ) |
8 | 1,883 | 1,505 | 10 | 2 | 0 | 4,352 |
| 16 | 1,893 | 1,505 | 10 | 4 | 0 | 8,704 | |
| 64 | 1,946 | 1,521 | 18 | 15 | 0 | 34,560 | |
| 72 | 1,950 | 1,505 | 10 | 17 | 0 | 39,168 | |
Bảng 15–7. Sử dụng tài nguyên trong thiết bị Arria II GX (Phần 2/2)
| Giao thức | Ký ức Chiều rộng (Bit) | Kết hợp ALUTS | Logic Đăng ký | Ghi nhớ ALUT | M9K Khối | M144K Khối | Memor y (Bit) |
| Bộ điều khiển+PHY | |||||||
| DDR3
(Một nửa tỷ lệ) |
8 | 3,389 | 2,760 | 12 | 4 | 0 | 4,672 |
| 16 | 3,457 | 2,856 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,793 | 3,696 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,878 | 3,818 | 12 | 26 | 0 | 41,536 | |
Bảng 15–8 hiển thị dữ liệu sử dụng tài nguyên cho bộ điều khiển và bộ điều khiển hiệu suất cao DDR2 cộng với PHY, dành cho cấu hình nửa tốc độ và tốc độ đầy đủ cho các thiết bị Arria II GX.
Bảng 15–8. Sử dụng tài nguyên DDR2 trong thiết bị Arria II GX
| Giao thức | Ký ức Chiều rộng (Bit) | Kết hợp ALUTS | Logic Đăng ký | Ghi nhớ ALUT | M9K Khối | M144K Khối | Ký ức (Chút ít) |
| Bộ điều khiển | |||||||
| DDR2
(Một nửa tỷ lệ) |
8 | 1,971 | 1,547 | 10 | 2 | 0 | 4,352 |
| 16 | 1,973 | 1,547 | 10 | 4 | 0 | 8,704 | |
| 64 | 2,028 | 1,563 | 18 | 15 | 0 | 34,560 | |
| 72 | 2,044 | 1,547 | 10 | 17 | 0 | 39,168 | |
| DDR2
(Giá đầy đủ) |
8 | 2,007 | 1,565 | 10 | 2 | 0 | 2,176 |
| 16 | 2,013 | 1,565 | 10 | 2 | 0 | 4,352 | |
| 64 | 2,022 | 1,565 | 10 | 8 | 0 | 17,408 | |
| 72 | 2,025 | 1,565 | 10 | 9 | 0 | 19,584 | |
| Bộ điều khiển+PHY | |||||||
| DDR2
(Một nửa tỷ lệ) |
8 | 3,481 | 2,722 | 12 | 4 | 0 | 4,672 |
| 16 | 3,545 | 2,862 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,891 | 3,704 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,984 | 3,827 | 12 | 26 | 0 | 41,536 | |
| DDR2
(Giá đầy đủ) |
8 | 3,337 | 2,568 | 29 | 2 | 0 | 2,176 |
| 16 | 3,356 | 2,558 | 11 | 4 | 0 | 4,928 | |
| 64 | 3,423 | 2,836 | 31 | 12 | 0 | 19,200 | |
| 72 | 3,445 | 2,827 | 11 | 14 | 0 | 21,952 | |
Bảng 15–9 hiển thị dữ liệu sử dụng tài nguyên cho bộ điều khiển và bộ điều khiển hiệu suất cao DDR2 cộng với PHY, dành cho cấu hình nửa tốc độ và tốc độ đầy đủ cho các thiết bị Cyclone III.
Bảng 15–9. Sử dụng tài nguyên DDR2 trong thiết bị Cyclone III
| Giao thức | Ký ức Chiều rộng (Bit) | Logic Đăng ký | Tế bào logic | Khối M9K | Ký ức (Chút ít) |
| Bộ điều khiển | |||||
| DDR2
(Một nửa tỷ lệ) |
8 | 1,513 | 3,015 | 4 | 4,464 |
| 16 | 1,513 | 3,034 | 6 | 8,816 | |
| 64 | 1,513 | 3,082 | 18 | 34,928 | |
| 72 | 1,513 | 3,076 | 19 | 39,280 | |
| DDR2
(Giá đầy đủ) |
8 | 1,531 | 3,059 | 4 | 2,288 |
| 16 | 1,531 | 3,108 | 4 | 4,464 | |
| 64 | 1,531 | 3,134 | 10 | 17,520 | |
| 72 | 1,531 | 3,119 | 11 | 19,696 | |
| Bộ điều khiển+PHY | |||||
| DDR2
(Một nửa tỷ lệ) |
8 | 2,737 | 5,131 | 6 | 4,784 |
| 16 | 2,915 | 5,351 | 9 | 9,392 | |
| 64 | 3,969 | 6,564 | 27 | 37,040 | |
| 72 | 4,143 | 6,786 | 28 | 41,648 | |
| DDR2
(Giá đầy đủ) |
8 | 2,418 | 4,763 | 6 | 2,576 |
| 16 | 2,499 | 4,919 | 6 | 5,008 | |
| 64 | 2,957 | 5,505 | 15 | 19,600 | |
| 72 | 3,034 | 5,608 | 16 | 22,032 | |
Yêu cầu hệ thống
Bộ điều khiển SDRAM DDR3 với IP ALTMEMPHY là một phần của Thư viện IP MegaCore, được phân phối cùng với phần mềm Quartus II và có thể tải xuống từ Altera webđịa điểm, www.altera.com.
Để biết các yêu cầu hệ thống và hướng dẫn cài đặt, hãy tham khảo Cài đặt & cấp phép phần mềm Altera.
Cài đặt và cấp phép
Hình 15–2 hiển thị cấu trúc thư mục sau khi bạn cài đặt Bộ điều khiển SDRAM DDR3 với IP ALTMEMPHY, trong đó là thư mục cài đặt. Thư mục cài đặt mặc định trên Windows là c:\altera\ ; trên Linux thì đó là /opt/altera .
Hình 15–2. Cấu trúc thư mục
Bạn chỉ cần giấy phép cho chức năng MegaCore khi bạn hoàn toàn hài lòng với chức năng và hiệu suất của nó, đồng thời muốn đưa thiết kế của mình vào sản xuất.
Để sử dụng DDR3 SDRAM HPC, bạn có thể yêu cầu giấy phép file từ Altera web trang web tại www.altera.com/licensing và cài đặt nó trên máy tính của bạn. Khi bạn yêu cầu giấy phép file, Altera gửi email cho bạn giấy phép.dat file. Nếu bạn không có quyền truy cập Internet, hãy liên hệ với đại diện địa phương của bạn.
Để sử dụng DDR3 SDRAM HPC II, hãy liên hệ với đại diện bán hàng tại địa phương của bạn để đặt mua giấy phép.
Đánh giá miễn phí
Tính năng đánh giá OpenCore Plus của Altera chỉ áp dụng cho DDR3 SDRAM HPC. Với tính năng đánh giá OpenCore Plus, bạn có thể thực hiện các hành động sau:
- Mô phỏng hành vi của một siêu chức năng (chức năng Altera MegaCore hoặc AMPSiêu chức năng PSM) trong hệ thống của bạn.
- Xác minh chức năng của thiết kế của bạn cũng như đánh giá kích thước và tốc độ của nó một cách nhanh chóng và dễ dàng.
- Tạo lập trình thiết bị giới hạn thời gian files dành cho các thiết kế bao gồm các chức năng MegaCore.
- Lập trình thiết bị và xác minh thiết kế của bạn bằng phần cứng.
Bạn chỉ cần mua giấy phép cho siêu chức năng khi bạn hoàn toàn hài lòng với chức năng và hiệu suất của nó, đồng thời muốn đưa thiết kế của mình vào sản xuất.
Hành vi hết thời gian của OpenCore Plus
Đánh giá phần cứng OpenCore Plus có thể hỗ trợ hai chế độ hoạt động sau:
- Untethered—thiết kế chạy trong một thời gian giới hạn
- Tethered—yêu cầu kết nối giữa bo mạch của bạn và máy tính chủ. Nếu chế độ kết nối được hỗ trợ bởi tất cả các siêu chức năng trong một thiết kế, thiết bị có thể hoạt động trong thời gian dài hơn hoặc vô thời hạn
Tất cả các siêu chức năng trong một thiết bị đều đồng thời hết thời gian chờ khi đạt đến thời gian đánh giá hạn chế nhất. Nếu có nhiều hơn một siêu chức năng trong một thiết kế, hành vi hết thời gian của một chức năng lớn cụ thể có thể bị che dấu bởi hành vi hết thời gian của các siêu chức năng khác.
Đối với các chức năng MegaCore, thời gian chờ không bị ràng buộc là 1 giờ; giá trị thời gian chờ được buộc là không xác định.
Thiết kế của bạn ngừng hoạt động sau khi hết thời gian đánh giá phần cứng và đầu ra local_ready ở mức thấp.
Lịch sử sửa đổi tài liệu
Bảng 15–10 liệt kê lịch sử sửa đổi của tài liệu này.
Bảng 15–10. Lịch sử sửa đổi tài liệu
| Ngày | Phiên bản | Thay đổi |
| Tháng 2012 năm XNUMX | 1.2 | Đã thay đổi số chương từ 13 thành 15. |
| Tháng 2012 năm XNUMX | 1.1 | Đã thêm biểu tượng Phản hồi. |
| Tháng 2011 năm XNUMX | 1.0 | Thông tin phát hành kết hợp, Hỗ trợ dòng thiết bị, Danh sách tính năng và Danh sách tính năng không được hỗ trợ cho DDR, DDR2 và DDR3. |
Tài liệu / Tài nguyên
 |
Bộ điều khiển SDRAM ALTERA DDR2 [tập tin pdf] Hướng dẫn Bộ điều khiển SDRAM DDR2, DDR2, Bộ điều khiển SDRAM, Bộ điều khiển |
