ALTERA DDR2 SDRAM 컨트롤러
중요 정보
ALTMEMPHY IP를 갖춘 Altera® DDR, DDR2 및 DDR3 SDRAM 컨트롤러는 업계 표준 DDR, DDR2 및 DDR3 SDRAM에 대한 단순화된 인터페이스를 제공합니다. ALTMEMPHY 메가함수는 메모리 컨트롤러와 메모리 장치 사이의 인터페이스이며, 메모리에 대한 읽기 및 쓰기 작업을 수행합니다. ALTMEMPHY IP를 갖춘 DDR, DDR2 및 DDR3 SDRAM 컨트롤러는 Altera ALTMEMPHY 메가 기능과 함께 작동합니다.
ALTMEMPHY IP 및 ALTMEMPHY 메가 기능을 갖춘 DDR 및 DDR2 SDRAM 컨트롤러는 전체 속도 또는 절반 속도 DDR 및 DDR2 SDRAM 인터페이스를 제공합니다. ALTMEMPHY IP 및 ALTMEMPHY 메가 기능을 갖춘 DDR3 SDRAM 컨트롤러는 절반 속도 모드에서 DDR3 SDRAM 인터페이스를 지원합니다. ALTMEMPHY IP를 갖춘 DDR, DDR2 및 DDR3 SDRAM 컨트롤러는 높은 효율성과 고급 기능을 제공하는 고성능 컨트롤러 II(HPC II)를 제공합니다. 그림 15-1은 ex를 포함한 시스템 수준 다이어그램을 보여줍니다.amp르 최상위 file ALTMEMPHY IP가 탑재된 DDR, DDR2 또는 DDR3 SDRAM 컨트롤러가 여러분을 위해 만들어드립니다.
그림 15–1. 시스템 수준 다이어그램
그림 15–1에 대한 참고 사항:
(1) 외부에서 DLL 인스턴스화를 선택하면 DLL(지연 잠금 루프)이 ALTMEMPHY 메가 함수 외부에서 인스턴스화됩니다.
MegaWizard™ 플러그인 관리자는 ex를 생성합니다.amp르 최상위 file, ex로 구성됨amp파일 드라이버 및 DDR, DDR2 또는 DDR3 SDRAM 고성능 컨트롤러 사용자 정의 변형. 컨트롤러는 PLL(위상 고정 루프) 및 DLL을 인스턴스화하는 ALTMEMPHY 메가 함수의 인스턴스를 인스턴스화합니다. ALTMEMPHY 메가 함수 외부에서 DLL을 인스턴스화하여 ALTMEMPHY 메가 함수의 여러 인스턴스 간에 DLL을 공유할 수도 있습니다. ALTMEMPHY 메가펑션의 여러 인스턴스 간에 PLL을 공유할 수는 없지만 이러한 여러 인스턴스 간에 PLL 클록 출력 중 일부를 공유할 수는 있습니다.
© 2012 알테라 코퍼레이션. 판권 소유. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS 및 STRATIX 단어와 로고는 Altera Corporation의 상표이며 미국 특허청 및 기타 국가에 등록되어 있습니다. 상표 또는 서비스 마크로 식별되는 기타 모든 단어 및 로고는 다음에 설명된 해당 소유자의 자산입니다. www.altera.com/common/legal.html. Altera는 Altera의 표준 보증에 따라 현재 사양에 대한 반도체 제품의 성능을 보증하지만 사전 통지 없이 언제라도 제품 및 서비스를 변경할 수 있는 권리를 보유합니다. Altera는 Altera가 명시적으로 서면으로 동의한 경우를 제외하고 여기에서 설명된 정보, 제품 또는 서비스의 적용 또는 사용으로 인해 발생하는 책임이나 책임을 지지 않습니다. Altera 고객은 게시된 정보에 의존하기 전에 그리고 제품이나 서비스를 주문하기 전에 장치 사양의 최신 버전을 얻는 것이 좋습니다.
전직amp르 최상위 file 하드웨어에서 시뮬레이션, 합성 및 사용할 수 있는 완전한 기능을 갖춘 디자인입니다. 전직amp파일 드라이버는 컨트롤러에 읽기 및 쓰기 명령을 내리고 읽기 데이터를 확인하여 합격 또는 실패를 생성하고 완료 신호를 테스트하는 자체 테스트 모듈입니다.
ALTMEMPHY 메가함수는 메모리 장치와 메모리 컨트롤러 사이에 데이터 경로를 생성합니다. 메가기능은 독립형 제품으로 사용 가능하거나 Altera 고성능 메모리 컨트롤러와 함께 사용할 수 있습니다.
ALTMEMPHY 메가기능을 독립형 제품으로 사용하는 경우 맞춤형 또는 타사 컨트롤러와 함께 사용하세요.
새로운 설계의 경우 Altera는 UniPHY가 있는 DDR2 및 DDR3 SDRAM 컨트롤러, UniPHY가 있는 QDR II 및 QDR II+ SRAM 컨트롤러 또는 UniPHY가 있는 RLDRAM II 컨트롤러와 같은 UniPHY 기반 외부 메모리 인터페이스를 사용할 것을 권장합니다.
출시 정보
표 15-1에서는 ALTMEMPHY IP가 포함된 DDR3 SDRAM 컨트롤러의 이번 릴리스에 대한 정보를 제공합니다.
테이블 15–1. 출시 정보
| 목 | 설명 |
| 버전 | 11.1 |
| 출시일 | 2011년 XNUMX월 |
| 주문 코드 | IP-SDRAM/HPDDR(DDR SDRAM HPC) IP-SDRAM/HPDDR2(DDR2 SDRAM HPC) IP-HPMCII(HPC II) |
| 제품 ID | 00BE(DDR SDRAM) 00BF(DDR2 SDRAM) 00C2(DDR3 SDRAM) 00CO(ALTMEMPHY 메가펑션) |
| 공급 업체 ID | 6AF7 |
Altera는 Quartus® II 소프트웨어의 현재 버전이 각 MegaCore 기능의 이전 버전을 컴파일하는지 확인합니다. MegaCore IP 라이브러리 릴리스 노트 및 정오표는 이 검증에 대한 예외를 보고합니다. Altera는 한 릴리스보다 오래된 MegaCore 함수 버전의 컴파일을 확인하지 않습니다. 특정 Quartus II 버전의 DDR, DDR2 또는 DDR3 SDRAM 고성능 컨트롤러 및 ALTMEMPHY 메가 기능 관련 문제에 대한 자세한 내용은 Quartus II 소프트웨어 릴리스 노트를 참조하세요.
장치 제품군 지원
표 15–2는 Altera IP 코어에 대한 장치 지원 수준을 정의합니다.
표 15–2. Altera IP 코어 장치 지원 수준
| FPGA 장치 제품군 | 하드카피 장치 제품군 |
| 예비 지원- IP 코어는 이 장치 제품군에 대한 예비 타이밍 모델로 검증되었습니다. IP 코어는 모든 기능 요구 사항을 충족하지만 여전히 장치 제품군에 대한 타이밍 분석이 진행 중일 수 있습니다. 생산 설계에서는 주의해서 사용할 수 있습니다. | 하드카피 동반자— IP 코어는 하드 카피 컴패니언 장치에 대한 예비 타이밍 모델로 검증됩니다. IP 코어는 모든 기능 요구 사항을 충족하지만 여전히 HardCopy 장치 제품군에 대한 타이밍 분석이 진행 중일 수 있습니다. 생산 설계에서는 주의해서 사용할 수 있습니다. |
| 최종 지원- IP 코어는 이 장치 제품군의 최종 타이밍 모델로 검증되었습니다. IP 코어는 장치 제품군의 모든 기능 및 타이밍 요구 사항을 충족하며 생산 설계에 사용할 수 있습니다. | 하드카피 편집—IP 코어는 HardCopy 장치 제품군의 최종 타이밍 모델로 검증되었습니다. IP 코어는 장치 제품군의 모든 기능 및 타이밍 요구 사항을 충족하며 생산 설계에 사용할 수 있습니다. |
표 15-3은 Altera 장치 제품군용 ALTMEMPHY IP를 갖춘 DDR, DDR2 및 DDR3 SDRAM 컨트롤러가 제공하는 지원 수준을 보여줍니다.
표 15–3. 장치 제품군 지원
| 장치 패밀리 | 규약 | |
| DDR 및 DDR2 | DDR3 | |
| 아리아® GX | 결정적인 | 지원 없음 |
| 아리아 II GX | 결정적인 | 결정적인 |
| 사이클론® III | 결정적인 | 지원 없음 |
| 사이클론 III LS | 결정적인 | 지원 없음 |
| 사이클론 IV E | 결정적인 | 지원 없음 |
| 사이클론 IV GX | 결정적인 | 지원 없음 |
| 하드카피 II | Altera의 What's New in Altera IP 페이지를 참조하세요. web대지. | 지원 없음 |
| Stratix® II | 결정적인 | 지원 없음 |
| Stratix II GX | 결정적인 | 지원 없음 |
| 기타 장치 제품군 | 지원 없음 | 지원 없음 |
특징
ALTMEMPHY 메가함수
표 15-4에는 ALMEMPHY 메가함수에 대한 주요 기능 지원이 요약되어 있습니다.
표 15–4. ALTMEMPHY Megafunction 기능 지원
| 특징 | DDR 및 DDR2 | DDR3 |
| 지원되는 모든 장치에서 Altera PHY 인터페이스(AFI)를 지원합니다. | ✓ | ✓ |
| 복잡한 읽기 데이터 타이밍 계산을 제거하는 자동화된 초기 교정. | ✓ | ✓ |
| 권tagDDR, DDR2 및 DDR3 SDRAM 인터페이스에 대한 최대의 안정적인 성능을 보장하는 e 및 온도(VT) 추적. | ✓ | ✓ |
| 중요한 타이밍 경로와 관계없이 Altera 컨트롤러 또는 타사 컨트롤러에 연결하는 독립형 데이터 경로입니다. | ✓ | ✓ |
| 최대 속도 인터페이스 | ✓ | — |
| 절반 속도 인터페이스 | ✓ | ✓ |
| 사용하기 쉬운 매개변수 편집기 | ✓ | ✓ |
또한 ALTMEMPHY 메가 기능은 레벨링 없이 DDR3 SDRAM 구성 요소를 지원합니다.
- ALTMEMPHY 메가 기능은 클록, 주소 및 명령 버스에 T-토폴로지를 사용하여 Arria II GX 장치에 대한 레벨링 없이 DDR3 SDRAM 구성 요소를 지원합니다.
- 다중 칩 선택을 지원합니다.
- 레벨링 fMAX가 없는 DDR3 SDRAM PHY는 단일 칩 선택의 경우 400MHz입니다.
- ×4 DDR3 SDRAM DIMM 또는 구성 요소에 대한 데이터 마스크(DM) 핀을 지원하지 않으므로 ×4 장치를 사용할 때 FPGA에서 DM 핀 구동에 대해 아니요를 선택합니다.
- ALTMEMPHY 메가 기능은 절반 속도 DDR3 SDRAM 인터페이스만 지원합니다.
고성능 컨트롤러 II
표 15-5에는 DDR, DDR2 및 DDR3 SDRAM HPC II에 대한 주요 기능 지원이 요약되어 있습니다.
표 15–5. 기능 지원(1/2부)
| 특징 | DDR 및 DDR2 | DDR3 |
| 절반 속도 컨트롤러 | ✓ | ✓ |
| AFI ALTMEMPHY 지원 | ✓ | ✓ |
| Avalon®Memory Mapped(Avalon-MM) 로컬 인터페이스 지원 | ✓ | ✓ |
표 15–5. 기능 지원(2/2부)
| 특징 | DDR 및 DDR2 | DDR3 |
| 순서대로 읽기 및 쓰기를 통해 구성 가능한 명령 미리보기 뱅크 관리 | ✓ | ✓ |
| 추가 대기 시간 | ✓ | ✓ |
| 임의의 Avalon 버스트 길이 지원 | ✓ | ✓ |
| 유연한 메모리 버스트 어댑터 내장 | ✓ | ✓ |
| 구성 가능한 로컬-메모리 주소 매핑 | ✓ | ✓ |
| 크기 및 모드 레지스터 설정과 메모리 타이밍에 대한 선택적 런타임 구성 | ✓ | ✓ |
| PASR(부분 배열 자체 새로 고침) | ✓ | ✓ |
| 업계 표준 DDR3 SDRAM 장치 지원 | ✓ | ✓ |
| 자체 새로 고침 명령에 대한 선택적 지원 | ✓ | ✓ |
| 사용자 제어 전원 차단 명령에 대한 선택적 지원 | ✓ | ✓ |
| 프로그래밍 가능한 시간 초과 기능을 갖춘 자동 전원 차단 명령에 대한 선택적 지원 | ✓ | ✓ |
| 자동 선충전 읽기 및 자동 선충전 쓰기 명령에 대한 선택적 지원 | ✓ | ✓ |
| 사용자 컨트롤러 새로 고침에 대한 선택적 지원 | ✓ | ✓ |
| SOPC Builder 흐름에서 선택적 다중 컨트롤러 클록 공유 | ✓ | ✓ |
| 통합 ECC(오류 정정 코딩) 기능 72비트 | ✓ | ✓ |
| 통합 ECC 기능, 16, 24, 40비트 | ✓ | ✓ |
| 선택적 자동 오류 수정을 통한 부분 단어 쓰기 지원 | ✓ | ✓ |
| SOPC 빌더 준비됨 | ||
| OpenCore Plus 평가 지원 | ✓ | ✓ |
| Altera 지원 VHDL 및 Verilog HDL 시뮬레이터에 사용하기 위한 IP 기능 시뮬레이션 모델 | ✓ | ✓ |
표 15–5에 대한 참고 사항:
- HPC II는 tCK(클록 주기 단위)에서 tRCD-1보다 크거나 같은 추가 대기 시간 값을 지원합니다.
- 이 기능은 레벨링 기능이 있는 DDR3 SDRAM에서는 지원되지 않습니다.
지원되지 않는 기능
표 15-6에는 Altera의 ALTMEMPHY 기반 외부 메모리 인터페이스에 대해 지원되지 않는 기능이 요약되어 있습니다.
표 15–6. 지원되지 않는 기능
| 메모리 프로토콜 | 지원되지 않는 기능 |
| DDR 및 DDR2 SDRAM | 타이밍 시뮬레이션 |
| 버스트 길이 2 | |
| DM 핀이 비활성화된 경우 ECC 및 비ECC 모드에서 부분 버스트 및 정렬되지 않은 버스트 | |
| DDR3 SD램 | 타이밍 시뮬레이션 |
| DM 핀이 비활성화된 경우 ECC 및 비ECC 모드에서 부분 버스트 및 정렬되지 않은 버스트 | |
| Stratix III 및 Stratix IV | |
| DIMM 지원 | |
| 최대 속도 인터페이스 |
메가코어 검증
Altera는 ALTMEMPHY IP를 갖춘 DDR, DDR2 및 DDR3 SDRAM 컨트롤러의 기능을 보장하기 위해 산업 표준 Denali 모델을 사용하여 기능 테스트 범위로 광범위한 무작위 직접 테스트를 수행합니다.
자원 활용
이 섹션에서는 지원되는 장치 제품군에 대해 ALTMEMPHY가 있는 외부 메모리 컨트롤러에 대한 일반적인 리소스 활용 정보를 제공합니다. 이 정보는 지침으로만 제공됩니다. 정확한 리소스 활용 데이터를 얻으려면 IP 코어를 생성하고 Quartus II 소프트웨어에서 생성된 보고서를 참조해야 합니다.
표 15-7은 ALTMEMPHY 메가기능 및 Arria II GX 장치용 DDR3 고성능 컨트롤러 II에 대한 리소스 활용 데이터를 보여줍니다.
표 15–7. Arria II GX 장치의 리소스 활용(1/2)
| 규약 | 메모리 너비(비트) | 복합 알루트 | 논리 레지스터 | 멤 ALUT | M9K 블록 | M144K 블록 | 메모리 드라이브 y(비트) |
| 제어 장치 | |||||||
| DDR3
(반액) |
8 | 1,883 | 1,505 | 10 | 2 | 0 | 4,352 |
| 16 | 1,893 | 1,505 | 10 | 4 | 0 | 8,704 | |
| 64 | 1,946 | 1,521 | 18 | 15 | 0 | 34,560 | |
| 72 | 1,950 | 1,505 | 10 | 17 | 0 | 39,168 | |
표 15–7. Arria II GX 장치의 리소스 활용(2/2)
| 규약 | 메모리 너비(비트) | 복합 알루트 | 논리 레지스터 | 멤 ALUT | M9K 블록 | M144K 블록 | 메모리 드라이브 y(비트) |
| 컨트롤러+PHY | |||||||
| DDR3
(반액) |
8 | 3,389 | 2,760 | 12 | 4 | 0 | 4,672 |
| 16 | 3,457 | 2,856 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,793 | 3,696 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,878 | 3,818 | 12 | 26 | 0 | 41,536 | |
표 15-8은 Arria II GX 장치의 절반 속도 및 전체 속도 구성에 대한 DDR2 고성능 컨트롤러 및 컨트롤러와 PHY에 대한 리소스 활용 데이터를 보여줍니다.
표 15–8. Arria II GX 장치의 DDR2 리소스 활용
| 규약 | 메모리 너비(비트) | 복합 알루트 | 논리 레지스터 | 멤 ALUT | M9K 블록 | M144K 블록 | 메모리 (비트) |
| 제어 장치 | |||||||
| DDR2
(반액) |
8 | 1,971 | 1,547 | 10 | 2 | 0 | 4,352 |
| 16 | 1,973 | 1,547 | 10 | 4 | 0 | 8,704 | |
| 64 | 2,028 | 1,563 | 18 | 15 | 0 | 34,560 | |
| 72 | 2,044 | 1,547 | 10 | 17 | 0 | 39,168 | |
| DDR2
(전체 요금) |
8 | 2,007 | 1,565 | 10 | 2 | 0 | 2,176 |
| 16 | 2,013 | 1,565 | 10 | 2 | 0 | 4,352 | |
| 64 | 2,022 | 1,565 | 10 | 8 | 0 | 17,408 | |
| 72 | 2,025 | 1,565 | 10 | 9 | 0 | 19,584 | |
| 컨트롤러+PHY | |||||||
| DDR2
(반액) |
8 | 3,481 | 2,722 | 12 | 4 | 0 | 4,672 |
| 16 | 3,545 | 2,862 | 12 | 7 | 0 | 9,280 | |
| 64 | 3,891 | 3,704 | 20 | 24 | 0 | 36,672 | |
| 72 | 3,984 | 3,827 | 12 | 26 | 0 | 41,536 | |
| DDR2
(전체 요금) |
8 | 3,337 | 2,568 | 29 | 2 | 0 | 2,176 |
| 16 | 3,356 | 2,558 | 11 | 4 | 0 | 4,928 | |
| 64 | 3,423 | 2,836 | 31 | 12 | 0 | 19,200 | |
| 72 | 3,445 | 2,827 | 11 | 14 | 0 | 21,952 | |
표 15-9는 Cyclone III 장치의 절반 속도 및 전체 속도 구성에 대한 DDR2 고성능 컨트롤러 및 컨트롤러와 PHY에 대한 리소스 활용 데이터를 보여줍니다.
표 15–9. Cyclone III 장치의 DDR2 리소스 활용도
| 규약 | 메모리 너비(비트) | 논리 레지스터 | 논리 셀 | M9K 블록 | 메모리 (비트) |
| 제어 장치 | |||||
| DDR2
(반액) |
8 | 1,513 | 3,015 | 4 | 4,464 |
| 16 | 1,513 | 3,034 | 6 | 8,816 | |
| 64 | 1,513 | 3,082 | 18 | 34,928 | |
| 72 | 1,513 | 3,076 | 19 | 39,280 | |
| DDR2
(전체 요금) |
8 | 1,531 | 3,059 | 4 | 2,288 |
| 16 | 1,531 | 3,108 | 4 | 4,464 | |
| 64 | 1,531 | 3,134 | 10 | 17,520 | |
| 72 | 1,531 | 3,119 | 11 | 19,696 | |
| 컨트롤러+PHY | |||||
| DDR2
(반액) |
8 | 2,737 | 5,131 | 6 | 4,784 |
| 16 | 2,915 | 5,351 | 9 | 9,392 | |
| 64 | 3,969 | 6,564 | 27 | 37,040 | |
| 72 | 4,143 | 6,786 | 28 | 41,648 | |
| DDR2
(전체 요금) |
8 | 2,418 | 4,763 | 6 | 2,576 |
| 16 | 2,499 | 4,919 | 6 | 5,008 | |
| 64 | 2,957 | 5,505 | 15 | 19,600 | |
| 72 | 3,034 | 5,608 | 16 | 22,032 | |
시스템 요구 사항
ALTMEMPHY IP를 갖춘 DDR3 SDRAM 컨트롤러는 MegaCore IP 라이브러리의 일부로 Quartus II 소프트웨어와 함께 배포되며 Altera에서 다운로드할 수 있습니다. web대지, www.altera.com.
시스템 요구 사항 및 설치 지침은 Altera 소프트웨어 설치 및 라이센스를 참조하세요.
설치 및 라이센스
그림 15–2는 ALTMEMPHY IP를 사용하여 DDR3 SDRAM 컨트롤러를 설치한 후의 디렉토리 구조를 보여줍니다. 설치 디렉터리입니다. Windows의 기본 설치 디렉터리는 c:\altera\입니다. ; Linux에서는 /opt/altera입니다. .
그림 15–2. 디렉토리 구조
기능과 성능에 완전히 만족하고 설계를 생산에 적용하려는 경우에만 MegaCore 기능에 대한 라이센스가 필요합니다.
DDR3 SDRAM HPC를 사용하려면 라이센스를 요청할 수 있습니다 file 알테라에서 web 사이트에서 www.altera.com/licensing 컴퓨터에 설치하세요. 라이센스를 요청하면 file, Altera는 귀하에게 라이센스.dat를 이메일로 보냅니다. file. 인터넷에 접속할 수 없는 경우 현지 담당자에게 문의하세요.
DDR3 SDRAM HPC II를 사용하려면 현지 영업 담당자에게 문의하여 라이센스를 주문하세요.
무료 평가
Altera의 OpenCore Plus 평가 기능은 DDR3 SDRAM HPC에만 적용 가능합니다. OpenCore Plus 평가 기능을 사용하면 다음 작업을 수행할 수 있습니다.
- 메가 기능(Altera MegaCore 기능 또는 AMPPSM 메가 기능)을 시스템 내에서 사용하세요.
- 설계의 기능을 검증하고 크기와 속도를 쉽고 빠르게 평가해 보세요.
- 시간 제한 장치 프로그래밍 생성 fileMegaCore 기능을 포함하는 설계용입니다.
- 장치를 프로그래밍하고 하드웨어에서 설계를 검증하세요.
기능과 성능에 완전히 만족하고 설계를 생산에 적용하려는 경우에만 메가펑션에 대한 라이센스를 구매해야 합니다.
OpenCore Plus 시간 초과 동작
OpenCore Plus 하드웨어 평가는 다음 두 가지 작동 모드를 지원할 수 있습니다.
- 무제한 - 제한된 시간 동안 디자인이 실행됩니다.
- 테더링 - 보드와 호스트 컴퓨터를 연결해야 합니다. 설계의 모든 메가 기능에서 테더링 모드를 지원하는 경우 장치는 더 오랜 시간 동안 또는 무기한으로 작동할 수 있습니다.
가장 제한적인 평가 시간에 도달하면 장치의 모든 메가 기능이 동시에 시간 초과됩니다. 설계에 두 개 이상의 메가 기능이 있는 경우 특정 메가 기능의 시간 초과 동작이 다른 메가 기능의 시간 초과 동작으로 가려질 수 있습니다.
MegaCore 기능의 경우 무제한 제한 시간은 1시간입니다. 테더링된 시간 초과 값은 무기한입니다.
하드웨어 평가 시간이 만료되고 local_ready 출력이 낮아지면 설계 작동이 중지됩니다.
문서 개정 내역
표 15–10에는 이 문서의 개정 내역이 나열되어 있습니다.
표 15–10. 문서 개정 내역
| 날짜 | 버전 | 변화 |
| 2012년 XNUMX월 | 1.2 | 챕터 번호가 13에서 15로 변경되었습니다. |
| 2012년 XNUMX월 | 1.1 | 피드백 아이콘을 추가했습니다. |
| 2011년 XNUMX월 | 1.0 | DDR, DDR2 및 DDR3에 대한 통합 릴리스 정보, 장치 제품군 지원, 기능 목록 및 지원되지 않는 기능 목록입니다. |
문서 / 리소스
 |
ALTERA DDR2 SDRAM 컨트롤러 [PDF 파일] 지침 DDR2 SDRAM 컨트롤러, DDR2, SDRAM 컨트롤러, 컨트롤러 |
