ALTERA DDR2 SDRAM नियंत्रक निर्देश

ALTERA DDR2 SDRAM नियंत्रक

अंतर्वस्तु छिपाना

1 महत्वपूर्ण सूचना

2 रिलीज सूचना

3 डिवाइस परिवार का समर्थन

9 स्थापना और लाइसेंसिंग

10 दस्तावेज़ संशोधन इतिहास

11 दस्तावेज़ / संसाधन

11.1 संदर्भ

12 संबंधित पोस्ट

महत्वपूर्ण सूचना

Altera® DDR, DDR2, और DDR3 SDRAM नियंत्रक ALTMEMPHY IP के साथ उद्योग-मानक DDR, DDR2 और DDR3 SDRAM को सरलीकृत इंटरफ़ेस प्रदान करते हैं। ALTMEMPHY मेगाफ़ंक्शन मेमोरी कंट्रोलर और मेमोरी डिवाइस के बीच एक इंटरफ़ेस है, और मेमोरी में पढ़ने और लिखने का संचालन करता है। ALTMEMPHY IP के साथ DDR, DDR2, और DDR3 SDRAM नियंत्रक Altera ALTMEMPHY मेगाफंक्शन के साथ मिलकर काम करते हैं।
ALTMEMPHY IP और ALTMEMPHY मेगाफंक्शन के साथ DDR और DDR2 SDRAM कंट्रोलर फुल-रेट या हाफ-रेट DDR और DDR2 SDRAM इंटरफेस पेश करते हैं। ALTMEMPHY IP और ALTMEMPHY मेगाफंक्शन के साथ DDR3 SDRAM कंट्रोलर हाफ-रेट मोड में DDR3 SDRAM इंटरफेस को सपोर्ट करते हैं। ALTMEMPHY IP के साथ DDR, DDR2 और DDR3 SDRAM नियंत्रक उच्च-प्रदर्शन नियंत्रक II (HPC II) प्रदान करते हैं, जो उच्च दक्षता और उन्नत सुविधाएँ प्रदान करता है। चित्र 15-1 पूर्व सहित एक सिस्टम-स्तरीय आरेख दिखाता हैampले शीर्ष स्तर file ALTMEMPHY IP वाला DDR, DDR2, या DDR3 SDRAM नियंत्रक आपके लिए बनाता है।

चित्र 15-1. सिस्टम-स्तरीय आरेख

चित्र 15-1 पर ध्यान दें:
(1) जब आप इंस्टेंटिएट डीएलएल एक्सटर्नलली चुनते हैं, तो डिले-लॉक लूप (डीएलएल) को ALTMEMPHY मेगाफंक्शन के बाहर इंस्टेंटिएट किया जाता है।

मेगाविज़ार्ड™ प्लग-इन प्रबंधक एक पूर्व उत्पन्न करता हैampले शीर्ष स्तर file, एक पूर्व से मिलकरampड्राइवर, और आपका DDR, DDR2, या DDR3 SDRAM उच्च-प्रदर्शन नियंत्रक कस्टम संस्करण। नियंत्रक ALTMEMPHY मेगाफ़ंक्शन के एक उदाहरण को इंस्टेंट करता है जो बदले में एक चरण-लॉक लूप (पीएलएल) और डीएलएल को इंस्टेंट करता है। आप ALTMEMPHY मेगाफ़ंक्शन के कई उदाहरणों के बीच DLL को साझा करने के लिए ALTMEMPHY मेगाफ़ंक्शन के बाहर भी DLL को इंस्टेंट कर सकते हैं। आप ALTMEMPHY मेगाफ़ंक्शन के कई उदाहरणों के बीच PLL साझा नहीं कर सकते हैं, लेकिन आप इन कई उदाहरणों के बीच कुछ PLL घड़ी आउटपुट साझा कर सकते हैं।

© 2012 अल्टेरा कॉर्पोरेशन। सर्वाधिकार सुरक्षित। ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS और STRATIX शब्द और लोगो Altera Corporation के ट्रेडमार्क हैं और अमेरिकी पेटेंट और ट्रेडमार्क कार्यालय और अन्य देशों में पंजीकृत हैं। ट्रेडमार्क या सेवा चिह्न के रूप में पहचाने जाने वाले अन्य सभी शब्द और लोगो उनके संबंधित धारकों की संपत्ति हैं जैसा कि वर्णित है www.altera.com/common/legal.html. Altera की मानक वारंटी के अनुसार Altera अपने अर्धचालक उत्पादों के प्रदर्शन को वर्तमान विनिर्देशों के अनुसार वारंट करती है, लेकिन किसी भी समय किसी भी उत्पाद और सेवाओं में बिना सूचना के परिवर्तन करने का अधिकार सुरक्षित रखती है। Altera द्वारा लिखित रूप में स्पष्ट रूप से सहमत होने के अलावा यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या उत्तरदायित्व नहीं लेता है। Altera के ग्राहकों को सलाह दी जाती है कि वे किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें।

भूतपूर्वampले शीर्ष स्तर file एक पूरी तरह कार्यात्मक डिज़ाइन है जिसे आप हार्डवेयर में अनुकरण, संश्लेषित और उपयोग कर सकते हैं। भूतपूर्वampले ड्राइवर एक स्व-परीक्षण मॉड्यूल है जो नियंत्रक को पढ़ने और लिखने के आदेश जारी करता है और पास या फेल उत्पन्न करने के लिए पढ़े गए डेटा की जांच करता है, और पूर्ण संकेतों का परीक्षण करता है।
ALTMEMPHY मेगाफ़ंक्शन मेमोरी डिवाइस और मेमोरी कंट्रोलर के बीच डेटापथ बनाता है। मेगाफ़ंक्शन एक स्टैंड-अलोन उत्पाद के रूप में उपलब्ध है या इसे अल्टेरा उच्च-प्रदर्शन मेमोरी नियंत्रक के साथ संयोजन में उपयोग किया जा सकता है।
ALTMEMPHY मेगाफ़ंक्शन को स्टैंड-अलोन उत्पाद के रूप में उपयोग करते समय, कस्टम या तृतीय-पक्ष नियंत्रकों के साथ उपयोग करें।

नए डिज़ाइनों के लिए, Altera UniPHY-आधारित बाहरी मेमोरी इंटरफ़ेस का उपयोग करने की अनुशंसा करता है, जैसे UniPHY के साथ DDR2 और DDR3 SDRAM नियंत्रक, UniPHY के साथ QDR II और QDR II+ SRAM नियंत्रक, या UniPHY के साथ RLDRAM II नियंत्रक।

रिलीज सूचना

तालिका 15-1 ALTMEMPHY IP के साथ DDR3 SDRAM नियंत्रक के इस रिलीज़ के बारे में जानकारी प्रदान करती है।

मेज़ 15-1. जानकारी जारी की

वस्तु	विवरण
संस्करण	11.1
रिलीज़ की तारीख	नवंबर 2011
ऑर्डरिंग कोड	आईपी-एसडीआरएएम/एचपीडीडीआर (डीडीआर एसडीआरएएम एचपीसी) आईपी-एसडीआरएएम/एचपीडीडीआर2 (डीडीआर2 एसडीआरएएम एचपीसी) आईपी-एचपीएमसीआई (एचपीसी II)
उत्पाद आईडी	00बीई (डीडीआर एसडीआरएएम) 00BF (DDR2 SDRAM) 00C2 (DDR3 SDRAM) 00CO (ऑल्टमेम्फी मेगाफंक्शन)
विक्रेता आईडी	6AF7

एल्टेरा सत्यापित करता है कि क्वार्टस® II सॉफ़्टवेयर का वर्तमान संस्करण प्रत्येक मेगाकोर फ़ंक्शन के पिछले संस्करण को संकलित करता है। मेगाकोर आईपी लाइब्रेरी रिलीज़ नोट्स और इरेटा इस सत्यापन के किसी भी अपवाद की रिपोर्ट करते हैं। एल्टेरा एक रिलीज से पुराने मेगाकोर फ़ंक्शन संस्करणों के साथ संकलन को सत्यापित नहीं करता है। किसी विशेष क्वार्टस II संस्करण में DDR, DDR2, या DDR3 SDRAM उच्च-प्रदर्शन नियंत्रक और ALTMEMPHY मेगाफ़ंक्शन पर समस्याओं के बारे में जानकारी के लिए, क्वार्टस II सॉफ़्टवेयर रिलीज़ नोट्स देखें।

डिवाइस परिवार का समर्थन

तालिका 15-2 अल्टेरा आईपी कोर के लिए डिवाइस समर्थन स्तर को परिभाषित करती है।

तालिका 15-2. अल्टेरा आईपी कोर डिवाइस समर्थन स्तर

एफपीजीए डिवाइस परिवार	हार्डकॉपी डिवाइस परिवार
प्रारंभिक समर्थन-आईपी कोर को इस डिवाइस परिवार के लिए प्रारंभिक समय मॉडल के साथ सत्यापित किया गया है। आईपी कोर सभी कार्यात्मक आवश्यकताओं को पूरा करता है, लेकिन डिवाइस परिवार के लिए अभी भी समय विश्लेषण चल रहा है। इसका उपयोग सावधानी के साथ उत्पादन डिजाइनों में किया जा सकता है।	हार्डकॉपी साथी-आईपी कोर को हार्ड कॉपी साथी डिवाइस के लिए प्रारंभिक समय मॉडल के साथ सत्यापित किया गया है। आईपी कोर सभी कार्यात्मक आवश्यकताओं को पूरा करता है, लेकिन हार्डकॉपी डिवाइस परिवार के लिए अभी भी समय विश्लेषण चल रहा है। इसका उपयोग सावधानी के साथ उत्पादन डिजाइनों में किया जा सकता है।
अंतिम समर्थन-आईपी कोर को इस डिवाइस परिवार के लिए अंतिम समय मॉडल के साथ सत्यापित किया गया है। आईपी कोर डिवाइस परिवार के लिए सभी कार्यात्मक और समय संबंधी आवश्यकताओं को पूरा करता है और इसका उपयोग उत्पादन डिजाइन में किया जा सकता है।	हार्डकॉपी संकलन-आईपी कोर को हार्डकॉपी डिवाइस परिवार के लिए अंतिम समय मॉडल के साथ सत्यापित किया गया है। आईपी कोर डिवाइस परिवार के लिए सभी कार्यात्मक और समय संबंधी आवश्यकताओं को पूरा करता है और इसका उपयोग उत्पादन डिजाइन में किया जा सकता है।

तालिका 15-3 अल्टेरा डिवाइस परिवारों के लिए ALTMEMPHY IP के साथ DDR, DDR2, और DDR3 SDRAM नियंत्रकों द्वारा दिए गए समर्थन के स्तर को दिखाती है।

तालिका 15-3. डिवाइस परिवार सहायता

डिवाइस परिवार	शिष्टाचार
डिवाइस परिवार	डीडीआर और डीडीआर2	डीडीआर3
अररिया® जीएक्स	अंतिम	कोई सहायता नहीं
एरिया II जीएक्स	अंतिम	अंतिम
चक्रवात® III	अंतिम	कोई सहायता नहीं
चक्रवात III एलएस	अंतिम	कोई सहायता नहीं
चक्रवात IV ई	अंतिम	कोई सहायता नहीं
चक्रवात IV GX	अंतिम	कोई सहायता नहीं
हार्डकॉपी II	अल्टेरा के आईपी पेज में व्हाट्स न्यू इन अल्टेरा का संदर्भ लें webसाइट।	कोई सहायता नहीं
स्ट्रैटिक्स® II	अंतिम	कोई सहायता नहीं
स्ट्रैटिक्स II जीएक्स	अंतिम	कोई सहायता नहीं
अन्य डिवाइस परिवार	कोई सहायता नहीं	कोई सहायता नहीं

विशेषताएँ

अल्टमेम्फी मेगाफ़ंक्शन

तालिका 15-4 ALTMEMPHY मेगाफ़ंक्शन के लिए प्रमुख सुविधा समर्थन का सारांश प्रस्तुत करती है।

तालिका 15-4. ALTMEMPHY मेगाफ़ंक्शन फ़ीचर सपोर्ट

विशेषता	डीडीआर और डीडीआर2	डीडीआर3
सभी समर्थित उपकरणों पर Altera PHY इंटरफ़ेस (AFI) के लिए समर्थन।	✓	✓
स्वचालित प्रारंभिक अंशांकन जटिल रीड डेटा टाइमिंग गणनाओं को समाप्त करता है।	✓	✓
वॉल्यूमtagई और तापमान (वीटी) ट्रैकिंग जो डीडीआर, डीडीआर2 और डीडीआर3 एसडीआरएएम इंटरफेस के लिए अधिकतम स्थिर प्रदर्शन की गारंटी देती है।	✓	✓
स्व-निहित डेटापथ जो महत्वपूर्ण समय पथों से स्वतंत्र अल्टेरा नियंत्रक या तृतीय-पक्ष नियंत्रक से कनेक्शन बनाता है।	✓	✓
फुल-रेट इंटरफ़ेस	✓	—
आधी दर वाला इंटरफ़ेस	✓	✓
उपयोग में आसान पैरामीटर संपादक	✓	✓

इसके अलावा, ALTMEMPHY मेगाफंक्शन बिना लेवलिंग के DDR3 SDRAM घटकों का समर्थन करता है:

ALTMEMPHY मेगाफंक्शन घड़ी, पते और कमांड बस के लिए टी-टोपोलॉजी का उपयोग करके Arria II GX उपकरणों के लिए बिना लेवलिंग के DDR3 SDRAM घटकों का समर्थन करता है:
- एकाधिक चिप चयन का समर्थन करता है।
एकल चिप चयन के लिए fMAX को समतल किए बिना DDR3 SDRAM PHY 400 मेगाहर्ट्ज है।

×4 डीडीआर3 एसडीआरएएम डीआईएमएम या घटकों के लिए डेटा-मास्क (डीएम) पिन के लिए कोई समर्थन नहीं है, इसलिए ×4 उपकरणों का उपयोग करते समय एफपीजीए से ड्राइव डीएम पिन के लिए नहीं का चयन करें।
ALTMEMPHY मेगाफंक्शन केवल आधी दर वाले DDR3 SDRAM इंटरफेस का समर्थन करता है।

उच्च-प्रदर्शन नियंत्रक II

तालिका 15-5 डीडीआर, डीडीआर2, और डीडीआर3 एसडीआरएएम एचपीसी II के लिए प्रमुख फीचर समर्थन का सारांश प्रस्तुत करती है।

तालिका 15-5. फ़ीचर समर्थन (1 का भाग 2)

विशेषता	डीडीआर और डीडीआर2	डीडीआर3
अर्ध-दर नियंत्रक	✓	✓
AFI ALTMEMPHY के लिए समर्थन	✓	✓
एवलॉन®मेमोरी मैप्ड (एवलॉन-एमएम) स्थानीय इंटरफ़ेस के लिए समर्थन	✓	✓

तालिका 15-5. फ़ीचर समर्थन (2 का भाग 2)

विशेषता	डीडीआर और डीडीआर2	डीडीआर3
इन-ऑर्डर पढ़ने और लिखने के साथ कॉन्फ़िगर करने योग्य कमांड लुक-फॉरवर्ड बैंक प्रबंधन	✓	✓
योगात्मक विलंबता	✓	✓
मनमानी एवलॉन बर्स्ट लंबाई के लिए समर्थन	✓	✓
अंतर्निहित लचीला मेमोरी बर्स्ट एडाप्टर	✓	✓
कॉन्फ़िगर करने योग्य लोकल-टू-मेमोरी एड्रेस मैपिंग	✓	✓
आकार और मोड रजिस्टर सेटिंग्स और मेमोरी टाइमिंग का वैकल्पिक रन-टाइम कॉन्फ़िगरेशन	✓	✓
आंशिक सरणी स्व-ताज़ा (पीएएसआर)	✓	✓
उद्योग-मानक DDR3 SDRAM उपकरणों के लिए समर्थन	✓	✓
सेल्फ-रिफ्रेश कमांड के लिए वैकल्पिक समर्थन	✓	✓
उपयोगकर्ता-नियंत्रित पावर-डाउन कमांड के लिए वैकल्पिक समर्थन	✓	✓
प्रोग्रामेबल टाइम-आउट के साथ स्वचालित पावर-डाउन कमांड के लिए वैकल्पिक समर्थन	✓	✓
ऑटो-प्रीचार्ज रीड और ऑटो-प्रीचार्ज राइट कमांड के लिए वैकल्पिक समर्थन	✓	✓
उपयोगकर्ता-नियंत्रक ताज़ा करने के लिए वैकल्पिक समर्थन	✓	✓
एसओपीसी बिल्डर फ्लो में वैकल्पिक मल्टीपल कंट्रोलर क्लॉक शेयरिंग	✓	✓
एकीकृत त्रुटि सुधार कोडिंग (ईसीसी) फ़ंक्शन 72-बिट	✓	✓
एकीकृत ईसीसी फ़ंक्शन, 16, 24 और 40-बिट	✓	✓
वैकल्पिक स्वचालित त्रुटि सुधार के साथ आंशिक-शब्द लेखन के लिए समर्थन	✓	✓
एसओपीसी बिल्डर तैयार
ओपनकोर प्लस मूल्यांकन के लिए समर्थन	✓	✓
अल्टेरा-समर्थित वीएचडीएल और वेरिलॉग एचडीएल सिम्युलेटर में उपयोग के लिए आईपी कार्यात्मक सिमुलेशन मॉडल	✓	✓

तालिका 15-5 पर नोट्स:

HPC II क्लॉक साइकल यूनिट (tCK) में tRCD-1 से अधिक या उसके बराबर योगात्मक विलंबता मानों का समर्थन करता है।

यह सुविधा लेवलिंग के साथ DDR3 SDRAM के साथ समर्थित नहीं है।

असमर्थित विशेषताएं

तालिका 15-6 अल्टेरा के ALTMEMPHY-आधारित बाहरी मेमोरी इंटरफेस के लिए असमर्थित सुविधाओं का सारांश प्रस्तुत करती है।

तालिका 15-6. असमर्थित सुविधाएँ

मेमोरी प्रोटोकॉल	बेजोड़ विशेषता
डीडीआर और डीडीआर2 एसडीआरएएम	समय अनुकरण
	बर्स्ट की लंबाई 2
	डीएम पिन अक्षम होने पर ईसीसी और गैर-ईसीसी मोड में आंशिक रूप से फटना और असंरेखित फटना
डीडीआर3 एसडीरैम	समय अनुकरण
	डीएम पिन अक्षम होने पर ईसीसी और गैर-ईसीसी मोड में आंशिक रूप से फटना और असंरेखित फटना
	स्ट्रैटिक्स III और स्ट्रैटिक्स IV
	डीआईएमएम समर्थन
	पूर्ण-दर इंटरफ़ेस

मेगाकोर सत्यापन

Altera ALTMEMPHY IP के साथ DDR, DDR2 और DDR3 SDRAM नियंत्रकों की कार्यक्षमता सुनिश्चित करने के लिए उद्योग-मानक डेनाली मॉडल का उपयोग करके कार्यात्मक परीक्षण कवरेज के साथ व्यापक यादृच्छिक, निर्देशित परीक्षण करता है।

संसाधन उपयोग

यह अनुभाग समर्थित डिवाइस परिवारों के लिए ALTMEMPHY के साथ बाहरी मेमोरी नियंत्रकों के लिए विशिष्ट संसाधन उपयोग की जानकारी प्रदान करता है। यह जानकारी केवल दिशानिर्देश के रूप में प्रदान की गई है; सटीक संसाधन उपयोग डेटा के लिए, आपको अपना आईपी कोर तैयार करना चाहिए और क्वार्टस II सॉफ़्टवेयर द्वारा उत्पन्न रिपोर्ट का संदर्भ लेना चाहिए।
तालिका 15-7 ALTMEMPHY मेगाफ़ंक्शन के लिए संसाधन उपयोग डेटा और Arria II GX उपकरणों के लिए DDR3 उच्च-प्रदर्शन नियंत्रक II दिखाती है।

तालिका 15-7. अररिया II जीएक्स उपकरणों में संसाधन उपयोग (1 का भाग 2)

शिष्टाचार	याद चौड़ाई (बिट्स)	संयोजन ALUTS	तर्क रजिस्टर	मेम ALUTs	एम9के ब्लाकों	एम144के ब्लाकों	Memor y (बिट्स)
नियंत्रक
डीडीआर3 (आधी दर)	8	1,883	1,505	10	2	0	4,352
	16	1,893	1,505	10	4	0	8,704
	64	1,946	1,521	18	15	0	34,560
	72	1,950	1,505	10	17	0	39,168

तालिका 15-7. अररिया II जीएक्स उपकरणों में संसाधन उपयोग (2 का भाग 2)

शिष्टाचार	याद चौड़ाई (बिट्स)	संयोजन ALUTS	तर्क रजिस्टर	मेम ALUTs	एम9के ब्लाकों	एम144के ब्लाकों	Memor y (बिट्स)
नियंत्रक+PHY
डीडीआर3 (आधी दर)	8	3,389	2,760	12	4	0	4,672
	16	3,457	2,856	12	7	0	9,280
	64	3,793	3,696	20	24	0	36,672
	72	3,878	3,818	12	26	0	41,536

तालिका 15-8 Arria II GX उपकरणों के लिए आधे-दर और पूर्ण-दर कॉन्फ़िगरेशन के लिए DDR2 उच्च-प्रदर्शन नियंत्रक और नियंत्रक प्लस PHY के लिए संसाधन उपयोग डेटा दिखाती है।

तालिका 15-8. Arria II GX उपकरणों में DDR2 संसाधन उपयोग

शिष्टाचार	याद चौड़ाई (बिट्स)	संयोजन ALUTS	तर्क रजिस्टर	मेम ALUTs	एम9के ब्लाकों	एम144के ब्लाकों	याद (बिट्स)
नियंत्रक
डीडीआर2 (आधी दर)	8	1,971	1,547	10	2	0	4,352
	16	1,973	1,547	10	4	0	8,704
	64	2,028	1,563	18	15	0	34,560
	72	2,044	1,547	10	17	0	39,168
डीडीआर2 (पूर्ण दर)	8	2,007	1,565	10	2	0	2,176
	16	2,013	1,565	10	2	0	4,352
	64	2,022	1,565	10	8	0	17,408
	72	2,025	1,565	10	9	0	19,584
नियंत्रक+PHY
डीडीआर2 (आधी दर)	8	3,481	2,722	12	4	0	4,672
	16	3,545	2,862	12	7	0	9,280
	64	3,891	3,704	20	24	0	36,672
	72	3,984	3,827	12	26	0	41,536
डीडीआर2 (पूर्ण दर)	8	3,337	2,568	29	2	0	2,176
	16	3,356	2,558	11	4	0	4,928
	64	3,423	2,836	31	12	0	19,200
	72	3,445	2,827	11	14	0	21,952

तालिका 15-9 चक्रवात III उपकरणों के लिए आधे-दर और पूर्ण-दर कॉन्फ़िगरेशन के लिए DDR2 उच्च-प्रदर्शन नियंत्रक और नियंत्रक प्लस PHY के लिए संसाधन उपयोग डेटा दिखाती है।

तालिका 15-9. चक्रवात III उपकरणों में DDR2 संसाधन उपयोग

शिष्टाचार	याद चौड़ाई (बिट्स)	तर्क रजिस्टर	तर्क कोशिकाएँ	M9K ब्लॉक	याद (बिट्स)
नियंत्रक
डीडीआर2 (आधी दर)	8	1,513	3,015	4	4,464
	16	1,513	3,034	6	8,816
	64	1,513	3,082	18	34,928
	72	1,513	3,076	19	39,280
डीडीआर2 (पूर्ण दर)	8	1,531	3,059	4	2,288
	16	1,531	3,108	4	4,464
	64	1,531	3,134	10	17,520
	72	1,531	3,119	11	19,696
नियंत्रक+PHY
डीडीआर2 (आधी दर)	8	2,737	5,131	6	4,784
	16	2,915	5,351	9	9,392
	64	3,969	6,564	27	37,040
	72	4,143	6,786	28	41,648
डीडीआर2 (पूर्ण दर)	8	2,418	4,763	6	2,576
	16	2,499	4,919	6	5,008
	64	2,957	5,505	15	19,600
	72	3,034	5,608	16	22,032

सिस्टम आवश्यकताएं

ALTMEMPHY IP के साथ DDR3 SDRAM नियंत्रक मेगाकोर IP लाइब्रेरी का एक हिस्सा है, जिसे क्वार्टस II सॉफ़्टवेयर के साथ वितरित किया जाता है और Altera से डाउनलोड किया जा सकता है। webसाइट, www.altera.com.

सिस्टम आवश्यकताओं और इंस्टॉलेशन निर्देशों के लिए, Altera सॉफ़्टवेयर इंस्टॉलेशन और लाइसेंसिंग देखें।

स्थापना और लाइसेंसिंग

चित्र 15-2 आपके द्वारा ALTMEMPHY IP के साथ DDR3 SDRAM नियंत्रक स्थापित करने के बाद निर्देशिका संरचना दिखाता है, जहाँ स्थापना निर्देशिका है. विंडोज़ पर डिफ़ॉल्ट इंस्टॉलेशन निर्देशिका c:\altera\ है ; लिनक्स पर यह /opt/altera है .

चित्र 15-2. निर्देशिका संरचना

आपको मेगाकोर फ़ंक्शन के लिए लाइसेंस की आवश्यकता केवल तभी होती है जब आप इसकी कार्यक्षमता और प्रदर्शन से पूरी तरह संतुष्ट होते हैं, और अपने डिज़ाइन को उत्पादन में ले जाना चाहते हैं।
DDR3 SDRAM HPC का उपयोग करने के लिए, आप लाइसेंस का अनुरोध कर सकते हैं file अल्टेरा से web साइट पर www.altera.com/licensing और इसे अपने कंप्यूटर पर इंस्टॉल करें। जब आप लाइसेंस के लिए अनुरोध करते हैं file, अल्टेरा आपको एक लाइसेंस.डेट ईमेल करता है file. यदि आपके पास इंटरनेट की सुविधा नहीं है, तो अपने स्थानीय प्रतिनिधि से संपर्क करें।
DDR3 SDRAM HPC II का उपयोग करने के लिए, लाइसेंस ऑर्डर करने के लिए अपने स्थानीय बिक्री प्रतिनिधि से संपर्क करें।

निःशुल्क मूल्यांकन

Altera की OpenCore Plus मूल्यांकन सुविधा केवल DDR3 SDRAM HPC पर लागू है। ओपनकोर प्लस मूल्यांकन सुविधा के साथ, आप निम्नलिखित क्रियाएं कर सकते हैं:

एक मेगाफ़ंक्शन (एल्टेरा मेगाकोर फ़ंक्शन या) के व्यवहार का अनुकरण करें AMPआपके सिस्टम के भीतर पीएसएम मेगाफंक्शन)।
अपने डिज़ाइन की कार्यक्षमता को सत्यापित करें, साथ ही इसके आकार और गति का शीघ्रता और आसानी से मूल्यांकन करें।

समय-सीमित डिवाइस प्रोग्रामिंग उत्पन्न करें fileउन डिज़ाइनों के लिए जिनमें मेगाकोर फ़ंक्शंस शामिल हैं।
किसी डिवाइस को प्रोग्राम करें और हार्डवेयर में अपना डिज़ाइन सत्यापित करें।

आपको मेगाफ़ंक्शन के लिए लाइसेंस तभी खरीदने की ज़रूरत है जब आप इसकी कार्यक्षमता और प्रदर्शन से पूरी तरह संतुष्ट हों, और अपने डिज़ाइन को उत्पादन में ले जाना चाहते हों।

ओपनकोर प्लस टाइम-आउट व्यवहार

ओपनकोर प्लस हार्डवेयर मूल्यांकन ऑपरेशन के निम्नलिखित दो तरीकों का समर्थन कर सकता है:

अनटेथर्ड-डिज़ाइन सीमित समय के लिए चलता है

टिथर्ड—आपके बोर्ड और होस्ट कंप्यूटर के बीच एक कनेक्शन की आवश्यकता है। यदि डिज़ाइन में सभी मेगाफ़ंक्शन द्वारा टेथर्ड मोड का समर्थन किया जाता है, तो डिवाइस लंबे समय तक या अनिश्चित काल तक काम कर सकता है

जब सबसे अधिक प्रतिबंधात्मक मूल्यांकन समय पहुंच जाता है तो डिवाइस के सभी मेगाफंक्शन एक साथ टाइम-आउट हो जाते हैं। यदि किसी डिज़ाइन में एक से अधिक मेगाफ़ंक्शन हैं, तो एक विशिष्ट मेगा फ़ंक्शन का टाइम-आउट व्यवहार अन्य मेगाफ़ंक्शन के टाइम-आउट व्यवहार द्वारा छिपाया जा सकता है।

मेगाकोर फ़ंक्शंस के लिए, अनटेथर्ड टाइम-आउट 1 घंटा है; बंधा हुआ टाइम-आउट मान अनिश्चित है।

हार्डवेयर मूल्यांकन समय समाप्त होने के बाद आपका डिज़ाइन काम करना बंद कर देता है और local_ready आउटपुट कम हो जाता है।

दस्तावेज़ संशोधन इतिहास

तालिका 15-10 इस दस्तावेज़ के संशोधन इतिहास को सूचीबद्ध करती है।

तालिका 15-10। दस्तावेज़ संशोधन इतिहास

तारीख	संस्करण	परिवर्तन
नवंबर 2012	1.2	अध्याय क्रमांक 13 से 15 कर दिया गया।
जून 2012	1.1	फीडबैक आइकन जोड़ा गया।
नवंबर 2011	1.0	DDR, DDR2 और DDR3 के लिए संयुक्त रिलीज़ सूचना, डिवाइस परिवार समर्थन, सुविधाएँ सूची और असमर्थित सुविधाएँ सूची।