Контролор на уред MICROCHIP v2.3 Gen 2
Вовед
Оваа генеричка IP-адреса за обука CoreRxIODBitAlign се користи во блокот за пренос на IO во патеката Rx за порамнување на битови независно од податоците или протоколот што се користат. CoreRxIODBitAlign ви овозможува да го прилагодите доцнењето на патеката за податоци во однос на патеката на часовникот.
Краток преглед на CoreRxIODBitAlign
| Јадро Верзија | Овој документ се однесува на CoreRxIODBitAlign v2.3 |
| Поддржан уред | CoreRxIODBitAlign ги поддржува следниве семејства: |
| Семејства | • PolarFire® SoC |
| • PolarFire | |
| Забелешка: За дополнителни информации, посетете ја страница на производот | |
| Поддржан проток на алатки | Потребни се Libero® SoC v12.0 или понови изданија |
| Поддржани интерфејси | — |
| Лиценцирање | CoreRxIODBitAlign не бара лиценца |
| Инструкции за инсталација | CoreRxIODBitAlign мора да се инсталира автоматски на IP каталогот на софтверот Libero SoC, преку функцијата за ажурирање на IP Catalog во софтверот Libero SoC, или рачно се презема од каталогот. Откако ќе се инсталира IP-јадрото во каталогот за IP софтвер Libero SoC, тоа се конфигурира, генерира и инстанцира во SmartDesign за да се вклучи во проектот Libero. |
| Употреба на уреди и
Изведба |
Резиме на информации за користење и перформанси за CoreRxIODBitAlign е наведен во 8. Употреба на уреди и Пеrформација |
CoreRxIODBitAlign Информации за дневникот за промени
Овој дел дава сеопфатен прегледview од нововградените функции, почнувајќи од најновото издание. За повеќе информации за решените проблеми, видете го делот 7. Resolved Issues.
| CoreRxIODBitAlign v2.3 | Што е Ново • Ажурирано за механизмот за обука базиран на MIPI |
| CoreRxIODBitAlign v2.2 | Што има ново • Додадени Left and Right EYE Tap ги одложува информациите во горниот модул |
Карактеристики
CoreRxIODBitAlign ги има следните карактеристики:
- Поддржува порамнување на битови со различни широчини на очите 1–7
- Поддржува различни режими на Fabric Double Data Rate (DDR) 2/4/3p5/5
- Поддржува механизам за прескокнување и рестартирање/држење
- Поддржува обука за мобилни индустриски процесорски интерфејс (MIPI) преку LP сигнализирање Почеток на рамката
- Поддржува 256 одложувања на допрете за порамнување на битови
Функционален опис
CoreRxIODBit Порамнете се со интерфејсот Rx IOD
На следната слика е прикажан блок дијаграм на високо ниво на CoreRxIODBitAlign.
- Описот се однесува на CoreRxIODBitAlign што поддржува PolarFire® и PolarFire SoC уреди.
- CoreRxIODBitAlign врши обука и исто така е одговорен за поврзување на IO Digital (IOD) уреди и IO Gearing (IOG) за поддршка како динамичен извор со прилагодување на доцнењата за правилно снимање на податоците.
- Целосниот тек на механизмот за обука е објаснет во делот 5. Временски дијаграми.
- CoreRxIODBitAlign динамички поддржува додавање или отстранување одложување од патеката за податоци во однос на патеката на часовникот. Овде, интерфејсот RX_DDRX_DYN обезбедува контроли на CoreRxIODBitAlign за да се изврши обуката за маргините од часовникот до податоците со додавање на доцнења на допрете во нагорна насока. CoreRxIODBitAlign, за возврат за подоцна повторноview (на секое зголемување на доцнењето на допир), ги складира знаменцата за статусот на повратни информации од интерфејсот RX_DDRX_DYN.
- CoreRxIODBitAlign ја продолжува обуката за секое зголемување на допир додека интерфејсот RX_DDRX_DYN не ја достигне состојбата надвор од опсегот.
- Конечно, CoreRxIODBitAlign ги брише целосните знаменца за статусот на повратни информации. Овој чекор го оптимизира и пресметува порамнувањето на битови на податоците за да биде 90 степени центрирано од рабовите на часовникот.
- Конечните пресметани доцнења на допрете се вчитуваат во интерфејсот RX_DDRX_DYN за да се заврши обуката за порамнување на битови.
- Карактеристиките поддржани од овој CoreRxIODBitAlign се детално наведени на следниов начин.
Динамички механизам за повторна обука
- CoreRxIODBitAlign постојано ги следи ознаките за статусот на повратни информации (IOD_EARLY/IOD_LATE) и проверува дали знаменцата се префрлаат.
- ИП-то прво ги прилагодува претходно пресметаните допири за +/- 4 допири во насока нагоре или надолу. Дури и тогаш, ако знаменцата се префрлат, IP повторно ја активира обуката.
Механизам на држење (Поставете прашање)
- Оваа функција се користи кога обуката треба да биде во состојба на чекање. BIT_ALGN_HOLD е влез заснован на активно високо ниво и мора да се наметне да се задржи и да се отстрани за да се продолжи со обуката.
- Параметарот HOLD_TRNG мора да биде поставен на 1 во конфигураторот за да се овозможи оваа функција. Овој параметар стандардно е поставен на 0.
Рестартирајте го механизмот (Поставете прашање)
- Оваа функција се користи за рестартирање на обуката. За да го рестартирате тренингот, влезот BIT_ALGN_RSTRT мора да биде наведен за сериски часовник со еден такт-пулс (SCLK).
- Ова го иницира мекото ресетирање на IP-адресата, со што се ресетира BIT_ALGN_DONE на 0 и BIT_ALGN_START на 1.
Механизам за прескокнување (Поставете прашање)
- Оваа функција се користи кога обуката не е потребна, а комплетната обука може да се заобиколи. BIT_ALGN_SKIP е влез заснован на активно високо ниво и мора да се наметне за да се прескокне целосната обука.
- Параметарот SKIP_TRNG мора да биде поставен на 1 во конфигураторот за да се овозможи оваа функција. Овој параметар стандардно е поставен на 0.
Механизам за обука базиран на MIPI (Поставете прашање)
- Параметарот MIPI_TRNG мора да биде поставен на 1 во конфигураторот за да се овозможи оваа функција. Ако е поставено, тогаш влезната порта LP_IN се додава во CoreRxIODBitAlign.
- IP го детектира паѓачкиот раб на влезната порта LP_IN, што го означува важечкиот почеток на рамката за да започне обуката.
CoreRxIODBitAlign параметри и сигнали за интерфејс
Параметри на GUI за конфигурација (Поставете прашање)
Нема параметри за конфигурација за ова основно издание.
Пристаништа (Поставете прашање)
Следната табела ги наведува влезните и излезните сигнали користени во дизајнот на CoreRxIODBitAlign.
Табела 3-1. Влезни и излезни сигнали
| Сигнал | Насока | Ширина на порта (битови) | Опис |
| Часовници и Ресетирање | |||
| СВИЛА | Влез | 1 | Часовник од ткаенина |
| PLL_LOCK | Влез | 1 | PLL Заклучување |
| РЕСЕТИРАЈ | Влез | 1 | Активно-Ниско асинхроно ресетирање |
| Магистрала за податоци и контрола | |||
| IOD_EARLY | Влез | 1 | Податоците око монитор рано знаме |
| IOD_LATE | Влез | 1 | Доцна знаме за монитор за око на податоци |
| IOD_ OOR | Влез | 1 | Податоци за око монитор надвор од опсегот знаме за доцнење линија |
| BIT_ALGN_EYE_IN | Влез | 3 | Корисникот ја поставува ширината на податочниот монитор за очи |
| BIT_ALGN_RSTRT | Влез | 1 | Рестартирање на обуката за порамнување на битови (тврдење базирано на пулс) 1- Рестартирајте го тренингот 0- Нема рестартирање на обуката |
| BIT_ALGN_CLR_FLGS | Излез | 1 | Исчистете ги рани или доцни знамиња |
| BIT_ALGN_LOAD | Излез | 1 | Вчитај стандардно |
| BIT_ALGN_DIR | Излез | 1 | Одложена линија нагоре или надолу насока 1— Нагоре (зголемување 1 допир) 0— Надолу (намалување 1 допир) |
| BIT_ALGN_MOVE | Излез | 1 | Зголемете го доцнењето на пулсот на движење |
| BIT_ALIGN_SKIP | Влез | 1 | Прескокнување на обука за Bit Align (тврдење засновано на ниво)
1— Прескокнете ја обуката и важи само кога параметарот SKIP_TRNG е поставен на 1 0— Тренингот мора да продолжи нормално |
| BIT_ALIGN_HOLD | Влез | 1 | Задржување на обука за Bit Align (тврдење засновано на ниво)
1— Задржете ја обуката и важи само кога параметарот HOLD_TRNG е поставен на 1 0— Тренингот мора да продолжи нормално |
| BIT_ALIGN_ERR | Излез | 1 | Грешка за обука на Bit Align (тврдење засновано на ниво) 1- Грешка 0- Нема грешка |
| BIT_ALGN_START | Излез | 1 | Почеток на обуката за Bit Align (тврдење засновано на ниво) 1— Започна 0— Не започна |
| BIT_ALGN_DONE | Излез | 1 | Обука за Bit Align е завршена (тврдење засновано на ниво) 1— Завршено 0— Не е завршено |
| Сигнал | Насока | Ширина на порта (битови) | Опис |
| LP_IN | Влез | 1 | Обука за рамки базирана на MIPI (тврдење засновано на ниво)
1— Сигналот Active-Low мора да биде ниско за да го означи почетокот на рамката и мора да се укине само на крајот од рамката. 0— Тренингот мора да продолжи нормално и овој сигнал мора да биде внатрешно врзан ниско. |
| DEM_BIT_ALGN_TAPDLY | Излез | 8 | Пресметани доцнења на TAP и валидни откако BIT_ALGN_DONE ќе се постави високо од IP-а. |
| RX_BIT_ALIGN_LEFT_WIN | Излез | 8 | Вредност на мониторот за лево Data Eye
Забелешка: Вредностите се валидни само кога излезот BIT_ALGN_DONE е поставен на 1, а излезот BIT_ALGN_START е поставен на 0. Ако параметарот SKIP_TRNG е поставен тогаш враќа 0. |
| RX_BIT_ALIGN_RGHT_WIN | Излез | 8 | Вредност на мониторот на десното око за податоци
Забелешка: Вредностите се валидни само кога излезот BIT_ALGN_DONE е поставен на 1, а излезот BIT_ALGN_START е поставен на 0. Ако параметарот SKIP_TRNG е поставен тогаш враќа 0. |
Имплементирање CoreRxIODBitAlign во Libero Design Suite
SmartDesign (Поставете прашање)
- CoreRxIODBitAlign е претходно инсталиран во околината за дизајнирање на распоредување IP SmartDesign. На следната слика е прикажан прampод инстанцираниот CoreRxIODBitAlign.
- Јадрото е конфигурирано со помош на прозорецот за конфигурација во SmartDesign, како што е прикажано на Слика 4-2.
- За повеќе информации за користење на SmartDesign за инстантирање и генерирање јадра, видете Упатство за употреба SmartDesign.
Конфигурирање CoreRxIODBitAlign во SmartDesign (Поставете прашање)
- Јадрото е конфигурирано користејќи го конфигурацискиот GUI во SmartDesign како што е прикажано на следната слика.
Симулациски текови (Поставете прашање)
- Корисничката тест бенч за CoreRxIODBitAlign е вклучена во сите изданија.
- За да извршите симулации, направете го следниов чекор: изберете го протокот на User Testbench во SmartDesign, а потоа кликнете Save and Generate на панелот Generate.
- Корисничката тест клупа се избира преку GUI за конфигурација на јадрото тестбенч. Кога SmartDesign го генерира проектот Libero® SoC, го инсталира корисничкиот тестбенч files.
- За да го извршите корисничкиот тестбенч, поставете го коренот на дизајнот на инстанцијата CoreRxIODBitAlign во окното за дизајн на хиерархија на Libero SoC, а потоа кликнете на Simulation во прозорецот Libero SoC Design Flow.
- Ова го повикува ModelSim® и автоматски ја извршува симулацијата.
- Следната слика покажува поранешенampле од потсистем за симулација. Ја користи IOG_IOD компонентата DDRX4 и DDTX4 во режим на враќање на јамката со CoreRxIODBitAlign за симулација.
- Овде, генерираните податоци PRBS се пренесуваат од DDTX4 сериски до DDRX4 и конечно, проверувачот PRBS се користи за проверка на интегритетот на податоците по завршувањето на обуката.
Синтеза во Libero SoC (Поставете прашање)
- За да извршите синтеза со конфигурацијата избрана во GUI за конфигурација, соодветно поставете го коренот на дизајнот. Под Implement Design, во табулаторот Design Flow, кликнете со десното копче на Synthesize и кликнете Run.
Место и маршрута во Libero SoC (Поставете прашање)
- Откако ќе го поставите коренот на дизајнот соодветно и стартувајте го Synthesis. Под Имплементација на дизајн во табулаторот Проток на дизајнирање, кликнете со десното копче на Место и рута и кликнете Изврши.
Системска интеграција (Поставете прашање)
- Овој дел советува да ја олесни интеграцијата на CoreRxIODBitAlign.
- Користениот Rx/Tx IOG поддржува бројни режими на влез и излез. Овие податоци и стапки на часовникот може да бидат побавни, а во некои случаи и побрзи, врз основа на конечната карактеризација на силициумот.
- Следната табела ги наведува податоците и брзината на часовникот.
Табела 4-1. Стапка на податоци и часовник
| IOG режим | Насока | Сооднос на менувачот | Очекувана максимална стапка на IO податоци | IO Часовник Оцени | Јадро Часовник Оцени | Тип на податоци |
| DDRX4 | Влез | 8:1 | 1600 Mbps | 800 MHz | 200 MHz | ДДР |
Следната слика покажува поранешенampле од интеграцијата на потсистемот CoreRXIODBitAlign.
- Претходниот потсистем користи IOG_IOD компонента DDRX4 и DDTX4 во режим Loopback со CoreRxIODBitAlign за симулација. Овде, генерираните податоци PRBS се пренесуваат од IOG_IOD_DDRTX4_0, сериски до IOG_IOD_DDRX4_PF_0.
- CoreRxIODBitAlign ја врши обуката (BIT_ALIGN_START е поставено на 1, BIT_ALIGN_DONE е поставено на 0) со компонентата IOG_IOD_DDRX4_PF_0, и конечно, штом ќе заврши обуката (BIT_ALIGN_START поставен на 0, BIT_ALIGN_DONE се користи за проверка на интегритетот на податоците PRBS1).
Тест клупа (Поставете прашање)
- Унифицирана клупа за тестирање се користи за проверка и тестирање на CoreRxIODBitAlign наречена корисничка тестбенч.
Кориснички тестбенч (Поставете прашање)
- Корисничката тест бенч е вклучена со изданијата на CoreRxIODBitAlign што потврдува неколку карактеристики на CoreRxIODBitAlign. Следната слика ја прикажува корисничката тест бенч CoreRxIODBitAlign.
- Како што е прикажано на претходната слика, тест-клупата на корисникот се состои од Microchip DirectCore CoreRxIODBitAlign DUT, PRBS_GEN, PRBS_CHK, CCC, IOG_IOD_TX и IOG_IOD_RX за да се потврди во режимот Loopback.
- Clock Conditioning Circuit (CCC) ги придвижува CORE_CLK и IO_CLK кога часовникот е стабилен.
- PRBS_GEN ги вози паралелните податоци до IOG_IOD_TX, а потоа IOG_ID_RX ги прима сериските податоци паралелно.
- CoreRxIODBitAlign DUT ја изведува обуката со IOD_CTRL сигнали. Откако ќе заврши обуката, блокот PRBS_CHK е овозможен за проверка на податоците од блокот IOG_IOD_RX за интегритет на податоците.
Важно: Корисничката тест бенч поддржува само фиксна конфигурација.
Тајминг дијаграми
- Овој дел го опишува временскиот дијаграм на CoreRxIODBitAlign.
Дијаграм за време на обука за CoreRxIODBitAlign (Поставете прашање)
- Следниот временски дијаграм е прampод секвенцата на тренирање со следните параметри.
- CoreRxIODBitAlign работи врз основа на Fabric clock или SCLK, или OUT2_FABCLK_* од CCC или PLL компонента, а PF_IOD_GENERIC_RX IOD компонентата користеше дела базирани на OUT*_HS_IO_CLK_* или банкарски часовник или BCLK за порамнување на битови. Овде, компонентата PF_IOD_GENERIC_RX IOD ги прима сериските податоци за порамнување на битови. За прample, ако потребната брзина на податоци е 1000 Mbps во режим DDRx4 Fabric, тогаш OUT2_FABCLK_0 или SCLK мора да се вози од PLL или CCC компонентата како 125 MHz и OUT0_HS_IO_CLK_0 или BCLK до PF_IOD_GENERIC_RX500Hz мора да биде XNUMX.
- CoreRxIODBitAlign ја започнува обуката штом PLL_LOCK ќе биде стабилен и ќе се искачи високо. Потоа, почетокот на тренингот со возење BIT_ALGN_START на високо и BIT_ALGN_DONE на ниско ниво, а потоа го вози излезот BIT_ALGN_LOAD за да се вчитаат стандардните поставки во компонентата PF_IOD_GENERIC_RX. BIT_ALGN_CLR_FLGS се користи за чистење на знаменцата IOD_EARLY, IOD_LATE и BIT_ALGN_OOR.
- CoreRxIODBitAlign продолжува со BIT_ALGN_MOVE проследено со BIT_ALGN_CLR_FLGS за секој TAP и ги снима знаменцата IOD_EARLY и IOD_LATE. Откако BIT_ALGN_OOR ќе се постави високо со компонентата PF_IOD_GENERIC_RX, CoreRxIODBitAlign ги брише снимените знаменца EARLY и LATE и ги наоѓа оптималните рани и доцни знаменца за да ги пресмета потребните доцнења TAP за порамнување на часовникот и битовите на податоците.
- CoreRxIODBitAlign ги вчитува пресметаните доцнења на TAP и ги повлекува BIT_ALGN_START ниско и BIT_ALGN_DONE високо за да укаже на завршување на обуката.
- CoreRxIODBitAlign динамично го продолжува повторното тренирање доколку открие бучни тврдења за повратни информации од IOD_EARLY или IOD_LATE од компонентата PF_IOD_GENERIC_RX. Овде, BIT_ALGN_DONE се ресетира и се движи на ниско ниво, а BIT_ALGN_START повторно се движи високо од CoreRxIODBitAlign за да укаже на рестартирање на обуката. Бројачот на тајм-аут кога ќе ја достигне условот за тајм-аут, го потврдува BIT_ALGN_ERR на крајот од тренингот.
- CoreRxIODBitAlign, исто така, обезбедува механизам за рестартирање за крајниот корисник да ја рестартира обуката секогаш кога е потребно. Влезот BIT_ALGN_RSTRT е активен-висок пулс мора да се вози високо, на пр.ampле, осум часовници.
- Овде, BIT_ALGN_DONE се ресетира и се движи на ниско ниво, а BIT_ALGN_START повторно се движи високо од CoreRxIODBitAlign, за да укаже на нов почеток на обуката.
- CoreRxIODBitAlign, исто така, обезбедува механизам за задржување за одржување на обуката во средината. Овде параметарот HOLD_TRNG мора да се постави на 1, а потоа CoreRxIODBitAlign го користи влезот BIT_ALGN_HOLD и мора да го наметне активното високо ниво врз основа додека не бара CoreRxIODBitAlign да ја одржи обуката и потоа да ја продолжи обуката откако влезот BIT_ALGN_HOLD ќе се намали на ниско ниво.
Дополнителни референци
- Овој дел обезбедува листа на дополнителни информации.
- За ажурирања и дополнителни информации за софтверот, уредите и хардверот, посетете ги страниците за интелектуална сопственост на Микрочип FPGA Јадра за интелектуална сопственост.
Познати прашања и решенија (Поставете прашање)
- Нема познати ограничувања или решенија во CoreRxIODBitAlign v2.3.
Прекинати функции и уреди (Поставете прашање)
- Нема прекинати функции и уреди во CoreRxIODBitAlign v2.3.
Решени прашања
- Следната табела ги наведува сите решени проблеми за различните изданија CoreRxIODbitAlign.
Табела 7-1. Решени прашања
| Ослободете | Опис |
| 2.3 | Нема решени проблеми во ова издание v2.3 |
| 2.2 | Нема решени проблеми во ова издание v2.2 |
| 1.0 | Почетно објавување |
Употреба и перформанси на уредот
Макрото CoreRxIODBitAlign се имплементира во семејствата наведени во следната табела.
Табела 8-1. Употреба и перформанси на уредот
| Уред Детали | FPGA Ресурси | Перформанси (MHz) | |||
| Семејство | Уред | DFF | LUTs | Логика Елементи | СВИЛА |
| PolarFire® | MPF300TS | 788 | 1004 | 1432 | 261 |
| PolarFire SoC | MPF250TS | 788 | 1004 | 1416 | 240 |
- Важно: На податоците од претходната табела се постигнати со користење на Libero® SoC v2023.2.
- Податоците во претходната табела се постигнати со користење на типични поставки за синтеза и распоред.
- Следниве параметри на GUI за конфигурација на највисоко ниво се изменети од нивните стандардни вредности.
- Следниве се стандардните вредности:
- SKIP_TRNG = 1
- HOLD_TRNG = 1
- MIPI_TRNG = 1
- DEM_TAP_WAIT_CNT_WIDTH = 3
- Следниве се ограничувањата на часовникот што се користат за да се постигнат бројките за изведба:
- SCLK = 200 MHz
- Одделение за брзина = −1
- Пропусната моќ се пресметува на следниов начин: (Ширина на битови/Број на циклуси) × Брзина на часовник (перформанси).
Историја на ревизии
Историјата на ревизии ги опишува промените што беа имплементирани во документот. Промените се наведени со ревизија, почнувајќи од најактуелната публикација.
Табела 9-1. Историја на ревизија
| Ревизија | Датум | Опис |
| B | 02/2024 | Следното е списокот на промени во ревизијата Б на документот:
• Ажурирано за CoreRxIODBitAlign v2.3 • Додадени се информации за дневникот за промени во делот Вовед • Ажурирано 8. Дел за користење и перформанси на уредот • Додадено 7. Решени прашања дел |
| A | 03/2022 | Следното е списокот на промени во ревизијата А на документот:
• Документот беше мигриран во шаблонот Микрочип • Бројот на документот е променет од 50200861 во DS50003255 |
| 3 | — | Следното е списокот на промени во ревизијата 3 на документот:
• Ажурирано за CoreRxIODBitAlign v2.2. • Ажурирано е упатството за корисникот за лево и десно податочни очни сигнали на врвот. За дополнителни информации, погледнете ги Слика 2-1 и 3.2. Пристаништа. |
| 2 | — | Следното е списокот на промени во ревизијата 2 на документот:
• Ажурирано за CoreRxIODBitAlign v2.1. • Ажурирано: 2. Функционален опис и 5. Тајминг дијаграми. |
| 1 | — | Ревизијата 1.0 беше првото објавување на овој документ. Создаден за CoreRxIODBitAlign v2.0. |
Поддршка за FPGA за микрочип
- Групата производи на Microchip FPGA ги поддржува своите производи со различни услуги за поддршка, вклучувајќи ги и услугите за клиенти, Центарот за техничка поддршка на клиентите, а webсајт и канцеларии за продажба низ целиот свет.
- На клиентите им се предлага да ги посетат онлајн ресурсите на Microchip пред да стапат во контакт со поддршката бидејќи е многу веројатно дека нивните прашања се веќе одговорени.
- Контактирајте го Центарот за техничка поддршка преку webсајт на www.microchip.com/support. Споменете го
- Број на дел од уредот FPGA, изберете ја соодветната категорија на случај и поставете дизајн fileпри креирање на случај за техничка поддршка.
- Контактирајте со службата за корисници за нетехничка поддршка на производот, како што се цените на производите, надградбите на производите, информациите за ажурирање, статусот на нарачката и овластувањето.
- Од Северна Америка, јавете се на 8002621060
- Од остатокот од светот, јавете се на 6503184460
- Факс, од каде било во светот, 6503188044
Информации за микрочип
Микрочипот Webсајт
- Микрочип обезбедува онлајн поддршка преку нашата webсајт на www.microchip.com/. Ова webсајт се користи за да се направи fileи информации лесно достапни за клиентите. Некои од достапните содржини вклучуваат:
- Поддршка за производи – Листови со податоци и грешки, белешки за апликација и сampле програми, ресурси за дизајн, упатства за корисникот и документи за поддршка на хардверот, најнови изданија на софтвер и архивиран софтвер
- Општа техничка поддршка – Често поставувани прашања (ЧПП), барања за техничка поддршка, онлајн групи за дискусија, листа на членови на програмата за партнер за дизајн на микрочип
- Бизнис на микрочип - Избор на производи и водичи за нарачки, најнови соопштенија за печатот на Microchip, список на семинари и настани, списоци на продажни канцеларии, дистрибутери и фабрички претставници на Microchip
Услуга за известување за промена на производот
- Услугата за известување за промена на производот на Microchip им помага на клиентите да бидат актуелни за производите на Microchip.
- Претплатниците ќе добиваат известувања по е-пошта секогаш кога има промени, ажурирања, ревизии или грешки поврзани со одредено семејство на производи или алатка за развој од интерес.
- За да се регистрирате, одете на www.microchip.com/pcn и следете ги упатствата за регистрација.
Поддршка за корисници
- Корисниците на производите на Микрочип можат да добијат помош преку неколку канали:
- Дистрибутер или претставник
- Локална канцеларија за продажба
- Инженер за вградени решенија (ESE)
- Техничка поддршка
- Клиентите треба да контактираат со нивниот дистрибутер, претставник или ESE за поддршка. Локалните канцеларии за продажба се исто така достапни за да им помогнат на клиентите. Во овој документ е вклучен список на продажни канцеларии и локации.
- Техничката поддршка е достапна преку webсајт на: www.microchip.com/support
Функција за заштита на код на уреди со микрочип
- Забелешка следните детали за функцијата за заштита на кодот на производите на Microchip.
- Производите со микрочип ги исполнуваат спецификациите содржани во нивниот посебен лист со податоци за микрочипови.
- Микрочип верува дека неговата фамилија на производи е безбедна кога се користи на предвидениот начин, во рамките на работните спецификации и под нормални услови.
- Микрочипот ги вреднува и агресивно ги штити своите права на интелектуална сопственост. Обидите да се прекршат карактеристиките за заштита на кодот на производите на Микрочип се строго забранети и може да го прекршат Законот за авторски права на дигиталниот милениум.
- Ниту Microchip ниту кој било друг производител на полупроводници не може да ја гарантира безбедноста на неговиот код. Заштитата на кодот не значи дека гарантираме дека производот е „нескршлив“.
- Заштитата на кодот постојано се развива. Микрочип е посветен на континуирано подобрување на карактеристиките за заштита на кодот на нашите производи.
Правно известување
- Оваа публикација и информациите овде може да се користат само со производите на Микрочип, вклучително и за дизајнирање, тестирање и интегрирање на производите на Микрочип со вашата апликација. Користењето на овие информации на кој било друг начин ги прекршува овие услови. Информациите за апликациите на уредот се обезбедени само за ваша погодност и може да бидат заменети со ажурирања. Ваша одговорност е да се осигурате дека вашата апликација ги исполнува вашите спецификации. Контактирајте ја локалната канцеларија за продажба на Microchip за дополнителна поддршка или добијте дополнителна поддршка на www.microchip.com/en-us/support/design-help/client-support-services.
- ОВАА ИНФОРМАЦИЈА СЕ ОБЕЗБЕДУВА МИКРОЧИП „КАКО ШТО Е“. МИКРОЧИП НЕ ДАВА НИКАКВИ ПРЕТСТАВУВАЊА ИЛИ ГАРАНЦИИ БИЛО ИЗРАЗНИ ИЛИ ИМПЛИЦИРАНИ, ПИСМЕНИ ИЛИ УСНИ, ЗАКОНСКИ ИЛИ ПОинаку, ПОВРЗАНИ СО ИНФОРМАЦИИТЕ ВКЛУЧУВАЈТЕ НО НЕ ОГРАНИЧЕНИ НА ОГРАНИЧЕНО НЕПРЕКРШУВАЊЕ, ПРОДАЖБА И СООДВЕТНОСТ ЗА ПОСЕДНА ЦЕЛ ИЛИ ГАРАНЦИИ ПОВРЗАНИ СО НЕГОВАТА СОСТОЈБА, КВАЛИТЕТ ИЛИ ИЗВЕДБА.
- ВО НИКОЈ СЛУЧАЈ МИКРОЧИПОТ НЕМА ДА СЕ ОДГОВАРА ЗА НИКАКВА ИНДИРЕКТНА, ПОСЕБНА, КАЗНЕТНА, ИНЦИДЕНТАЛНА ИЛИ ПОСЛЕДНА ЗАГУБА, ШТЕТА, ТРОШОЦА ИЛИ ТРОШОЦИ ОД КАКОВ ВИД КАКОВ ВИД СЕ ПОВРЗАНИ СО КОЛКУ КОЛКУ НИЕ, КОЛКУ НИЕ, ИП Е СОВЕТУВАНА ОД МОЖНОСТА ИЛИ ШТЕТИТЕ СЕ ПРЕДВИДЕЛИ. ВО ЦЕЛИОТ СТЕМЕН ДОЗВОЛЕН СО ЗАКОН, ВКУПНАТА ОДГОВОРНОСТ НА МИКРОЧИПОТ ЗА СИТЕ ПОБАРАЊА НА КАКОВ НАЧИН ПОВРЗАНИ СО ИНФОРМАЦИИТЕ ИЛИ НЕГОВАТА УПОТРЕБА НЕМА ДА ГО НАДМИНАТ БРОЈОТ НА НАДОМЕСТОЦИ, АКО ГИ ПОСТОЈАТ ТОА ШТО ГО ПОГОДУВАТЕ ТОА ВИЕ.
- Употребата на уреди со микрочип во апликациите за поддршка во живот и/или безбедност е целосно на ризик на купувачот, а купувачот се согласува да го брани, обештети и држи безопасниот Микрочип од какви било штети, барања, тужби или трошоци што произлегуваат од таквата употреба. Ниту една лиценца не се пренесува, имплицитно или на друг начин, според правата на интелектуална сопственост на Микрочип, освен ако не е поинаку наведено.
Заштитни знаци
- Името и логото на микрочипот, логото на микрочипот, Adaptec, AVR, AVR логото, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LinkTouchS, maXe MediaLB, megaAVR, Microsemi, Microsemi лого, MOST, MOST лого, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 лого, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST, SST, SST Logoymricom, , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron и XMEGA се регистрирани заштитни знаци на Microchip Technology Incorporated во САД и други земји.
- AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, моторна клупа, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus лого, Quiet-Wire, SyncFord , TimeCesium, TimeHub, TimePictra, TimeProvider и ZL се регистрирани заштитни знаци на Microchip Technology инкорпорирана во САД
- Потиснување на соседни клучеви, AKS, аналоген за-дигитална возраст, кој било кондензатор, AnyIn, AnyOut, зголемено префрлување, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, DEMPmicvert, Dynamic. инг , DAM, ECAN, еспресо T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, сериско програмирање во коло, ICSP, INICnet, интелигентно паралелно, IntelliMOS, поврзување меѓу чипови, JitterBlocker, Knob-on-GinryLink, максView, мембрана, Mindi, MiWi, MPASM, MPF, MPLAB Сертифицирано лого, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Сезнајно генерирање кодови, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureS , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, сериски Quad I/O,
- едноставна карта, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, вкупна издржливост, доверливо време, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewРаспон, WiperLock,
- XpressConnect и ZENA се заштитни знаци на Microchip Technology инкорпорирана во САД и други земји.
- SQTP е сервисна ознака на Microchip Technology инкорпорирана во САД
- Логото Adaptec, Frequency on Demand, Silicon Storage Technology и Symmcom се регистрирани заштитни знаци на Microchip Technology Inc. во други земји.
- GestIC е регистрирана трговска марка на Microchip Technology Germany II GmbH & Co. KG, подружница на Microchip Technology Inc., во други земји.
- Сите други трговски марки споменати овде се сопственост на нивните соодветни компании.
- © 2024, Microchip Technology Incorporated и нејзините подружници. Сите права се задржани.
- ISBN: 9781668339879
Систем за управување со квалитет
- За информации во врска со системите за управување со квалитет на Microchip, посетете ја www.microchip.com/quality.
Продажба и сервис низ целиот свет
| АМЕРИКА | АЗИЈА/ПАЦИФИК | АЗИЈА/ПАЦИФИК | ЕВРОПА |
| Корпоративни Канцеларија
2355 Западен Чендлер бул. Чендлер, АЗ 85224-6199 тел: 480-792-7200 Факс: 480-792-7277 Техничка поддршка: www.microchip.com/support Web Адреса: www.microchip.com Атланта Дулут, ГА тел: 678-957-9614 Факс: 678-957-1455 Остин, Тексас тел: 512-257-3370 Бостон Вестборо, м-р Тел: 774-760-0087 Факс: 774-760-0088 Чикаго Итаска, ИЛ тел: 630-285-0071 Факс: 630-285-0075 Далас Адисон, ТХ тел: 972-818-7423 Факс: 972-818-2924 Детроит Нови, МИ тел: 248-848-4000 Хјустон, TX тел: 281-894-5983 Индијанаполис Ноблсвил, IN Тел: 317-773-8323 Факс: 317-773-5453 тел: 317-536-2380 Лос Анџелес Mission Viejo, Калифорнија Тел: 949-462-9523 Факс: 949-462-9608 тел: 951-273-7800 Рали, NC тел: 919-844-7510 Ново Јорк, NY тел: 631-435-6000 Сан Хозе, CA тел: 408-735-9110 тел: 408-436-4270 Канада – Торонто тел: 905-695-1980 Факс: 905-695-2078 |
Австралија – Сиднеј
Тел: 61-2-9868-6733 Кина – Пекинг Тел: 86-10-8569-7000 Кина - Ченгду Тел: 86-28-8665-5511 Кина - Чонгкинг Тел: 86-23-8980-9588 Кина – Донгуан Тел: 86-769-8702-9880 Кина – Гуангжу Тел: 86-20-8755-8029 Кина – Хангжу Тел: 86-571-8792-8115 Кина – Хонг Конг SAR Тел: 852-2943-5100 Кина – Нанџинг Тел: 86-25-8473-2460 Кина – Кингдао Тел: 86-532-8502-7355 Кина – Шангај Тел: 86-21-3326-8000 Кина – Шенјанг Тел: 86-24-2334-2829 Кина – Шенжен Тел: 86-755-8864-2200 Кина - Суджоу Тел: 86-186-6233-1526 Кина – Вухан Тел: 86-27-5980-5300 Кина - Ксиан Тел: 86-29-8833-7252 Кина - Ксијамен Тел: 86-592-2388138 Кина – Жухаи Тел: 86-756-3210040 |
Индија – Бангалор
Тел: 91-80-3090-4444 Индија - Њу Делхи Тел: 91-11-4160-8631 Индија – Пуна Тел: 91-20-4121-0141 Јапонија – Осака Тел: 81-6-6152-7160 Јапонија – Токио Тел: 81-3-6880- 3770 Кореја – Даегу Тел: 82-53-744-4301 Кореја – Сеул Тел: 82-2-554-7200 Малезија – Куала Лумпур Тел: 60-3-7651-7906 Малезија - Пенанг Тел: 60-4-227-8870 Филипини – Манила Тел: 63-2-634-9065 Сингапур Тел: 65-6334-8870 Тајван - Хсин Чу Тел: 886-3-577-8366 Тајван - Каосиунг Тел: 886-7-213-7830 Тајван - Тајпеј Тел: 886-2-2508-8600 Тајланд – Бангкок Тел: 66-2-694-1351 Виетнам – Хо Ши Мин Тел: 84-28-5448-2100 |
Австрија – Велс
Тел: 43-7242-2244-39 Факс: 43-7242-2244-393 Данска – Копенхаген Тел: 45-4485-5910 Факс: 45-4485-2829 Финска – Еспо Тел: 358-9-4520-820 Франција - Париз Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Германија – Гарчинг Тел: 49-8931-9700 Германија – Хан Тел: 49-2129-3766400 Германија – Хајлброн Тел: 49-7131-72400 Германија – Карлсруе Тел: 49-721-625370 Германија – Минхен Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Германија – Розенхајм Тел: 49-8031-354-560 Израел – Раанана Тел: 972-9-744-7705 Италија – Милано Тел: 39-0331-742611 Факс: 39-0331-466781 Италија – Падова Тел: 39-049-7625286 Холандија – Друнен Тел: 31-416-690399 Факс: 31-416-690340 Норвешка – Трондхајм Тел: 47-72884388 Полска – Варшава Тел: 48-22-3325737 Романија – Букурешт Tel: 40-21-407-87-50 Шпанија – Мадрид Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Шведска – Гетеборг Tel: 46-31-704-60-40 Шведска – Стокхолм Тел: 46-8-5090-4654 Велика Британија - Вокингем Тел: 44-118-921-5800 Факс: 44-118-921-5820 |
Документи / ресурси
 |
Контролор на уред MICROCHIP v2.3 Gen 2 [pdf] Упатство за корисникот v2.3, v2.2, v2.3 Gen 2 Device Controller, v2.3, Gen 2 Device Controller, Device Controller, Controller |
