Ελεγκτής συσκευής MICROCHIP v2.3 Gen 2
Εισαγωγή
Αυτή η γενική IP εκπαίδευσης CoreRxIODBitAlign χρησιμοποιείται στο μπλοκ γρανάζι IO στη διαδρομή Rx για Ευθυγράμμιση Bit ανεξάρτητα από τα δεδομένα ή το πρωτόκολλο που χρησιμοποιείται. Το CoreRxIODBitAlign σάς επιτρέπει να προσαρμόσετε την καθυστέρηση στη διαδρομή δεδομένων σε σχέση με τη διαδρομή του ρολογιού.
Σύνοψη CoreRxIODBitAlign
| Πυρήνας Εκδοχή | Αυτό το έγγραφο ισχύει για το CoreRxIODBitAlign v2.3 |
| Υποστηριζόμενη συσκευή | Το CoreRxIODBitAlign υποστηρίζει τις ακόλουθες οικογένειες: |
| Οικογένειες | • PolarFire® SoC |
| • PolarFire | |
| Σημείωμα: Για περισσότερες πληροφορίες, επισκεφθείτε το σελίδα προϊόντος | |
| Υποστηριζόμενη ροή εργαλείων | Απαιτεί Libero® SoC v12.0 ή νεότερες εκδόσεις |
| Υποστηριζόμενες διεπαφές | — |
| Αδειοδότηση | Το CoreRxIODBitAlign δεν απαιτεί άδεια χρήσης |
| Οδηγίες εγκατάστασης | Το CoreRxIODBitAlign πρέπει να εγκατασταθεί στον Κατάλογο IP του λογισμικού Libero SoC αυτόματα, μέσω της λειτουργίας ενημέρωσης καταλόγου IP στο λογισμικό Libero SoC, ή γίνεται μη αυτόματη λήψη από τον κατάλογο. Μόλις εγκατασταθεί ο πυρήνας IP στον Κατάλογο IP του λογισμικού Libero SoC, διαμορφώνεται, δημιουργείται και εγκαθίσταται στο SmartDesign για συμπερίληψη στο έργο Libero. |
| Χρήση συσκευής και
Εκτέλεση |
Μια σύνοψη των πληροφοριών χρήσης και απόδοσης για το CoreRxIODBitAlign παρατίθεται στο 8. Device Utilization and Perφόρμας |
CoreRxIODBitAlign Πληροφορίες αρχείου καταγραφής αλλαγών
Αυτή η ενότητα παρέχει μια περιεκτική overview των νέων χαρακτηριστικών που ενσωματώθηκαν, ξεκινώντας από την πιο πρόσφατη έκδοση. Για περισσότερες πληροφορίες σχετικά με τα προβλήματα που επιλύθηκαν, ανατρέξτε στην ενότητα 7. Επιλυμένα ζητήματα.
| CoreRxIODBitAlign v2.3 | Τι είναι Νέος • Ενημερώθηκε για μηχανισμό εκπαίδευσης που βασίζεται σε MIPI |
| CoreRxIODBitAlign v2.2 | Τι νέο υπάρχει • Προστέθηκε το Left and Right EYE Tap καθυστερεί τις πληροφορίες στην επάνω μονάδα |
Χαρακτηριστικά
Το CoreRxIODBitAlign έχει τα ακόλουθα χαρακτηριστικά:
- Υποστηρίζει ευθυγράμμιση bit με διαφορετικά πλάτη ματιών 1–7
- Υποστηρίζει διαφορετικές λειτουργίες Fabric Double Data Rate (DDR) 2/4/3p5/5
- Υποστηρίζει μηχανισμό Skip and Restart/Hold
- Υποστηρίζει εκπαίδευση Mobile Industry Processor Interface (MIPI) μέσω σηματοδότησης LP Start of Frame
- Υποστηρίζει 256 καθυστερήσεις πατήματος για ευθυγράμμιση bit
Περιγραφή λειτουργίας
CoreRxIODBit Ευθυγράμμιση με τη διεπαφή Rx IOD
Το παρακάτω σχήμα δείχνει ένα μπλοκ διάγραμμα υψηλού επιπέδου του CoreRxIODBitAlign.
- Η περιγραφή αναφέρεται στο CoreRxIODBitAlign που υποστηρίζει συσκευές PolarFire® και PolarFire SoC.
- Το CoreRxIODBitAlign εκτελεί εκπαίδευση και είναι επίσης υπεύθυνο για τη διασύνδεση συσκευών IO Digital (IOD) και IO Gearing (IOG) για υποστήριξη ως δυναμική πηγή με προσαρμοζόμενες καθυστερήσεις για τη σωστή λήψη των δεδομένων.
- Η πλήρης ροή του μηχανισμού εκπαίδευσης εξηγείται στην ενότητα 5. Διαγράμματα χρονισμού.
- Το CoreRxIODBitAlign υποστηρίζει δυναμικά την προσθήκη ή την αφαίρεση καθυστέρησης από τη διαδρομή δεδομένων σε σχέση με τη διαδρομή του ρολογιού. Εδώ η διασύνδεση RX_DDRX_DYN παρέχει στοιχεία ελέγχου στο CoreRxIODBitAlign για την εκτέλεση της εκπαίδευσης περιθωρίου ρολογιού σε δεδομένα προσθέτοντας καθυστερήσεις αγγίγματος προς τα πάνω. CoreRxIODBitAlign, με τη σειρά του για αργότεραview (κάθε προσαύξηση καθυστέρησης αγγίγματος), αποθηκεύει τις σημαίες κατάστασης ανάδρασης από τη διεπαφή RX_DDRX_DYN.
- Το CoreRxIODBitAlign συνεχίζει την εκπαίδευση για κάθε αύξηση του αγγίγματος μέχρι η διεπαφή RX_DDRX_DYN να φτάσει σε κατάσταση εκτός εύρους.
- Τέλος, το CoreRxIODBitAlign σαρώνει τις πλήρεις σημαίες κατάστασης ανάδρασης. Αυτό το βήμα βελτιστοποιεί και υπολογίζει τη στοίχιση bit των δεδομένων ώστε να είναι 90 μοίρες στο κέντρο από τις άκρες του ρολογιού.
- Οι τελικές υπολογισμένες καθυστερήσεις πατήματος φορτώνονται στη διεπαφή RX_DDRX_DYN για να ολοκληρωθεί η εκπαίδευση ευθυγράμμισης bit.
- Οι δυνατότητες που υποστηρίζονται από αυτό το CoreRxIODBitAlign παρατίθενται λεπτομερώς ως εξής.
Δυναμικός Μηχανισμός Επανεκπαίδευσης
- Το CoreRxIODBitAlign παρακολουθεί συνεχώς τις σημαίες κατάστασης σχολίων (IOD_EARLY/IOD_LATE) και ελέγχει εάν οι σημαίες εναλλάσσονται.
- Η IP προσαρμόζει πρώτα τα χτυπήματα που είχαν υπολογιστεί προηγουμένως κατά +/- 4 χτυπήματα σε κατεύθυνση προς τα πάνω ή προς τα κάτω. Ακόμη και τότε, εάν οι σημαίες αλλάξουν, η IP ενεργοποιεί ξανά την εκπαίδευση.
Μηχανισμός συγκράτησης (Κάντε μια ερώτηση)
- Αυτή η δυνατότητα χρησιμοποιείται όταν η εκπαίδευση πρέπει να είναι σε κατάσταση αναμονής. Το BIT_ALGN_HOLD είναι είσοδος ενεργού υψηλού επιπέδου και πρέπει να βεβαιωθεί ότι διατηρείται και να απενεργοποιείται για να συνεχιστεί η εκπαίδευση.
- Η παράμετρος HOLD_TRNG πρέπει να οριστεί στο 1 στο πρόγραμμα διαμόρφωσης για να ενεργοποιηθεί αυτή η δυνατότητα. Αυτή η παράμετρος έχει οριστεί στο 0 από προεπιλογή.
Επανεκκίνηση μηχανισμού (Κάντε μια ερώτηση)
- Αυτή η δυνατότητα χρησιμοποιείται για την επανεκκίνηση της εκπαίδευσης. Για να επανεκκινήσετε την εκπαίδευση, η είσοδος BIT_ALGN_RSTRT πρέπει να βεβαιωθεί για ένα σειριακό ρολόι παλμού ρολογιού (SCLK).
- Αυτό ξεκινά τη μαλακή επαναφορά της IP, η οποία επαναφέρει το BIT_ALGN_DONE σε 0 και το BIT_ALGN_START σε 1.
Μηχανισμός παράλειψης (Κάντε μια ερώτηση)
- Αυτή η δυνατότητα χρησιμοποιείται όταν η εκπαίδευση δεν απαιτείται και η πλήρης εκπαίδευση μπορεί να παρακαμφθεί. Το BIT_ALGN_SKIP είναι είσοδος ενεργού υψηλού επιπέδου και πρέπει να επιβεβαιωθεί για να παραλείψετε την πλήρη εκπαίδευση.
- Η παράμετρος SKIP_TRNG πρέπει να οριστεί στο 1 στο πρόγραμμα διαμόρφωσης για να ενεργοποιηθεί αυτή η δυνατότητα. Αυτή η παράμετρος έχει οριστεί στο 0 από προεπιλογή.
Μηχανισμός Εκπαίδευσης που βασίζεται σε MIPI (Κάντε μια ερώτηση)
- Η παράμετρος MIPI_TRNG πρέπει να οριστεί στο 1 στο πρόγραμμα διαμόρφωσης για να ενεργοποιηθεί αυτή η δυνατότητα. Εάν οριστεί, τότε η θύρα εισόδου LP_IN προστίθεται στο CoreRxIODBitAlign.
- Η IP ανιχνεύει την πτώση της θύρας εισόδου LP_IN, η οποία υποδεικνύει την έγκυρη έναρξη του πλαισίου για την έναρξη της εκπαίδευσης.
Παράμετροι CoreRxIODBitAlign και σήματα διεπαφής
Παράμετροι GUI διαμόρφωσης (Κάντε μια ερώτηση)
Δεν υπάρχουν παράμετροι διαμόρφωσης για αυτήν την έκδοση πυρήνα.
λιμάνια (Κάντε μια ερώτηση)
Ο παρακάτω πίνακας παραθέτει τα σήματα εισόδου και εξόδου που χρησιμοποιούνται στη σχεδίαση του CoreRxIODBitAlign.
Πίνακας 3-1. Σήματα εισόδου και εξόδου
| Σύνθημα | Κατεύθυνση | Πλάτος θύρας (bits) | Περιγραφή |
| ρολόγια και Επαναφορά | |||
| ΜΕΤΑΞΙ | Εισαγωγή | 1 | Ρολόι από ύφασμα |
| PLL_LOCK | Εισαγωγή | 1 | Κλειδαριά PLL |
| ΕΠΑΝΑΦΟΡΑ | Εισαγωγή | 1 | Ενεργή-Χαμηλή ασύγχρονη επαναφορά |
| Δίαυλος δεδομένων και έλεγχος | |||
| IOD_EARLY | Εισαγωγή | 1 | Πρώιμη σημαία παρακολούθησης ματιών δεδομένων |
| IOD_LATE | Εισαγωγή | 1 | Τελευταία σημαία παρακολούθησης ματιών δεδομένων |
| IOD_ OOR | Εισαγωγή | 1 | Επισήμανση οφθαλμικής οθόνης δεδομένων εκτός εμβέλειας για γραμμή καθυστέρησης |
| BIT_ALGN_EYE_IN | Εισαγωγή | 3 | Ο χρήστης ορίζει το πλάτος της οφθαλμικής οθόνης δεδομένων |
| BIT_ALGN_RSTRT | Εισαγωγή | 1 | Επανεκκίνηση Bit Align Training (Διεκδίκηση βάσει παλμών) 1— Επανεκκίνηση προπόνησης 0— Όχι επανεκκίνηση προπόνησης |
| BIT_ALGN_CLR_FLGS | Παραγωγή | 1 | Καθαρίστε τις σημαίες Early ή Late |
| BIT_ALGN_LOAD | Παραγωγή | 1 | Φόρτωση προεπιλογής |
| BIT_ALGN_DIR | Παραγωγή | 1 | Καθυστέρηση γραμμής πάνω ή κάτω κατεύθυνση 1— Πάνω (αύξηση 1 πάτημα) 0— Κάτω (μείωση 1 πάτημα) |
| BIT_ALGN_MOVE | Παραγωγή | 1 | Αυξήστε την καθυστέρηση στον παλμό κίνησης |
| BIT_ALIGN_SKIP | Εισαγωγή | 1 | Παράλειψη εκπαίδευσης Bit Align (Διεκδίκηση βάσει επιπέδου)
1— Παράβλεψη της εκπαίδευσης και ισχύει μόνο όταν η παράμετρος SKIP_TRNG έχει οριστεί σε 1 0— Η προπόνηση πρέπει να συνεχιστεί κανονικά |
| BIT_ALIGN_HOLD | Εισαγωγή | 1 | Αναμονή εκπαίδευσης Bit Align (Διεκδίκηση βάσει επιπέδου)
1— Διατηρήστε την εκπαίδευση και ισχύει μόνο όταν η παράμετρος HOLD_TRNG έχει οριστεί σε 1 0— Η προπόνηση πρέπει να συνεχιστεί κανονικά |
| BIT_ALIGN_ERR | Παραγωγή | 1 | Σφάλμα εκπαίδευσης στοίχισης δυαδικών ψηφίων (διαβεβαίωση βάσει επιπέδου) 1— Σφάλμα 0— Κανένα σφάλμα |
| BIT_ALGN_START | Παραγωγή | 1 | Έναρξη εκπαίδευσης Bit Align (Διαβεβαίωση βάσει επιπέδου) 1— Ξεκίνησε 0— Δεν ξεκίνησε |
| BIT_ALGN_DONE | Παραγωγή | 1 | Ολοκληρώθηκε η εκπαίδευση Bit Align (Δήλωση βάσει επιπέδου) 1— Ολοκληρώθηκε 0— Δεν ολοκληρώθηκε |
| Σύνθημα | Κατεύθυνση | Πλάτος θύρας (bits) | Περιγραφή |
| LP_IN | Εισαγωγή | 1 | Εκπαίδευση πλαισίων που βασίζεται σε MIPI (Διαβεβαίωση βάσει επιπέδου)
1— Το σήμα Active-Low πρέπει να είναι χαμηλό για να υποδεικνύει την έναρξη του πλαισίου και πρέπει να απενεργοποιείται μόνο στο τέλος του καρέ. 0— Η προπόνηση πρέπει να συνεχιστεί κανονικά και αυτό το σήμα πρέπει να είναι συνδεδεμένο εσωτερικά χαμηλά. |
| DEM_BIT_ALGN_TAPDLY | Παραγωγή | 8 | Υπολογίζονται οι καθυστερήσεις TAP και ισχύει μόλις το BIT_ALGN_DONE οριστεί σε υψηλά επίπεδα από την IP. |
| RX_BIT_ALIGN_LEFT_WIN | Παραγωγή | 8 | Αριστερή τιμή οθόνης Data Eye
Σημείωμα: Οι τιμές ισχύουν μόνο όταν η έξοδος BIT_ALGN_DONE έχει οριστεί σε 1 και η έξοδος BIT_ALGN_START έχει οριστεί σε 0. Εάν η παράμετρος SKIP_TRNG έχει οριστεί, τότε επιστρέφει 0. |
| RX_BIT_ALIGN_RGHT_WIN | Παραγωγή | 8 | Δεξιά τιμή οθόνης Data Eye
Σημείωμα: Οι τιμές ισχύουν μόνο όταν η έξοδος BIT_ALGN_DONE έχει οριστεί σε 1 και η έξοδος BIT_ALGN_START έχει οριστεί σε 0. Εάν η παράμετρος SKIP_TRNG έχει οριστεί, τότε επιστρέφει 0. |
Εφαρμογή CoreRxIODBitAlign στη σουίτα Libero Design
SmartDesign (Κάντε μια ερώτηση)
- Το CoreRxIODBitAlign είναι προεγκατεστημένο στο περιβάλλον σχεδίασης ανάπτυξης IP SmartDesign. Το παρακάτω σχήμα δείχνει ένα πρώηνample του instantiated CoreRxIODBitAlign.
- Ο πυρήνας διαμορφώνεται χρησιμοποιώντας το παράθυρο διαμόρφωσης στο SmartDesign, όπως φαίνεται στο Σχήμα 4-2.
- Για περισσότερες πληροφορίες σχετικά με τη χρήση του SmartDesign για τη δημιουργία και τη δημιουργία πυρήνων, βλ Οδηγός χρήσης SmartDesign.
Διαμόρφωση CoreRxIODBitAlign στο SmartDesign (Κάντε μια ερώτηση)
- Ο πυρήνας διαμορφώνεται χρησιμοποιώντας το γραφικό περιβάλλον διαμόρφωσης στο SmartDesign όπως φαίνεται στην παρακάτω εικόνα.
Ροές προσομοίωσης (Κάντε μια ερώτηση)
- Το testbench χρήστη για το CoreRxIODBitAlign περιλαμβάνεται σε όλες τις εκδόσεις.
- Για να εκτελέσετε προσομοιώσεις, εκτελέστε το ακόλουθο βήμα: επιλέξτε τη ροή User Testbench στο SmartDesign και, στη συνέχεια, κάντε κλικ στην επιλογή Save and Generate στο παράθυρο Generate.
- Το User testbench επιλέγεται μέσω του core testbench Configuration GUI. Όταν το SmartDesign δημιουργεί το έργο Libero® SoC, εγκαθιστά τον πάγκο δοκιμών χρήστη files.
- Για να εκτελέσετε τον πάγκο δοκιμών χρήστη, ορίστε τη ρίζα σχεδίασης στο στιγμιότυπο CoreRxIODBitAlign στο παράθυρο ιεραρχίας σχεδίασης Libero SoC και, στη συνέχεια, κάντε κλικ στην επιλογή Προσομοίωση στο παράθυρο Ροή σχεδίασης Libero SoC.
- Αυτό καλεί το ModelSim® και εκτελεί αυτόματα την προσομοίωση.
- Το παρακάτω σχήμα δείχνει έναν πρώηνampενός υποσυστήματος προσομοίωσης. Χρησιμοποιεί το στοιχείο IOG_IOD DDRX4 και DDTX4 σε λειτουργία loopback με το CoreRxIODBitAlign για προσομοίωση.
- Εδώ, τα δεδομένα PRBS που δημιουργούνται μεταδίδονται από το DDTX4 σειριακά στο DDRX4 και τέλος, ο ελεγκτής PRBS χρησιμοποιείται για τον έλεγχο της ακεραιότητας των δεδομένων μετά την ολοκλήρωση της εκπαίδευσης.
Σύνθεση στο Libero SoC (Κάντε μια ερώτηση)
- Για να εκτελέσετε τη σύνθεση με τη διαμόρφωση που έχει επιλεγεί στο γραφικό περιβάλλον διαμόρφωσης παραμέτρων, ορίστε τη ρίζα σχεδίασης κατάλληλα. Στην περιοχή Implement Design, στην καρτέλα Design Flow, κάντε δεξί κλικ στο Synthesize και κάντε κλικ στο Run.
Τοποθέτηση και διαδρομή στο Libero SoC (Κάντε μια ερώτηση)
- Αφού ρυθμίσετε κατάλληλα τη ρίζα σχεδίασης και εκτελέστε το Synthesis. Στην περιοχή Implement Design στην καρτέλα Design Flow, κάντε δεξί κλικ στο Place and Route και κάντε κλικ στο Run.
Ενοποίηση συστήματος (Κάντε μια ερώτηση)
- Αυτή η ενότητα υποδεικνύει τη διευκόλυνση της ενσωμάτωσης του CoreRxIODBitAlign.
- Το Rx/Tx IOG που χρησιμοποιείται υποστηρίζει πολλές λειτουργίες εισόδου και εξόδου. Αυτά τα δεδομένα και οι ρυθμοί ρολογιού μπορεί να είναι πιο αργοί και σε ορισμένες περιπτώσεις πιο γρήγοροι, με βάση τον τελικό χαρακτηρισμό του πυριτίου.
- Ο παρακάτω πίνακας παραθέτει τα δεδομένα και τον ρυθμό ρολογιού.
Πίνακας 4-1. Δεδομένα και Ρυθμός Ρολογιού
| Λειτουργία IOG | Κατεύθυνση | Σχέση μετάδοσης | Μέγιστος αναμενόμενος ρυθμός δεδομένων IO | IO Ρολόι Τιμή | Πυρήνας Ρολόι Τιμή | Τύπος δεδομένων |
| DDRX4 | Εισαγωγή | 8:1 | 1600 Mbps | 800 MHz | 200 MHz | DDR |
Το παρακάτω σχήμα δείχνει έναν πρώηνample της ενοποίησης υποσυστήματος CoreRXIODBitAlign.
- Το προηγούμενο υποσύστημα χρησιμοποιεί το στοιχείο IOG_IOD DDRX4 και DDTX4 σε λειτουργία Loopback με το CoreRxIODBitAlign για προσομοίωση. Εδώ, τα δεδομένα PRBS που δημιουργούνται μεταδίδονται από το IOG_IOD_DDRTX4_0, σειριακά στο IOG_IOD_DDRX4_PF_0.
- Το CoreRxIODBitAlign εκτελεί την εκπαίδευση (το BIT_ALIGN_START ορίστηκε σε 1, το BIT_ALIGN_DONE ορίστηκε σε 0) με το στοιχείο IOG_IOD_DDRX4_PF_0 και, τέλος, μόλις ολοκληρωθεί η εκπαίδευση (BIT_ALIGN_START ορίστηκε σε 0, το BIT_ALIGN_DONE ορίστηκε για έλεγχο ακεραιότητας PRBS1).
πάγκος δοκιμών (Κάντε μια ερώτηση)
- Ένας ενοποιημένος πάγκος δοκιμών χρησιμοποιείται για την επαλήθευση και τη δοκιμή του CoreRxIODBitAlign που ονομάζεται πάγκος δοκιμών χρήστη.
Χρήστης Testbench (Κάντε μια ερώτηση)
- Ο πάγκος δοκιμών χρήστη περιλαμβάνεται στις εκδόσεις του CoreRxIODBitAlign που επαληθεύει μερικά χαρακτηριστικά του CoreRxIODBitAlign. Το παρακάτω σχήμα δείχνει τον πάγκο δοκιμών χρηστών CoreRxIODBitAlign.
- Όπως φαίνεται στο προηγούμενο σχήμα, ο πάγκος δοκιμών χρήστη αποτελείται από ένα Microchip DirectCore CoreRxIODBitAlign DUT, PRBS_GEN, PRBS_CHK, CCC, IOG_IOD_TX και IOG_IOD_RX για επαλήθευση σε λειτουργία Loopback.
- Το Clock Conditioning Circuit (CCC) οδηγεί τα CORE_CLK και IO_CLK όταν το ρολόι είναι σταθερό.
- Το PRBS_GEN οδηγεί τα παράλληλα δεδομένα στο IOG_IOD_TX και, στη συνέχεια, το IOG_ID_RX λαμβάνει τα σειριακά δεδομένα παράλληλα.
- Το CoreRxIODBitAlign DUT εκτελεί την εκπαίδευση με σήματα IOD_CTRL. Μόλις ολοκληρωθεί η εκπαίδευση, το μπλοκ PRBS_CHK ενεργοποιείται για να ελέγξει τα δεδομένα από το μπλοκ IOG_IOD_RX για ακεραιότητα δεδομένων.
Σπουδαίος: Το testbench χρήστη υποστηρίζει μόνο τη σταθερή διαμόρφωση.
Διαγράμματα χρονισμού
- Αυτή η ενότητα περιγράφει το διάγραμμα χρονισμού του CoreRxIODBitAlign.
Διάγραμμα χρονισμού εκπαίδευσης CoreRxIODBitAlign (Κάντε μια ερώτηση)
- Το παρακάτω διάγραμμα χρονισμού είναι ένα εξample μιας ακολουθίας προπόνησης με τις ακόλουθες παραμέτρους.
- Το CoreRxIODBitAlign λειτουργεί με βάση το ρολόι Fabric ή SCLK ή OUT2_FABCLK_* από το στοιχείο CCC ή PLL και το στοιχείο PF_IOD_GENERIC_RX IOD χρησιμοποίησε έργα με βάση το OUT*_HS_IO_CLK_* ή το ρολόι τράπεζας ή το BCLK για ευθυγράμμιση bit. Εδώ, το στοιχείο PF_IOD_GENERIC_RX IOD λαμβάνει τα σειριακά δεδομένα για ευθυγράμμιση bit. Για π.χampΓια παράδειγμα, εάν ο απαιτούμενος ρυθμός δεδομένων είναι 1000 Mbps σε λειτουργία Fabric DDRx4, τότε το OUT2_FABCLK_0 ή το SCLK πρέπει να οδηγηθεί από το στοιχείο PLL ή CCC ως 125 MHz και το OUT0_HS_IO_CLK_0 ή το BCLK σε PF_IOD_GENERIC_RX500Hz πρέπει να είναι XNUMX.
- Το CoreRxIODBitAlign ξεκινά την εκπαίδευση μόλις το PLL_LOCK είναι σταθερό και φτάσει ψηλά. Στη συνέχεια, ξεκινά η προπόνηση οδηγώντας το BIT_ALGN_START ως το υψηλό και το BIT_ALGN_DONE στο χαμηλότερο σημείο και στη συνέχεια οδηγεί την έξοδο BIT_ALGN_LOAD για να φορτώσει τις προεπιλεγμένες ρυθμίσεις στο στοιχείο PF_IOD_GENERIC_RX. Το BIT_ALGN_CLR_FLGS χρησιμοποιείται για την εκκαθάριση των σημαιών IOD_EARLY, IOD_LATE και BIT_ALGN_OOR.
- Το CoreRxIODBitAlign προχωρά με BIT_ALGN_MOVE ακολουθούμενο από BIT_ALGN_CLR_FLGS για κάθε TAP και καταγράφει τις σημαίες IOD_EARLY και IOD_LATE. Μόλις το BIT_ALGN_OOR οριστεί υψηλό από το στοιχείο PF_IOD_GENERIC_RX, το CoreRxIODBitAlign σαρώνει τις καταγεγραμμένες σημαίες EARLY και LATE και βρίσκει τις βέλτιστες σημαίες Early και Late για να υπολογίσει τις απαιτούμενες καθυστερήσεις TAP για την ευθυγράμμιση ρολογιού και bit δεδομένων.
- Το CoreRxIODBitAlign φορτώνει τις υπολογισμένες καθυστερήσεις TAP και οδηγεί BIT_ALGN_START χαμηλό και BIT_ALGN_DONE υψηλό για να υποδείξει την ολοκλήρωση της εκπαίδευσης.
- Το CoreRxIODBitAlign συνεχίζει την επανεκπαίδευση δυναμικά εάν εντοπίσει θορυβώδη ισχυρισμό ανάδρασης IOD_EARLY ή IOD_LATE από το στοιχείο PF_IOD_GENERIC_RX. Εδώ, το BIT_ALGN_DONE επαναφέρεται και οδηγείται χαμηλά και το BIT_ALGN_START οδηγείται ξανά ψηλά από το CoreRxIODBitAlign για να υποδείξει την επανεκκίνηση της εκπαίδευσης. Ο μετρητής τάιμ άουτ όταν φτάσει στη συνθήκη τάιμ άουτ, επιβεβαιώνει το BIT_ALGN_ERR στο τέλος της προπόνησης.
- Το CoreRxIODBitAlign παρέχει επίσης έναν μηχανισμό επανεκκίνησης για τον τελικό χρήστη για επανεκκίνηση της εκπαίδευσης όποτε απαιτείται. Η είσοδος BIT_ALGN_RSTRT είναι ενεργή-υψηλός παλμός πρέπει να οδηγείται ψηλά, π.χ.ample, οκτώ ρολόγια.
- Εδώ το BIT_ALGN_DONE επαναφέρεται και κατευθύνεται χαμηλά και το BIT_ALGN_START οδηγείται ξανά ψηλά από το CoreRxIODBitAlign, για να υποδείξει την νέα αρχή της εκπαίδευσης.
- Το CoreRxIODBitAlign παρέχει επίσης έναν μηχανισμό συγκράτησης για να κρατάτε την εκπαίδευση στη μέση. Εδώ, η παράμετρος HOLD_TRNG πρέπει να οριστεί σε 1 και, στη συνέχεια, το CoreRxIODBitAlign χρησιμοποιεί την είσοδο BIT_ALGN_HOLD και πρέπει να επιβεβαιώσει το ενεργό-υψηλό επίπεδο μέχρι να απαιτήσει το CoreRxIODBitAlign να κρατήσει την εκπαίδευση και στη συνέχεια να συνεχίσει την εκπαίδευση μόλις η είσοδος BIT_ALGN_HOLD πέσει χαμηλά.
Πρόσθετες αναφορές
- Αυτή η ενότητα παρέχει μια λίστα με πρόσθετες πληροφορίες.
- Για ενημερώσεις και πρόσθετες πληροφορίες σχετικά με το λογισμικό, τις συσκευές και το υλικό, επισκεφθείτε τις σελίδες Πνευματικής Ιδιοκτησίας στο Πυρήνες πνευματικής ιδιοκτησίας μικροτσίπ FPGA.
Γνωστά ζητήματα και λύσεις (Κάντε μια ερώτηση)
- Δεν υπάρχουν γνωστοί περιορισμοί ή λύσεις στο CoreRxIODBitAlign v2.3.
Λειτουργίες και συσκευές που έχουν διακοπεί (Κάντε μια ερώτηση)
- Δεν υπάρχουν λειτουργίες και συσκευές που έχουν διακοπεί στο CoreRxIODBitAlign v2.3.
Επιλυμένα Θέματα
- Ο παρακάτω πίνακας παραθέτει όλα τα ζητήματα που επιλύθηκαν για τις διάφορες εκδόσεις CoreRxIODbitAlign.
Πίνακας 7-1. Επιλυμένα Θέματα
| Ελευθέρωση | Περιγραφή |
| 2.3 | Δεν υπάρχουν επιλυμένα ζητήματα σε αυτήν την έκδοση v2.3 |
| 2.2 | Δεν υπάρχουν επιλυμένα ζητήματα σε αυτήν την έκδοση v2.2 |
| 1.0 | Αρχική Έκδοση |
Χρήση και απόδοση συσκευής
Η μακροεντολή CoreRxIODBitAlign υλοποιείται στις οικογένειες που αναφέρονται στον παρακάτω πίνακα.
Πίνακας 8-1. Χρήση και απόδοση συσκευής
| Συσκευή Καθέκαστα | FPGA Πόροι | Απόδοση (MHz) | |||
| Οικογένεια | Συσκευή | DFF | LUTs | Λογική Στοιχεία | ΜΕΤΑΞΙ |
| PolarFire® | MPF300TS | 788 | 1004 | 1432 | 261 |
| PolarFire SoC | MPF250TS | 788 | 1004 | 1416 | 240 |
- Σημαντικό: Το Τα δεδομένα στον προηγούμενο πίνακα επιτυγχάνονται χρησιμοποιώντας το Libero® SoC v2023.2.
- Τα δεδομένα στον προηγούμενο πίνακα επιτυγχάνονται χρησιμοποιώντας τυπικές ρυθμίσεις σύνθεσης και διάταξης.
- Οι ακόλουθες παράμετροι GUI διαμόρφωσης ανώτατου επιπέδου έχουν τροποποιηθεί από τις προεπιλεγμένες τιμές τους.
- Οι παρακάτω είναι οι προεπιλεγμένες τιμές:
- SKIP_TRNG = 1
- HOLD_TRNG = 1
- MIPI_TRNG = 1
- DEM_TAP_WAIT_CNT_WIDTH = 3
- Ακολουθούν οι περιορισμοί ρολογιού που χρησιμοποιούνται για την επίτευξη των αριθμών απόδοσης:
- SCLK = 200 MHz
- Βαθμός ταχύτητας = −1
- Η παροχή υπολογίζεται ως εξής: (Πλάτος bit/Αριθμός κύκλων) × Ρυθμός ρολογιού (Απόδοση).
Ιστορικό αναθεώρησης
Το ιστορικό αναθεωρήσεων περιγράφει τις αλλαγές που εφαρμόστηκαν στο έγγραφο. Οι αλλαγές παρατίθενται με αναθεώρηση, ξεκινώντας από την πιο πρόσφατη δημοσίευση.
Πίνακας 9-1. Ιστορικό αναθεώρησης
| Αναθεώρηση | Ημερομηνία | Περιγραφή |
| B | 02/2024 | Ακολουθεί η λίστα των αλλαγών στην αναθεώρηση Β του εγγράφου:
• Ενημερώθηκε για CoreRxIODBitAlign v2.3 • Προστέθηκαν πληροφορίες καταγραφής αλλαγών στην ενότητα Εισαγωγή • Ενημερώθηκε 8. Ενότητα χρήσης και απόδοσης συσκευής • Προστέθηκε 7. Ενότητα Επιλυμένα Ζητήματα |
| A | 03/2022 | Ακολουθεί η λίστα των αλλαγών στην αναθεώρηση Α του εγγράφου:
• Το έγγραφο μετεγκαταστάθηκε στο πρότυπο Microchip • Ο αριθμός εγγράφου άλλαξε από 50200861 σε DS50003255 |
| 3 | — | Ακολουθεί η λίστα των αλλαγών στην αναθεώρηση 3 του εγγράφου:
• Ενημερώθηκε για CoreRxIODBitAlign v2.2. • Ενημερώθηκε ο οδηγός χρήσης για αριστερό και δεξιό μάτι δεδομένων στο επάνω μέρος. Για πρόσθετες πληροφορίες, ανατρέξτε στο Σχήμα 2-1 και 3.2. λιμάνια. |
| 2 | — | Ακολουθεί η λίστα των αλλαγών στην αναθεώρηση 2 του εγγράφου:
• Ενημερώθηκε για CoreRxIODBitAlign v2.1. • Ενημερώθηκε: 2. Περιγραφή λειτουργίας και 5. Διαγράμματα χρονισμού. |
| 1 | — | Η αναθεώρηση 1.0 ήταν η πρώτη δημοσίευση αυτού του εγγράφου. Δημιουργήθηκε για το CoreRxIODBitAlign v2.0. |
Υποστήριξη FPGA μικροτσίπ
- Η ομάδα προϊόντων Microchip FPGA υποστηρίζει τα προϊόντα της με διάφορες υπηρεσίες υποστήριξης, όπως Εξυπηρέτηση Πελατών, Κέντρο τεχνικής υποστήριξης πελατών, webιστοσελίδα και γραφεία πωλήσεων σε όλο τον κόσμο.
- Προτείνεται στους πελάτες να επισκεφτούν τους διαδικτυακούς πόρους της Microchip πριν επικοινωνήσουν με την υποστήριξη, καθώς είναι πολύ πιθανό τα ερωτήματά τους να έχουν ήδη απαντηθεί.
- Επικοινωνήστε με το Κέντρο Τεχνικής Υποστήριξης μέσω του webτοποθεσία στο www.microchip.com/support. Αναφέρετε το
- Αριθμός ανταλλακτικού συσκευής FPGA, επιλέξτε την κατάλληλη κατηγορία περίπτωσης και μεταφορτώστε το σχέδιο files κατά τη δημιουργία θήκης τεχνικής υποστήριξης.
- Επικοινωνήστε με την Εξυπηρέτηση Πελατών για μη τεχνική υποστήριξη προϊόντων, όπως τιμολόγηση προϊόντων, αναβαθμίσεις προϊόντων, πληροφορίες ενημέρωσης, κατάσταση παραγγελίας και εξουσιοδότηση.
- Από τη Βόρεια Αμερική, καλέστε το 8002621060
- Από τον υπόλοιπο κόσμο, καλέστε στο 6503184460
- Φαξ, από οπουδήποτε στον κόσμο, 6503188044
Πληροφορίες μικροτσίπ
Το μικροτσίπ Webτοποθεσία
- Το Microchip παρέχει ηλεκτρονική υποστήριξη μέσω της εταιρείας μας webτοποθεσία στο www.microchip.com/. Αυτό webο ιστότοπος χρησιμοποιείται για τη δημιουργία files και πληροφορίες εύκολα διαθέσιμες στους πελάτες. Μερικό από το διαθέσιμο περιεχόμενο περιλαμβάνει:
- Υποστήριξη προϊόντων – Φύλλα δεδομένων και σφάλματα, σημειώσεις εφαρμογής και sampπρογράμματα, πόροι σχεδιασμού, οδηγοί χρήστη και έγγραφα υποστήριξης υλικού, πιο πρόσφατες εκδόσεις λογισμικού και αρχειοθετημένο λογισμικό
- Γενική Τεχνική Υποστήριξη – Συχνές ερωτήσεις (FAQs), αιτήματα τεχνικής υποστήριξης, διαδικτυακές ομάδες συζήτησης, λίστα μελών προγράμματος συνεργατών σχεδιασμού μικροτσίπ
- Business of Microchip - Οδηγοί επιλογής προϊόντων και παραγγελιών, τελευταία δελτία τύπου Microchip, λίστα σεμιναρίων και εκδηλώσεων, καταχωρίσεις γραφείων πωλήσεων Microchip, διανομέων και αντιπροσώπων εργοστασίων
Υπηρεσία ειδοποιήσεων αλλαγής προϊόντος
- Η υπηρεσία ειδοποίησης αλλαγής προϊόντος της Microchip βοηθά τους πελάτες να ενημερώνονται για τα προϊόντα Microchip.
- Οι συνδρομητές θα λαμβάνουν ειδοποιήσεις μέσω email κάθε φορά που υπάρχουν αλλαγές, ενημερώσεις, αναθεωρήσεις ή σφάλματα που σχετίζονται με μια συγκεκριμένη οικογένεια προϊόντων ή ένα εργαλείο ανάπτυξης που ενδιαφέρει.
- Για να εγγραφείτε, μεταβείτε στο www.microchip.com/pcn και ακολουθήστε τις οδηγίες εγγραφής.
Υποστήριξη Πελατών
- Οι χρήστες προϊόντων Microchip μπορούν να λάβουν βοήθεια μέσω πολλών καναλιών:
- Διανομέας ή Αντιπρόσωπος
- Τοπικό Γραφείο Πωλήσεων
- Μηχανικός Ενσωματωμένων Λύσεων (ESE)
- Τεχνική Υποστήριξη
- Οι πελάτες θα πρέπει να επικοινωνήσουν με τον διανομέα, τον αντιπρόσωπό τους ή την ESE για υποστήριξη. Τα τοπικά γραφεία πωλήσεων είναι επίσης διαθέσιμα για να βοηθήσουν τους πελάτες. Σε αυτό το έγγραφο περιλαμβάνεται κατάλογος γραφείων πωλήσεων και τοποθεσιών.
- Διατίθεται τεχνική υποστήριξη μέσω του website στη διεύθυνση: www.microchip.com/support
Δυνατότητα προστασίας κωδικών συσκευών μικροτσίπ
- Σημείωμα τις ακόλουθες λεπτομέρειες της δυνατότητας προστασίας κωδικών σε προϊόντα Microchip.
- Τα προϊόντα μικροτσίπ πληρούν τις προδιαγραφές που περιέχονται στο συγκεκριμένο φύλλο δεδομένων μικροτσίπ τους.
- Η Microchip πιστεύει ότι η οικογένεια προϊόντων της είναι ασφαλής όταν χρησιμοποιείται με τον προβλεπόμενο τρόπο, εντός των προδιαγραφών λειτουργίας και υπό κανονικές συνθήκες.
- Το Microchip εκτιμά και προστατεύει επιθετικά τα δικαιώματα πνευματικής ιδιοκτησίας του. Οι προσπάθειες παραβίασης των χαρακτηριστικών προστασίας κωδικών των προϊόντων Microchip απαγορεύονται αυστηρά και ενδέχεται να παραβιάζουν τον Νόμο για τα δικαιώματα πνευματικής ιδιοκτησίας στην ψηφιακή εποχή.
- Ούτε το Microchip ούτε οποιοσδήποτε άλλος κατασκευαστής ημιαγωγών μπορεί να εγγυηθεί την ασφάλεια του κώδικά του. Η προστασία με κωδικό δεν σημαίνει ότι εγγυόμαστε ότι το προϊόν είναι «άθραυστο».
- Η προστασία κωδικών εξελίσσεται συνεχώς. Η Microchip δεσμεύεται να βελτιώνει συνεχώς τα χαρακτηριστικά προστασίας κωδικών των προϊόντων μας.
Νομική ειδοποίηση
- Αυτή η δημοσίευση και οι πληροφορίες στο παρόν μπορούν να χρησιμοποιηθούν μόνο με προϊόντα Microchip, συμπεριλαμβανομένου του σχεδιασμού, της δοκιμής και της ενσωμάτωσης προϊόντων Microchip στην εφαρμογή σας. Η χρήση αυτών των πληροφοριών με οποιονδήποτε άλλο τρόπο παραβιάζει αυτούς τους όρους. Οι πληροφορίες σχετικά με τις εφαρμογές συσκευών παρέχονται μόνο για τη δική σας διευκόλυνση και ενδέχεται να αντικατασταθούν από ενημερώσεις. Είναι δική σας ευθύνη να διασφαλίσετε ότι η αίτησή σας πληροί τις προδιαγραφές σας. Επικοινωνήστε με το τοπικό γραφείο πωλήσεων Microchip για πρόσθετη υποστήριξη ή λάβετε πρόσθετη υποστήριξη στο www.microchip.com/en-us/support/design-help/client-support-services.
- ΑΥΤΕΣ ΟΙ ΠΛΗΡΟΦΟΡΙΕΣ ΠΑΡΕΧΟΝΤΑΙ ΑΠΟ ΤΟ MICROCHIP «AS IS». Το MICROCHIP ΔΕΝ ΠΑΡΕΧΕΙ ΚΑΜΙΑ ΔΗΛΩΣΗ Ή ΕΓΓΥΗΣΗ ΟΠΟΙΟΥΔΗΠΟΤΕ ΕΙΔΟΥΣ ΡΗΤΗ Ή ΣΙΩΠΗΡΗ, ΓΡΑΠΤΗ Ή ΠΡΟΦΟΡΙΚΗ, ΝΟΜΙΚΕΣ Ή ΑΛΛΙΩΣ, ΣΧΕΤΙΚΑ ΜΕ ΤΙΣ ΠΛΗΡΟΦΟΡΙΕΣ ΠΟΥ ΠΕΡΙΛΑΜΒΑΝΟΥΝ ΑΛΛΑ ΟΧΙ ΠΕΡΙΟΡΙΣΜΕΝΕΣ ΜΗ ΠΑΡΑΒΙΑΣΗ, ΕΜΠΟΡΕΥΣΙΜΟΤΗΤΑ ΚΑΙ ΚΑΤΑΛΛΗΛΟΤΗΤΑ ΓΙΑ ΣΥΓΚΕΚΡΙΜΕΝΟ ΣΚΟΠΟ Ή ΕΓΓΥΗΣΕΙΣ ΣΧΕΤΙΚΑ ΜΕ ΤΗΝ ΚΑΤΑΣΤΑΣΗ, ΤΗΝ ΠΟΙΟΤΗΤΑ Ή ΤΗΝ ΑΠΟΔΟΣΗ ΤΟΥ.
- ΣΕ ΚΑΜΙΑ ΠΕΡΙΠΤΩΣΗ Ο ΜΙΚΡΟΤΣΙΠ ΔΕΝ ΕΙΝΑΙ ΥΠΕΥΘΥΝΟΣ ΓΙΑ ΟΠΟΙΑΔΗΠΟΤΕ ΕΜΜΕΣΗ, ΕΙΔΙΚΗ, ΤΙΜΩΡΙΚΗ, ΣΥΜΠΤΩΜΑΤΙΚΗ Ή ΣΥΝΕΠΕΙΡΗ ΑΠΩΛΕΙΑ, ΖΗΜΙΑ, ΚΟΣΤΟΣ Ή ΔΑΠΑΝΗ ΟΠΟΙΟΥΔΗΠΟΤΕ ΕΙΔΟΥΣ ΣΧΕΤΙΚΑ ΜΕ ΤΗΝ ΕΞΟΔΑ, ΤΣΙΠ ΕΧΕΙ ΣΥΜΒΟΥΛΗΘΕΙ ΑΠΟ ΤΟΥΣ ΠΙΘΑΝΟΤΗΤΑ Ή ΟΙ ΖΗΜΙΕΣ ΕΙΝΑΙ ΠΡΟΒΛΕΨΙΜΕΣ. ΣΤΟΝ ΠΛΗΡΗ ΒΑΘΜΟ ΠΟΥ ΕΠΙΤΡΕΠΕΤΑΙ ΑΠΟ ΤΟ ΝΟΜΟ, Η ΣΥΝΟΛΙΚΗ ΕΥΘΥΝΗ ΤΗΣ ΜΙΚΡΟΤΣΙΠ ΓΙΑ ΟΛΕΣ ΤΙΣ ΑΞΙΩΣΕΙΣ ΜΕ ΟΠΟΙΟΝΔΗΠΟΤΕ ΤΡΟΠΟ ΣΧΕΤΙΚΑ ΜΕ ΤΙΣ ΠΛΗΡΟΦΟΡΙΕΣ Ή ΜΕ ΤΗ ΧΡΗΣΗ ΤΟΥ ΔΕΝ ΘΑ ΥΠΕΡΒΑΙΝΕΙ ΤΟΝ ΑΡΙΘΜΟ ΤΩΝ ΤΕΛΩΝ, ΕΑΝ ΥΠΑΡΧΕΙ, ΑΥΤΟ ΠΛΗΡΟΦΟΡΙΕΣ ΕΣΥ.
- Η χρήση των συσκευών Microchip σε εφαρμογές υποστήριξης ζωής ή/και ασφάλειας είναι εξ ολοκλήρου με κίνδυνο του αγοραστή και ο αγοραστής συμφωνεί να υπερασπιστεί, να αποζημιώσει και να διατηρήσει το αβλαβές Microchip από τυχόν ζημιές, αξιώσεις, κοστούμια ή έξοδα που προκύπτουν από αυτή τη χρήση. Καμία άδεια δεν μεταβιβάζεται, σιωπηρά ή με άλλο τρόπο, βάσει οποιωνδήποτε δικαιωμάτων πνευματικής ιδιοκτησίας Microchip, εκτός εάν αναφέρεται διαφορετικά.
Εμπορικά σήματα
- Το όνομα και το λογότυπο Microchip, το λογότυπο Microchip, Adaptec, AVR, λογότυπο AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LinktyS, LANMDX, ma MediaLB, megaAVR, Microsemi, λογότυπο Microsemi, MOST, MOST λογότυπο, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, λογότυπο PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST, SST Logoymri, , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron και XMEGA είναι σήματα κατατεθέντα της Microchip Technology Incorporated στις ΗΠΑ και σε άλλες χώρες.
- AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, πάγκος κινητήρα, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, λογότυπο ProASIC Plus, Quiet-Wire, SyncFord , TimeCesium, TimeHub, TimePictra, TimeProvider και ZL είναι σήματα κατατεθέντα της Microchip Technology Incorporated στις Η.Π.Α.
- Παρακείμενο κλειδί καταστολής, AKS, αναλογικό για την ψηφιακή εποχή, οποιοσδήποτε πυκνωτής, AnyIn, AnyOut, Αυξημένη εναλλαγή, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoAutomotive, CryptoCompanion τσούξιμο , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, IntelliMOS, Συνδεσιμότητα Inter-Chip, JitterBlocker, Knob-on-MarginxDink, ΜέγιστηView, membrane, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureS , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O,
- απλός χάρτης, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock,
- Τα XpressConnect και ZENA είναι εμπορικά σήματα της Microchip Technology Incorporated στις ΗΠΑ και σε άλλες χώρες.
- Το SQTP είναι σήμα εξυπηρέτησης της Microchip Technology Incorporated στις ΗΠΑ
- Τα σήματα Adaptec, Frequency on Demand, Silicon Storage Technology και Symmcom είναι σήματα κατατεθέντα της Microchip Technology Inc. σε άλλες χώρες.
- Το GestIC είναι σήμα κατατεθέν της Microchip Technology Germany II GmbH & Co. KG, θυγατρικής της Microchip Technology Inc., σε άλλες χώρες.
- Όλα τα άλλα εμπορικά σήματα που αναφέρονται στο παρόν αποτελούν ιδιοκτησία των αντίστοιχων εταιρειών τους.
- © 2024, Microchip Technology Incorporated και οι θυγατρικές της. Ολα τα δικαιώματα διατηρούνται.
- ISBN: 9781668339879
Σύστημα Διαχείρισης Ποιότητας
- Για πληροφορίες σχετικά με τα Συστήματα Διαχείρισης Ποιότητας της Microchip, επισκεφθείτε www.microchip.com/quality.
Πωλήσεις και εξυπηρέτηση σε όλο τον κόσμο
| ΑΜΕΡΙΚΗ | ΑΣΙΑΣ/Ειρηνικού | ΑΣΙΑΣ/Ειρηνικού | ΕΥΡΩΠΗ |
| Εταιρικός Γραφείο
2355 West Chandler Blvd. Chandler, AZ 85224-6199 Τηλ: 480-792-7200 Φαξ: 480-792-7277 Τεχνική Υποστήριξη: www.microchip.com/support Web Διεύθυνση: www.microchip.com Ατλάντα Duluth, GA Τηλ: 678-957-9614 Φαξ: 678-957-1455 Όστιν, Τέξας Τηλ: 512-257-3370 Βοστώνη Westborough, MA Τηλ: 774-760-0087 Φαξ: 774-760-0088 Σικάγο Itasca, IL Τηλ: 630-285-0071 Φαξ: 630-285-0075 Ντάλας Addison, Τέξας Τηλ: 972-818-7423 Φαξ: 972-818-2924 Ντιτρόιτ Novi, MI Τηλ: 248-848-4000 Χιούστον, TX Τηλ: 281-894-5983 Ινδιανάπολη Noblesville, IN Τηλ: 317-773-8323 Φαξ: 317-773-5453 Τηλ: 317-536-2380 Λος Άντζελες Mission Viejo, CA Τηλ: 949-462-9523 Φαξ: 949-462-9608 Τηλ: 951-273-7800 Ράλεϊ, NC Τηλ: 919-844-7510 Νέος Υόρκη, NY Τηλ: 631-435-6000 San Χοσέ, CA Τηλ: 408-735-9110 Τηλ: 408-436-4270 Καναδάς – Τορόντο Τηλ: 905-695-1980 Φαξ: 905-695-2078 |
Αυστραλία – Σίδνεϊ
Τηλ: 61-2-9868-6733 Κίνα – Πεκίνο Τηλ: 86-10-8569-7000 Κίνα – Τσενγκντού Τηλ: 86-28-8665-5511 Κίνα – Τσονγκκίνγκ Τηλ: 86-23-8980-9588 Κίνα – Ντονγκουάν Τηλ: 86-769-8702-9880 Κίνα – Γκουανγκζού Τηλ: 86-20-8755-8029 Κίνα – Χανγκζού Τηλ: 86-571-8792-8115 Κίνα – Χονγκ Κονγκ SAR Τηλ: 852-2943-5100 Κίνα – Ναντζίνγκ Τηλ: 86-25-8473-2460 Κίνα – Κινγκντάο Τηλ: 86-532-8502-7355 Κίνα – Σαγκάη Τηλ: 86-21-3326-8000 Κίνα – Σενγιάνγκ Τηλ: 86-24-2334-2829 Κίνα – Σενζέν Τηλ: 86-755-8864-2200 Κίνα – Σούτζου Τηλ: 86-186-6233-1526 Κίνα – Γουχάν Τηλ: 86-27-5980-5300 Κίνα – Xian Τηλ: 86-29-8833-7252 Κίνα – Ξιαμέν Τηλ: 86-592-2388138 Κίνα – Ζουχάι Τηλ: 86-756-3210040 |
Ινδία – Μπανγκαλόρ
Τηλ: 91-80-3090-4444 Ινδία – Νέο Δελχί Τηλ: 91-11-4160-8631 Ινδία – Πούνε Τηλ: 91-20-4121-0141 Ιαπωνία – Οσάκα Τηλ: 81-6-6152-7160 Ιαπωνία – Τόκιο Τηλ: 81-3-6880- 3770 Κορέα – Daegu Τηλ: 82-53-744-4301 Κορέα – Σεούλ Τηλ: 82-2-554-7200 Μαλαισία – Κουάλα Λουμπούρ Τηλ: 60-3-7651-7906 Μαλαισία – Πενάνγκ Τηλ: 60-4-227-8870 Φιλιππίνες – Μανίλα Τηλ: 63-2-634-9065 Σιγκαπούρη Τηλ: 65-6334-8870 Ταϊβάν – Χσιν Τσου Τηλ: 886-3-577-8366 Ταϊβάν – Καοσιούνγκ Τηλ: 886-7-213-7830 Ταϊβάν - Ταϊπέι Τηλ: 886-2-2508-8600 Σιάμ – Μπανγκόκ Τηλ: 66-2-694-1351 Βιετνάμ – Χο Τσι Μινχ Τηλ: 84-28-5448-2100 |
Αυστρία – Wels
Τηλ: 43-7242-2244-39 Φαξ: 43-7242-2244-393 Δανία – Κοπεγχάγη Τηλ: 45-4485-5910 Φαξ: 45-4485-2829 Φινλανδία – Espoo Τηλ: 358-9-4520-820 Γαλλία - Παρίσι Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Γερμανία – Garching Τηλ: 49-8931-9700 Γερμανία – Χάαν Τηλ: 49-2129-3766400 Γερμανία – Heilbronn Τηλ: 49-7131-72400 Γερμανία – Καρλσρούη Τηλ: 49-721-625370 Γερμανία – Μόναχο Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Γερμανία – Rosenheim Τηλ: 49-8031-354-560 Ισραήλ – Ra'anana Τηλ: 972-9-744-7705 Ιταλία – Μιλάνο Τηλ: 39-0331-742611 Φαξ: 39-0331-466781 Ιταλία – Πάδοβα Τηλ: 39-049-7625286 Ολλανδία – Drunen Τηλ: 31-416-690399 Φαξ: 31-416-690340 Νορβηγία – Τρόντχαϊμ Τηλ: 47-72884388 Πολωνία – Βαρσοβία Τηλ: 48-22-3325737 Ρουμανία – Βουκουρέστι Tel: 40-21-407-87-50 Ισπανία - Μαδρίτη Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Σουηδία – Γκέτεμποργκ Tel: 46-31-704-60-40 Σουηδία – Στοκχόλμη Τηλ: 46-8-5090-4654 Ηνωμένο Βασίλειο – Wokingham Τηλ: 44-118-921-5800 Φαξ: 44-118-921-5820 |
Έγγραφα / Πόροι
 |
Ελεγκτής συσκευής MICROCHIP v2.3 Gen 2 [pdf] Οδηγός χρήστη v2.3, v2.2, v2.3 Gen 2 Device Controller, v2.3, Gen 2 Device Controller, Device Controller, Controller |
