MICROCHIP v2.3 Gen 2 ຄູ່ມືຜູ້ໃຊ້ຄວບຄຸມອຸປະກອນ

IP ການຝຶກອົບຮົມທົ່ວໄປ CoreRxIODBitAlign ນີ້ຖືກນໍາໃຊ້ໃນ IO gearing block ໃນເສັ້ນທາງ Rx ສໍາລັບ Bit Alignment ເອກະລາດຂອງຂໍ້ມູນຫຼືໂປໂຕຄອນຖືກນໍາໃຊ້. CoreRxIODBitAlign ອະນຸຍາດໃຫ້ທ່ານປັບຄວາມລ່າຊ້າໃນເສັ້ນທາງຂໍ້ມູນທີ່ກ່ຽວຂ້ອງກັບເສັ້ນທາງໂມງ.

ສະຫຼຸບ CoreRxIODBitAlign

ຫຼັກ ຮຸ່ນ	ເອກະສານນີ້ນຳໃຊ້ກັບ CoreRxIODBitAlign v2.3
ອຸປະກອນທີ່ຮອງຮັບ	CoreRxIODBitAlign ສະຫນັບສະຫນູນຄອບຄົວຕໍ່ໄປນີ້:
ຄອບຄົວ	• PolarFire® SoC
	• PolarFire
	ໝາຍເຫດ: ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ, ໄປຢ້ຽມຢາມ ຫນ້າຜະລິດຕະພັນ
ເຄື່ອງມືທີ່ຮອງຮັບ	ຮຽກຮ້ອງໃຫ້ມີການອອກ Libero® SoC v12.0 ຫຼືຫຼັງຈາກນັ້ນ
ການໂຕ້ຕອບທີ່ສະຫນັບສະຫນູນ	—
ໃບອະນຸຍາດ	CoreRxIODBitAlign ບໍ່ຕ້ອງການໃບອະນຸຍາດ
ຄໍາແນະນໍາການຕິດຕັ້ງ	CoreRxIODBitAlign ຕ້ອງໄດ້ຮັບການຕິດຕັ້ງໃສ່ IP Catalog ຂອງຊອບແວ Libero SoC ໂດຍອັດຕະໂນມັດ, ຜ່ານຟັງຊັນການອັບເດດ IP Catalog ໃນຊອບແວ Libero SoC, ຫຼືມັນຖືກດາວໂຫຼດດ້ວຍຕົນເອງຈາກລາຍການ. ເມື່ອຫຼັກ IP ຖືກຕິດຕັ້ງຢູ່ໃນລາຍການ IP ຊອບແວ Libero SoC, ມັນຖືກຕັ້ງຄ່າ, ສ້າງ, ແລະທັນທີພາຍໃນ SmartDesign ສໍາລັບການລວມຢູ່ໃນໂຄງການ Libero.
ການນໍາໃຊ້ອຸປະກອນແລະ ການປະຕິບັດ	ບົດສະຫຼຸບຂອງການນຳໃຊ້ ແລະຂໍ້ມູນປະສິດທິພາບສຳລັບ CoreRxIODBitAlign ແມ່ນລະບຸໄວ້ໃນ 8. ການນຳໃຊ້ອຸປະກອນ ແລະ Perຮູບແບບ

CoreRxIODBitAlign ປ່ຽນຂໍ້ມູນບັນທຶກ

ພາກນີ້ສະຫນອງການທີ່ສົມບູນແບບview ຂອງລັກສະນະທີ່ປະກອບໃຫມ່, ເລີ່ມຕົ້ນດ້ວຍການເປີດຕົວຫຼ້າສຸດ. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບບັນຫາທີ່ຖືກແກ້ໄຂ, ເບິ່ງພາກ 7. ການແກ້ໄຂບັນຫາ.

CoreRxIODBitAlign v2.3	ແມ່ນຫຍັງ ໃໝ່ • ອັບເດດສໍາລັບກົນໄກການຝຶກອົບຮົມທີ່ອີງໃສ່ MIPI
CoreRxIODBitAlign v2.2	ມີຫຍັງໃໝ່ • ເພີ່ມຕາຊ້າຍ ແລະຂວາ ແຕະຂໍ້ມູນການຊັກຊ້າໃນໂມດູນເທິງ

ຄຸນສົມບັດ

ຖາມຄໍາຖາມ

CoreRxIODBitAlign ມີຄຸນສົມບັດດັ່ງຕໍ່ໄປນີ້:

ຮອງຮັບການຈັດຮຽງບິດທີ່ມີຄວາມກວ້າງຕາແຕກຕ່າງກັນ 1–7
ຮອງຮັບ Fabric Double Data Rate (DDR) Modes ທີ່ແຕກຕ່າງກັນ 2/4/3p5/5
ສະຫນັບສະຫນູນການຂ້າມແລະ restart / ຖືກົນໄກ
ສະຫນັບສະຫນູນ Mobile Industry Processor Interface (MIPI) ການຝຶກອົບຮົມໂດຍຜ່ານການສັນຍານ LP ການເລີ່ມຕົ້ນຂອງ Frame

ຮອງຮັບ 256 Tap Delays ສໍາລັບ Bit Alignment

ຄໍາອະທິບາຍຫນ້າທີ່

ຖາມຄໍາຖາມ

CoreRxIODBitAlign ກັບການໂຕ້ຕອບ Rx IOD

ຖາມຄໍາຖາມ

ຕົວເລກຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນແຜນຜັງບລັອກລະດັບສູງຂອງ CoreRxIODBitAlign.

ຄໍາອະທິບາຍຫມາຍເຖິງອຸປະກອນ CoreRxIODBitAlign ທີ່ຮອງຮັບ PolarFire® ແລະ PolarFire SoC.

CoreRxIODBitAlign ປະຕິບັດການຝຶກອົບຮົມແລະຍັງຮັບຜິດຊອບໃນການໂຕ້ຕອບອຸປະກອນ IO Digital (IOD) ແລະ IO Gearing (IOG) ເພື່ອສະຫນັບສະຫນູນເປັນແຫຼ່ງແບບເຄື່ອນໄຫວທີ່ມີການປັບຄວາມລ່າຊ້າເພື່ອເກັບກໍາຂໍ້ມູນຢ່າງຖືກຕ້ອງ.
ການໄຫຼເຂົ້າຂອງກົນໄກການຝຶກອົບຮົມຄົບຖ້ວນແມ່ນໄດ້ອະທິບາຍຢູ່ໃນພາກ 5. ແຜນວາດເວລາ.

CoreRxIODBitAlign ແບບໄດນາມິກຮອງຮັບການເພີ່ມ ຫຼືລຶບການຊັກຊ້າຈາກເສັ້ນທາງຂໍ້ມູນທີ່ກ່ຽວຂ້ອງກັບເສັ້ນທາງໂມງ. ທີ່ນີ້ RX_DDRX_DYN Interface ສະຫນອງການຄວບຄຸມໃຫ້ກັບ CoreRxIODBitAlign ເພື່ອປະຕິບັດການຝຶກອົບຮົມຂອບໂມງໄປຫາຂໍ້ມູນໂດຍການເພີ່ມການຊັກຊ້າຂອງທໍ່ໃນທິດທາງຂຶ້ນ. CoreRxIODBitAlign, ໃນທາງກັບກັນ, ສໍາລັບຕໍ່ມາ review (ຂອງການເພີ່ມການຊັກຊ້າຂອງການແຕະແຕ່ລະຄັ້ງ), ເກັບຮັກສາທຸງສະຖານະຄໍາຄຶດຄໍາເຫັນຈາກ RX_DDRX_DYN Interface.
CoreRxIODBitAlign ສືບຕໍ່ການຝຶກອົບຮົມສໍາລັບທຸກໆຄັ້ງທີ່ເພີ່ມຂຶ້ນຈົນກ່ວາ RX_DDRX_DYN Interface ບັນລຸເງື່ອນໄຂນອກຂອບເຂດ.

ສຸດທ້າຍ, CoreRxIODBitAlign ກວາດທຸງສະຖານະຄໍາຕິຊົມທີ່ສົມບູນ. ຂັ້ນຕອນນີ້ປັບໃຫ້ດີທີ່ສຸດແລະການຄິດໄລ່ການຈັດລຽງບິດຂອງຂໍ້ມູນໃຫ້ເປັນ 90 ອົງສາສູນກາງຈາກຂອບໂມງ.
ຄວາມລ່າຊ້າຂອງການແຕະທີ່ຄິດໄລ່ສຸດທ້າຍແມ່ນຖືກໂຫລດຢູ່ໃນການໂຕ້ຕອບ RX_DDRX_DYN ເພື່ອສໍາເລັດການຝຶກອົບຮົມການຈັດຮຽງບິດ.

ຄຸນນະສົມບັດທີ່ສະຫນັບສະຫນູນໂດຍ CoreRxIODBitAlign ນີ້ແມ່ນລະບຸໄວ້ໃນລາຍລະອຽດດັ່ງຕໍ່ໄປນີ້.

ກົນໄກການຝຶກອົບຮົມຄືນໃຫມ່ແບບເຄື່ອນໄຫວ

ຖາມຄໍາຖາມ

CoreRxIODBitAlign ຕິດຕາມທຸງສະຖານະ Feedback (IOD_EARLY/IOD_LATE) ຢ່າງຕໍ່ເນື່ອງ ແລະກວດເບິ່ງວ່າທຸງຖືກສະຫຼັບຫຼືບໍ່.

ທໍາອິດ IP ຈະປັບ taps ທີ່ຄິດໄລ່ກ່ອນຫນ້ານີ້ໂດຍ +/- 4 taps ໃນທິດທາງຂຶ້ນຫຼືລົງ. ເຖິງແມ່ນວ່າຫຼັງຈາກນັ້ນ, ຖ້າທຸງສະຫຼັບ, IP ເຮັດໃຫ້ເກີດການຝຶກອົບຮົມອີກເທື່ອຫນຶ່ງ.

ກົນໄກການຖື (ຖາມຄໍາຖາມ)

ຄຸນສົມບັດນີ້ຖືກໃຊ້ເມື່ອການຝຶກອົບຮົມຕ້ອງຢູ່ໃນສະຖານະຄ້າງໄວ້. BIT_ALGN_HOLD ແມ່ນການປ້ອນຂໍ້ມູນທີ່ມີການເຄື່ອນໄຫວໃນລະດັບສູງ ແລະຕ້ອງໄດ້ຮັບການຢືນຢັນເພື່ອຖື ແລະຍົກເລີກການຢືນຢັນເພື່ອສືບຕໍ່ການຝຶກອົບຮົມ.

ພາຣາມິເຕີ HOLD_TRNG ຕ້ອງຖືກຕັ້ງເປັນ 1 ໃນຕົວປັບຄ່າເພື່ອເປີດໃຊ້ຄຸນສົມບັດນີ້. ພາຣາມິເຕີນີ້ຖືກຕັ້ງເປັນ 0 ໂດຍຄ່າເລີ່ມຕົ້ນ.

ກົນໄກການເລີ່ມຕົ້ນໃຫມ່ (ຖາມຄໍາຖາມ)

ຄຸນສົມບັດນີ້ຖືກໃຊ້ເພື່ອເລີ່ມຕົ້ນການຝຶກອົບຮົມຄືນໃໝ່. ເພື່ອເລີ່ມຕົ້ນການຝຶກອົບຮົມຄືນໃໝ່, ການປ້ອນຂໍ້ມູນ BIT_ALGN_RSTRT ຈະຕ້ອງຖືກຢືນຢັນສຳລັບໂມງອັດສະລິຍະໂມງ (SCLK).

ອັນນີ້ເລີ່ມການຣີເຊັດ IP ແບບອ່ອນໆ, ເຊິ່ງຕັ້ງ BIT_ALGN_DONE ເປັນ 0 ແລະ BIT_ALGN_START ເປັນ 1.

ຂ້າມກົນໄກ (ຖາມຄໍາຖາມ)

ຄຸນນະສົມບັດນີ້ຖືກນໍາໃຊ້ໃນເວລາທີ່ການຝຶກອົບຮົມບໍ່ຈໍາເປັນຕ້ອງ, ແລະການຝຶກອົບຮົມທີ່ສົມບູນສາມາດ bypassed. BIT_ALGN_SKIP ແມ່ນການປ້ອນຂໍ້ມູນທີ່ມີການເຄື່ອນໄຫວໃນລະດັບສູງ ແລະຕ້ອງໄດ້ຮັບການຢືນຢັນເພື່ອຂ້າມການຝຶກອົບຮົມທີ່ສົມບູນ.

ພາຣາມິເຕີ SKIP_TRNG ຕ້ອງຖືກຕັ້ງເປັນ 1 ໃນຕົວກຳນົດເພື່ອເປີດໃຊ້ຄຸນສົມບັດນີ້. ພາຣາມິເຕີນີ້ຖືກຕັ້ງເປັນ 0 ໂດຍຄ່າເລີ່ມຕົ້ນ.

ກົນໄກການຝຶກອົບຮົມທີ່ອີງໃສ່ MIPI (ຖາມຄໍາຖາມ)

ພາຣາມິເຕີ MIPI_TRNG ຕ້ອງຖືກຕັ້ງເປັນ 1 ໃນຕົວກຳນົດເພື່ອເປີດໃຊ້ຄຸນສົມບັດນີ້. ຖ້າຕັ້ງ, ຜອດປ້ອນເຂົ້າ LP_IN ຈະຖືກເພີ່ມໃສ່ CoreRxIODBitAlign.

IP ກວດພົບຂອບຕົກຂອງພອດຂາເຂົ້າ LP_IN, ເຊິ່ງຊີ້ບອກການເລີ່ມຕົ້ນທີ່ຖືກຕ້ອງຂອງກອບເພື່ອເລີ່ມຕົ້ນການຝຶກອົບຮົມ.

CoreRxIODBitAlign ພາລາມິເຕີແລະສັນຍານການໂຕ້ຕອບ

ຖາມຄໍາຖາມ

ຕົວກໍານົດການ GUI ການຕັ້ງຄ່າ (ຖາມຄໍາຖາມ)

ບໍ່ມີຕົວກໍານົດການກໍານົດສໍາລັບການເປີດຕົວຫຼັກນີ້.

ທ່າເຮືອ (ຖາມຄໍາຖາມ)

ຕາຕະລາງຕໍ່ໄປນີ້ລາຍຊື່ສັນຍານເຂົ້າ ແລະຜົນຜະລິດທີ່ໃຊ້ໃນການອອກແບບຂອງ CoreRxIODBitAlign.

ຕາຕະລາງ 3-1. ສັນຍານຂາເຂົ້າ ແລະ ຂາອອກ

ສັນຍານ	ທິດທາງ	ຄວາມກວ້າງຜອດ (ບິດ)	ລາຍລະອຽດ
ໂມງ ແລະ ຣີເຊັດ
ຜ້າໄໝ	ປ້ອນຂໍ້ມູນ	1	ໂມງຜ້າ
PLL_LOCK	ປ້ອນຂໍ້ມູນ	1	PLL Lock
ຣີເຊັດ	ປ້ອນຂໍ້ມູນ	1	ຣີເຊັດ asynchronous ແບບເຄື່ອນໄຫວ-ຕ່ຳ
ລົດເມຂໍ້ມູນ ແລະການຄວບຄຸມ
IOD_EARLY	ປ້ອນຂໍ້ມູນ	1	ຂໍ້ມູນຕາຕິດຕາມກວດກາທຸງຕົ້ນ
IOD_LATE	ປ້ອນຂໍ້ມູນ	1	ຂໍ້ມູນຕາຕິດຕາມກວດກາທຸງທ້າຍ
IOD_ OOR	ປ້ອນຂໍ້ມູນ	1	ຂໍ້ມູນຕາຈໍພາບນອກຂອບເຂດຂອງທຸງສຳລັບສາຍການຊັກຊ້າ
BIT_ALGN_EYE_IN	ປ້ອນຂໍ້ມູນ	3	ຜູ້ໃຊ້ກໍານົດຄວາມກວ້າງຂອງຕິດຕາມກວດກາຕາຂໍ້ມູນ
BIT_ALGN_RSTRT	ປ້ອນຂໍ້ມູນ	1	ເລີ່ມຕົ້ນການຝຶກອົບຮົມ Bit Align ຄືນໃໝ່ (ການຢືນຢັນໂດຍອີງໃສ່ Pulse) 1— ເລີ່ມຕົ້ນການຝຶກອົບຮົມຄືນໃໝ່ 0— ບໍ່ມີການເລີ່ມຕົ້ນການຝຶກອົບຮົມຄືນໃໝ່
BIT_ALGN_CLR_FLGS	ຜົນຜະລິດ	1	ລຶບທຸງຕົ້ນ ຫຼື ທ້າຍ
BIT_ALGN_LOAD	ຜົນຜະລິດ	1	ໂຫຼດຄ່າເລີ່ມຕົ້ນ
BIT_ALGN_DIR	ຜົນຜະລິດ	1	ເລື່ອນເສັ້ນຂຶ້ນ ຫຼື ລົງທິດທາງ 1— ຂຶ້ນ (ເພີ່ມຂຶ້ນ 1 ແຕະ) 0— ລົງ (ຫຼຸດລົງ 1 ແຕະ)
BIT_ALGN_MOVE	ຜົນຜະລິດ	1	ເພີ່ມຄວາມລ່າຊ້າໃນກຳມະຈອນເຄື່ອນທີ່
BIT_ALIGN_SKIP	ປ້ອນຂໍ້ມູນ	1	ຂ້າມການຝຶກອົບຮົມ Bit Align (ການຢືນຢັນໂດຍອີງໃສ່ລະດັບ) 1— ຂ້າມການຝຶກອົບຮົມ ແລະໃຊ້ໄດ້ພຽງແຕ່ເມື່ອພາລາມິເຕີ SKIP_TRNG ຖືກຕັ້ງເປັນ 1 0— ການຝຶກອົບຮົມຕ້ອງດຳເນີນໄປເປັນປົກກະຕິ
BIT_ALIGN_HOLD	ປ້ອນຂໍ້ມູນ	1	ການຝຶກອົບຮົມ Bit Align ຖືໄວ້ (ການຢືນຢັນຕາມລະດັບ) 1— ຖືການຝຶກອົບຮົມແລະຖືກຕ້ອງພຽງແຕ່ເມື່ອພາລາມິເຕີ HOLD_TRNG ຖືກຕັ້ງເປັນ 1 0— ການຝຶກອົບຮົມຕ້ອງດຳເນີນໄປເປັນປົກກະຕິ
BIT_ALIGN_ERR	ຜົນຜະລິດ	1	ຄວາມຜິດພາດການຝຶກອົບຮົມ Bit Align (ການຢືນຢັນຕາມລະດັບ) 1 — ຄວາມຜິດພາດ 0 — ບໍ່ມີຄວາມຜິດພາດ
BIT_ALGN_START	ຜົນຜະລິດ	1	ເລີ່ມຕົ້ນການຝຶກອົບຮົມ Bit Align (ການຢືນຢັນຕາມລະດັບ) 1— ເລີ່ມ 0— ບໍ່ໄດ້ເລີ່ມ
BIT_ALGN_DONE	ຜົນຜະລິດ	1	ສຳເລັດການຝຶກອົບຮົມ Bit Align (ການຢືນຢັນຕາມລະດັບ) 1— ສຳເລັດແລ້ວ 0— ບໍ່ສຳເລັດ

ສັນຍານ	ທິດທາງ	ຄວາມກວ້າງຜອດ (ບິດ)	ລາຍລະອຽດ
LP_IN	ປ້ອນຂໍ້ມູນ	1	ການຝຶກອົບຮົມກອບໂດຍອີງໃສ່ MIPI (ການຢືນຢັນໂດຍອີງໃສ່ລະດັບ) 1— ສັນຍານ Active-Low ຕ້ອງຢືນຢັນຕ່ຳເພື່ອຊີ້ບອກຈຸດເລີ່ມຕົ້ນຂອງກອບ ແລະຕ້ອງຢຸດຢູ່ທ້າຍຂອບເທົ່ານັ້ນ. 0— ການຝຶກອົບຮົມຕ້ອງດໍາເນີນໄປຕາມປົກກະຕິ ແລະສັນຍານນີ້ຕ້ອງຖືກຜູກມັດຢູ່ພາຍໃນຕໍ່າ.
DEM_BIT_ALGN_TAPDLY	ຜົນຜະລິດ	8	ຄິດໄລ່ຄວາມລ່າຊ້າ TAP ແລະຖືກຕ້ອງເມື່ອ BIT_ALGN_DONE ຖືກຕັ້ງໄວ້ສູງໂດຍ IP.
RX_BIT_ALIGN_LEFT_WIN	ຜົນຜະລິດ	8	ຂໍ້ມູນຊ້າຍ ຈໍພາບຕາ ໝາຍເຫດ: ຄ່າແມ່ນຖືກຕ້ອງພຽງແຕ່ເມື່ອຜົນຜະລິດ BIT_ALGN_DONE ຖືກຕັ້ງເປັນ 1 ແລະຜົນຜະລິດ BIT_ALGN_START ຖືກຕັ້ງເປັນ 0. ຖ້າຄ່າພາຣາມິເຕີ SKIP_TRNG ຖືກຕັ້ງແລ້ວ ມັນຈະກັບຄືນມາເປັນ 0.
RX_BIT_ALIGN_RGHT_WIN	ຜົນຜະລິດ	8	ສິດ Data Eye Monitor ຄ່າ ໝາຍເຫດ: ຄ່າແມ່ນຖືກຕ້ອງພຽງແຕ່ເມື່ອຜົນຜະລິດ BIT_ALGN_DONE ຖືກຕັ້ງເປັນ 1 ແລະຜົນຜະລິດ BIT_ALGN_START ຖືກຕັ້ງເປັນ 0. ຖ້າຄ່າພາຣາມິເຕີ SKIP_TRNG ຖືກຕັ້ງແລ້ວ ມັນຈະກັບຄືນມາເປັນ 0.

ການປະຕິບັດ CoreRxIODBitAlign ໃນ Libero Design Suite

ຖາມຄໍາຖາມ

SmartDesign (ຖາມຄໍາຖາມ)

CoreRxIODBitAlign ຖືກຕິດຕັ້ງໄວ້ລ່ວງໜ້າໃນສະພາບແວດລ້ອມການອອກແບບການນຳໃຊ້ SmartDesign IP. ຕົວເລກຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນ example ຂອງ CoreRxIODBitAlign ທັນທີ.
ຫຼັກໄດ້ຖືກຕັ້ງຄ່າໂດຍໃຊ້ປ່ອງຢ້ຽມການຕັ້ງຄ່າໃນ SmartDesign, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 4-2.

ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບການນໍາໃຊ້ SmartDesign ເພື່ອ instantiate ແລະສ້າງ cores, ເບິ່ງ ຄູ່ມືຜູ້ໃຊ້ SmartDesign.

ການຕັ້ງຄ່າ CoreRxIODBitAlign ໃນ SmartDesign (ຖາມຄໍາຖາມ)

ຫຼັກໄດ້ຖືກຕັ້ງຄ່າໂດຍໃຊ້ GUI ການຕັ້ງຄ່າພາຍໃນ SmartDesign ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບຕໍ່ໄປນີ້.

ກະແສການຈຳລອງ (ຖາມຄໍາຖາມ)

testbench ຜູ້ໃຊ້ສໍາລັບ CoreRxIODBitAlign ແມ່ນລວມຢູ່ໃນທຸກລຸ້ນ.
ເພື່ອດໍາເນີນການຈໍາລອງ, ປະຕິບັດຂັ້ນຕອນຕໍ່ໄປນີ້: ເລືອກ User Testbench flow ໃນ SmartDesign, ແລະຫຼັງຈາກນັ້ນໃຫ້ຄລິກໃສ່ Save and Generate ຢູ່ໃນ Generate pane.

User testbench ຖືກເລືອກຜ່ານ core testbench Configuration GUI. ເມື່ອ SmartDesign ສ້າງໂຄງການ Libero® SoC, ມັນຈະຕິດຕັ້ງຕົວທົດສອບຜູ້ໃຊ້ files.
ເພື່ອດໍາເນີນການ testbench ຜູ້ໃຊ້, ກໍານົດຮາກການອອກແບບໃຫ້ກັບ CoreRxIODBitAlign instantiation ໃນແຖບລໍາດັບຊັ້ນອອກແບບ Libero SoC, ແລະຫຼັງຈາກນັ້ນໃຫ້ຄລິກໃສ່ Simulation ໃນປ່ອງຢ້ຽມ Libero SoC Design Flow.

ນີ້ຮຽກຮ້ອງໃຫ້ModelSim®ແລະດໍາເນີນການຈໍາລອງອັດຕະໂນມັດ.
ຕົວເລກຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນ example ຂອງລະບົບຍ່ອຍຈໍາລອງ. ມັນໃຊ້ອົງປະກອບ IOG_IOD DDRX4 ແລະ DDTX4 ໃນໂຫມດ loopback ກັບ CoreRxIODBitAlign ສໍາລັບການຈໍາລອງ.
ທີ່ນີ້, ຂໍ້ມູນ PRBS ທີ່ສ້າງຂຶ້ນໄດ້ຖືກສົ່ງໂດຍ DDTX4 serially ກັບ DDRX4 ແລະສຸດທ້າຍ, PRBS checker ຖືກນໍາໃຊ້ເພື່ອກວດກາເບິ່ງຄວາມສົມບູນຂອງຂໍ້ມູນຫຼັງຈາກການຝຶກອົບຮົມສໍາເລັດ.

ການສັງເຄາະໃນ Libero SoC (ຖາມຄໍາຖາມ)

ເພື່ອດໍາເນີນການສັງເຄາະດ້ວຍການຕັ້ງຄ່າທີ່ເລືອກໃນ GUI ການຕັ້ງຄ່າ, ໃຫ້ຕັ້ງຮາກການອອກແບບໃຫ້ເໝາະສົມ. ພາຍໃຕ້ການປະຕິບັດການອອກແບບ, ໃນແຖບການອອກແບບການອອກແບບ, ໃຫ້ຄລິກຂວາໃສ່ Synthesize ແລະຄລິກໃສ່ການດໍາເນີນງານ.

ສະຖານທີ່ແລະເສັ້ນທາງໃນ Libero SoC (ຖາມຄໍາຖາມ)

ຫຼັງຈາກກໍານົດຮາກການອອກແບບທີ່ເຫມາະສົມແລະດໍາເນີນການ Synthesis. ພາຍໃຕ້ການປະຕິບັດການອອກແບບໃນການອອກແບບແຖບ, ໃຫ້ຄລິກຂວາໃສ່ສະຖານທີ່ແລະເສັ້ນທາງ, ແລະຄລິກດໍາເນີນການ.

ການເຊື່ອມໂຍງລະບົບ (ຖາມຄໍາຖາມ)

ພາກສ່ວນນີ້ຊີ້ບອກໃຫ້ງ່າຍໃນການເຊື່ອມໂຍງຂອງ CoreRxIODBitAlign.
Rx/Tx IOG ທີ່ໃຊ້ນັ້ນຮອງຮັບຫຼາຍຮູບແບບການປ້ອນຂໍ້ມູນ ແລະຜົນຜະລິດ. ຂໍ້ມູນ ແລະອັດຕາໂມງເຫຼົ່ານີ້ອາດຈະຊ້າກວ່າ ແລະໃນບາງກໍລະນີໄວຂຶ້ນ, ອີງຕາມການກໍານົດລັກສະນະສຸດທ້າຍຂອງຊິລິໂຄນ.
ຕາຕະລາງຕໍ່ໄປນີ້ລາຍຊື່ຂໍ້ມູນແລະອັດຕາໂມງ.

ຕາຕະລາງ 4-1. ຂໍ້ມູນ ແລະອັດຕາໂມງ

ໂໝດ IOG	ທິດທາງ	ອັດຕາສ່ວນເກຍ	ຄາດການອັດຕາຂໍ້ມູນສູງສຸດ IO	IO ໂມງ ອັດຕາ	ຫຼັກ ໂມງ ອັດຕາ	ປະເພດຂໍ້ມູນ
DDRX4	ປ້ອນຂໍ້ມູນ	8:1	1600 Mbps	800 MHz	200 MHz	DDR

ຕົວເລກຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນ example ຂອງ CoreRXIODBitAlign ການເຊື່ອມໂຍງລະບົບຍ່ອຍ.

ລະບົບຍ່ອຍກ່ອນຫນ້າໃຊ້ອົງປະກອບ IOG_IOD DDRX4 ແລະ DDTX4 ໃນໂຫມດ Loopback ກັບ CoreRxIODBitAlign ສໍາລັບການຈໍາລອງ. ທີ່ນີ້, ຂໍ້ມູນ PRBS ທີ່ສ້າງຂຶ້ນແມ່ນສົ່ງໂດຍ IOG_IOD_DDRTX4_0, serially ກັບ IOG_IOD_DDRX4_PF_0.
CoreRxIODBitAlign ເຮັດການຝຶກອົບຮົມ (BIT_ALIGN_START ຕັ້ງເປັນ 1, BIT_ALIGN_DONE ຕັ້ງເປັນ 0) ກັບອົງປະກອບ IOG_IOD_DDRX4_PF_0, ແລະສຸດທ້າຍ, ເມື່ອການຝຶກອົບຮົມສໍາເລັດ (BIT_ALIGN_START ຕັ້ງເປັນ 0, BIT_ALIGN_DONE ຕັ້ງເປັນ 1) ການກວດສອບຂໍ້ມູນແມ່ນໃຊ້ PRtyBS.

Testbench (ຖາມຄໍາຖາມ)

A testbench ປະສົມປະສານຖືກນໍາໃຊ້ເພື່ອກວດສອບແລະທົດສອບ CoreRxIODBitAlign ເອີ້ນວ່າ user testbench.

User Testbench (ຖາມຄໍາຖາມ)

testbench ຜູ້ໃຊ້ແມ່ນລວມຢູ່ໃນການປ່ອຍ CoreRxIODBitAlign ເຊິ່ງກວດສອບຄຸນສົມບັດບາງຢ່າງຂອງ CoreRxIODBitAlign. ຕົວເລກຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນການທົດສອບຜູ້ໃຊ້ CoreRxIODBitAlign.
ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບກ່ອນຫນ້າ, testbench ຜູ້ໃຊ້ປະກອບດ້ວຍ Microchip DirectCore CoreRxIODBitAlign DUT, PRBS_GEN, PRBS_CHK, CCC, IOG_IOD_TX, ແລະ IOG_IOD_RX ເພື່ອກວດສອບໃນໂຫມດ Loopback.
ວົງຈອນປັບສະພາບໂມງ (CCC) ຂັບ CORE_CLK ແລະ IO_CLK ເມື່ອໂມງມີຄວາມໝັ້ນຄົງ.
PRBS_GEN ຂັບຂໍ້ມູນຂະຫນານໄປຫາ IOG_IOD_TX, ແລະຫຼັງຈາກນັ້ນ IOG_ID_RX ໄດ້ຮັບຂໍ້ມູນ serial ໃນຂະຫນານ.
CoreRxIODBitAlign DUT ປະຕິບັດການຝຶກອົບຮົມດ້ວຍສັນຍານ IOD_CTRL. ເມື່ອການຝຶກອົບຮົມສໍາເລັດແລ້ວ, ບລັອກ PRBS_CHK ຈະຖືກເປີດໃຊ້ເພື່ອກວດສອບຂໍ້ມູນຈາກບລັອກ IOG_IOD_RX ເພື່ອຄວາມສົມບູນຂອງຂໍ້ມູນ.
ສຳຄັນ: ຜູ້ໃຊ້ testbench ສະຫນັບສະຫນູນພຽງແຕ່ການຕັ້ງຄ່າຄົງທີ່.

ແຜນວາດເວລາ

(ຖາມຄໍາຖາມ)

ພາກນີ້ອະທິບາຍແຜນວາດເວລາຂອງ CoreRxIODBitAlign.

ແຜນວາດເວລາການຝຶກອົບຮົມ CoreRxIODBitAlign (ຖາມຄໍາຖາມ)

ແຜນວາດເວລາຕໍ່ໄປນີ້ແມ່ນ example ຂອງລໍາດັບການຝຶກອົບຮົມທີ່ມີຕົວກໍານົດການດັ່ງຕໍ່ໄປນີ້.
CoreRxIODBitAlign ເຮັດວຽກໂດຍອີງໃສ່ໂມງຜ້າ ຫຼື SCLK, ຫຼື OUT2_FABCLK_* ຈາກອົງປະກອບ CCC ຫຼື PLL, ແລະອົງປະກອບ PF_IOD_GENERIC_RX IOD ໃຊ້ເຮັດວຽກໂດຍອີງໃສ່ OUT*_HS_IO_CLK_* ຫຼືໂມງທະນາຄານ ຫຼື BCLK ສໍາລັບການຈັດລຽງບິດ. ທີ່ນີ້, ອົງປະກອບ PF_IOD_GENERIC_RX IOD ໄດ້ຮັບຂໍ້ມູນ serial ສໍາລັບການຈັດບິດ. ຕົວຢ່າງample, ຖ້າອັດຕາຂໍ້ມູນທີ່ຕ້ອງການແມ່ນ 1000 Mbps ຢູ່ DDRx4 Fabric mode, ຫຼັງຈາກນັ້ນ OUT2_FABCLK_0 ຫຼື SCLK ຈະຕ້ອງຖືກຂັບເຄື່ອນຈາກອົງປະກອບ PLL ຫຼື CCC ເປັນ 125 MHz ແລະ OUT0_HS_IO_CLK_0 ຫຼື BCLK ເປັນ PF_IOD_GENERIC_RX ຈະຕ້ອງເປັນ 500 MHz.
CoreRxIODBitAlign ເລີ່ມການຝຶກອົບຮົມເມື່ອ PLL_LOCK ມີຄວາມໝັ້ນຄົງ ແລະຖືກຂັບເຄື່ອນສູງ. ຫຼັງຈາກນັ້ນ, ການເລີ່ມຕົ້ນຂອງການຝຶກອົບຮົມໂດຍການຂັບລົດ BIT_ALGN_START ສູງແລະ BIT_ALGN_DONE ຕ່ໍາແລະຫຼັງຈາກນັ້ນຂັບຜົນຜະລິດ BIT_ALGN_LOAD ເພື່ອໂຫລດການຕັ້ງຄ່າເລີ່ມຕົ້ນໃນອົງປະກອບ PF_IOD_GENERIC_RX. BIT_ALGN_CLR_FLGS ຖືກໃຊ້ເພື່ອລຶບລ້າງທຸງ IOD_EARLY, IOD_LATE, ແລະ BIT_ALGN_OOR.

CoreRxIODBitAlign ດຳເນີນຕໍ່ດ້ວຍ BIT_ALGN_MOVE ຕາມດ້ວຍ BIT_ALGN_CLR_FLGS ສຳລັບທຸກໆ TAP ແລະບັນທຶກທຸງ IOD_EARLY ແລະ IOD_LATE. ເມື່ອ BIT_ALGN_OOR ຖືກຕັ້ງໃຫ້ສູງໂດຍອົງປະກອບ PF_IOD_GENERIC_RX, CoreRxIODBitAlign ຈະກວາດທຸງ EARLY ແລະ LATE ທີ່ບັນທຶກໄວ້ ແລະຊອກຫາທຸງຕົ້ນ ແລະ ທ້າຍທີ່ເຫມາະສົມທີ່ສຸດເພື່ອຄິດໄລ່ຄວາມລ່າຊ້າຂອງ TAP ທີ່ຕ້ອງການສໍາລັບການວາງໂມງ ແລະບິດຂໍ້ມູນ.
CoreRxIODBitAlign ໂຫຼດຄວາມລ່າຊ້າ TAP ທີ່ຄຳນວນແລ້ວ ແລະຂັບ BIT_ALGN_START ຕ່ຳ ແລະ BIT_ALGN_DONE ສູງເພື່ອຊີ້ບອກເຖິງການສຳເລັດການຝຶກອົບຮົມ.
CoreRxIODBitAlign ສືບຕໍ່ການຝຶກອົບຮົມຄືນໃຫມ່ແບບໄດນາມິກ ຖ້າມັນກວດພົບສຽງ IOD_EARLY ຫຼື IOD_LATE ການຢືນຢັນຈາກອົງປະກອບ PF_IOD_GENERIC_RX. ທີ່ນີ້, BIT_ALGN_DONE ຖືກຕັ້ງຄືນໃຫມ່ ແລະຂັບເຄື່ອນຕໍ່າ ແລະ BIT_ALGN_START ຖືກຂັບເຄື່ອນໃຫ້ສູງອີກຄັ້ງໂດຍ CoreRxIODBitAlign ເພື່ອຊີ້ບອກການເລີ່ມຕົ້ນການຝຶກອົບຮົມຄືນໃໝ່. ຕົວນັບເວລາໝົດເວລາເມື່ອຮອດເງື່ອນໄຂການໝົດເວລາ, ຢືນຢັນ BIT_ALGN_ERR ໃນຕອນທ້າຍຂອງການຝຶກອົບຮົມ.

CoreRxIODBitAlign ຍັງສະຫນອງກົນໄກການເລີ່ມຕົ້ນໃຫມ່ສໍາລັບຜູ້ໃຊ້ສຸດທ້າຍເພື່ອເລີ່ມຕົ້ນການຝຶກອົບຮົມຄືນໃຫມ່ທຸກຄັ້ງທີ່ຕ້ອງການ. ການປ້ອນຂໍ້ມູນ BIT_ALGN_RSTRT ແມ່ນ active-high pulse ຕ້ອງໄດ້ຮັບການຂັບເຄື່ອນສູງ, ສໍາລັບການຍົກຕົວຢ່າງ.ample, ແປດໂມງ.
ທີ່ນີ້ BIT_ALGN_DONE ຖືກຣີເຊັດ ແລະຂັບຕໍ່າ, ແລະ BIT_ALGN_START ຖືກຂັບເຄື່ອນໃຫ້ສູງອີກຄັ້ງໂດຍ CoreRxIODBitAlign, ເພື່ອຊີ້ບອກເຖິງການເລີ່ມຕົ້ນໃໝ່ຂອງການຝຶກອົບຮົມ.
CoreRxIODBitAlign ຍັງສະຫນອງກົນໄກການຖືເພື່ອຖືການຝຶກອົບຮົມຢູ່ໃນກາງ. ທີ່ນີ້ HOLD_TRNG ພາລາມິເຕີຕ້ອງຖືກຕັ້ງເປັນ 1, ແລະຫຼັງຈາກນັ້ນ CoreRxIODBitAlign ໃຊ້ວັດສະດຸປ້ອນ BIT_ALGN_HOLD ແລະຕ້ອງຢືນຢັນລະດັບສູງທີ່ມີການເຄື່ອນໄຫວຈົນກ່ວາມັນຮຽກຮ້ອງໃຫ້ CoreRxIODBitAlign ຈັດການການຝຶກອົບຮົມແລະຫຼັງຈາກນັ້ນສືບຕໍ່ການຝຶກອົບຮົມເມື່ອວັດສະດຸປ້ອນ BIT_ALGN_HOLD ຖືກຂັບເຄື່ອນຕໍ່າ.

ເອກະສານອ້າງອີງເພີ່ມເຕີມ

(ຖາມຄໍາຖາມ)

ພາກນີ້ສະຫນອງບັນຊີລາຍຊື່ຂອງຂໍ້ມູນເພີ່ມເຕີມ.
ສໍາລັບການປັບປຸງແລະຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບຊອບແວ, ອຸປະກອນ, ແລະຮາດແວ, ເຂົ້າໄປເບິ່ງຫນ້າຊັບສິນທາງປັນຍາຢູ່ໃນ Microchip FPGA Cores ຊັບສິນທາງປັນຍາ.

ບັນຫາທີ່ຮູ້ຈັກແລະການແກ້ໄຂ (ຖາມຄໍາຖາມ)

ບໍ່ມີຂໍ້ຈໍາກັດທີ່ຮູ້ຈັກຫຼືການແກ້ໄຂໃນ CoreRxIODBitAlign v2.3.

ຄຸນສົມບັດ ແລະອຸປະກອນທີ່ຢຸດເຊົາ (ຖາມຄໍາຖາມ)

ບໍ່ມີຄຸນສົມບັດ ແລະອຸປະກອນທີ່ຢຸດເຊົາໃນ CoreRxIODBitAlign v2.3.

ບັນຫາທີ່ແກ້ໄຂແລ້ວ

(ຖາມຄໍາຖາມ)

ຕາຕະລາງຕໍ່ໄປນີ້ລາຍຊື່ບັນຫາທີ່ແກ້ໄຂໄດ້ທັງຫມົດສໍາລັບການປ່ອຍ CoreRxIODbitAlign ຕ່າງໆ.

ຕາຕະລາງ 7-1. ບັນຫາທີ່ແກ້ໄຂແລ້ວ

ປ່ອຍ	ລາຍລະອຽດ
2.3	ບໍ່ມີບັນຫາການແກ້ໄຂໃນການປ່ອຍ v2.3 ນີ້
2.2	ບໍ່ມີບັນຫາການແກ້ໄຂໃນການປ່ອຍ v2.2 ນີ້
1.0	ການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ

ການນໍາໃຊ້ອຸປະກອນແລະປະສິດທິພາບ

(ຖາມຄໍາຖາມ)

ມະຫາພາກ CoreRxIODBitAlign ຖືກປະຕິບັດຢູ່ໃນຄອບຄົວທີ່ມີລາຍຊື່ຢູ່ໃນຕາຕະລາງຕໍ່ໄປນີ້.

ຕາຕະລາງ 8-1. ການນໍາໃຊ້ອຸປະກອນແລະປະສິດທິພາບ

ອຸປະກອນ ລາຍລະອຽດ		FPGA ຊັບພະຍາກອນ			ປະສິດທິພາບ (MHz)
ຄອບຄົວ	ອຸປະກອນ	DFF	LUTs	ເຫດຜົນ ອົງປະກອບ	ຜ້າໄໝ
PolarFire®	MPF300TS	788	1004	1432	261
PolarFire SoC	MPF250TS	788	1004	1416	240

ທີ່ສໍາຄັນ: ໄດ້ ຂໍ້ມູນໃນຕາຕະລາງກ່ອນໜ້າແມ່ນບັນລຸໄດ້ໂດຍໃຊ້ Libero® SoC v2023.2.

ຂໍ້ມູນໃນຕາຕະລາງກ່ອນຫນ້າແມ່ນບັນລຸໄດ້ໂດຍໃຊ້ການສັງເຄາະແບບປົກກະຕິແລະການຕັ້ງຄ່າການຈັດວາງ.
ຕົວກໍານົດການ GUI ລະດັບສູງສຸດຕໍ່ໄປນີ້ໄດ້ຖືກດັດແກ້ຈາກຄ່າເລີ່ມຕົ້ນຂອງພວກມັນ.
ຕໍ່ໄປນີ້ແມ່ນຄ່າເລີ່ມຕົ້ນ:
- SKIP_TRNG = 1
- HOLD_TRNG = 1
- MIPI_TRNG = 1
- DEM_TAP_WAIT_CNT_WIDTH = 3

ຕໍ່ໄປນີ້ແມ່ນຂໍ້ຈໍາກັດຂອງໂມງທີ່ໃຊ້ເພື່ອບັນລຸຕົວເລກການປະຕິບັດ:
- SCLK = 200 MHz
- ລະດັບຄວາມໄວ = −1
ຜ່ານການຄິດໄລ່ດັ່ງຕໍ່ໄປນີ້: (ຄວາມກວ້າງບິດ / ຈໍານວນຂອງວົງຈອນ) × ອັດຕາໂມງ (ການປະຕິບັດ).

ປະຫວັດການແກ້ໄຂ

(ຖາມຄໍາຖາມ)

ປະຫວັດການດັດແກ້ອະທິບາຍການປ່ຽນແປງທີ່ໄດ້ປະຕິບັດໃນເອກະສານ. ການປ່ຽນແປງແມ່ນໄດ້ລະບຸໄວ້ໂດຍການປັບປຸງ, ເລີ່ມຕົ້ນຈາກການພິມເຜີຍແຜ່ໃນປັດຈຸບັນຫຼາຍທີ່ສຸດ.

ຕາຕະລາງ 9-1. ປະຫວັດການດັດແກ້

ການທົບທວນ	ວັນທີ	ລາຍລະອຽດ
B	02/2024	ຕໍ່ໄປນີ້ແມ່ນບັນຊີລາຍຊື່ຂອງການປ່ຽນແປງໃນການແກ້ໄຂ B ຂອງເອກະສານ: • ອັບເດດສໍາລັບ CoreRxIODBitAlign v2.3 • ເພີ່ມຂໍ້ມູນບັນທຶກການປ່ຽນແປງໃນພາກແນະນໍາ • ອັບເດດ 8. ພາກສ່ວນການນຳໃຊ້ ແລະ ປະສິດທິພາບອຸປະກອນ • ເພີ່ມ 7. ການແກ້ໄຂພາກບັນຫາ
A	03/2022	ຕໍ່ໄປນີ້ແມ່ນບັນຊີລາຍຊື່ຂອງການປ່ຽນແປງໃນການແກ້ໄຂ A ຂອງເອກະສານ: • ເອກະສານຖືກຍ້າຍໄປໃສ່ແມ່ແບບ Microchip • ໝາຍເລກເອກະສານຖືກປ່ຽນຈາກ 50200861 ເປັນ DS50003255
3	—	ຕໍ່ໄປນີ້ແມ່ນບັນຊີລາຍຊື່ຂອງການປ່ຽນແປງໃນການແກ້ໄຂ 3 ຂອງເອກະສານ: • ອັບເດດສໍາລັບ CoreRxIODBitAlign v2.2. • ອັບເດດຄູ່ມືຜູ້ໃຊ້ສຳລັບສັນຍານຕາຂໍ້ມູນຊ້າຍ ແລະຂວາຢູ່ເທິງສຸດ. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ, ເບິ່ງຮູບ 2-1 ແລະ 3.2. ທ່າເຮືອ.
2	—	ຕໍ່ໄປນີ້ແມ່ນບັນຊີລາຍຊື່ຂອງການປ່ຽນແປງໃນການແກ້ໄຂ 2 ຂອງເອກະສານ: • ອັບເດດສໍາລັບ CoreRxIODBitAlign v2.1. • ອັບເດດ: 2. ລາຍລະອຽດການທໍາງານ ແລະ 5. ແຜນວາດເວລາ.
1	—	ການແກ້ໄຂ 1.0 ແມ່ນການພິມເຜີຍແຜ່ເອກະສານສະບັບນີ້ຄັ້ງທໍາອິດ. ສ້າງສໍາລັບ CoreRxIODBitAlign v2.0.

ຮອງຮັບ Microchip FPGA

ກຸ່ມຜະລິດຕະພັນ Microchip FPGA ສະຫນັບສະຫນູນຜະລິດຕະພັນຂອງຕົນດ້ວຍການບໍລິການສະຫນັບສະຫນູນຕ່າງໆ, ລວມທັງການບໍລິການລູກຄ້າ, ສູນສະຫນັບສະຫນູນດ້ານວິຊາການຂອງລູກຄ້າ, a webສະຖານທີ່, ແລະຫ້ອງການຂາຍທົ່ວໂລກ.
ລູກຄ້າໄດ້ຖືກແນະນໍາໃຫ້ໄປຢ້ຽມຢາມຊັບພະຍາກອນອອນໄລນ໌ຂອງ Microchip ກ່ອນທີ່ຈະຕິດຕໍ່ກັບການສະຫນັບສະຫນູນຍ້ອນວ່າມັນເປັນໄປໄດ້ຫຼາຍທີ່ຄໍາຖາມຂອງພວກເຂົາໄດ້ຮັບຄໍາຕອບແລ້ວ.
ຕິດຕໍ່ສູນສະຫນັບສະຫນູນດ້ານວິຊາການໂດຍຜ່ານ webສະຖານທີ່ຢູ່ www.microchip.com/support. ກ່າວເຖິງ

FPGA ເລກສ່ວນອຸປະກອນ, ເລືອກປະເພດກໍລະນີທີ່ເຫມາະສົມ, ແລະການອອກແບບການອັບໂຫລດ files ໃນຂະນະທີ່ສ້າງກໍລະນີສະຫນັບສະຫນູນດ້ານວິຊາການ.
ຕິດຕໍ່ຝ່າຍບໍລິການລູກຄ້າສໍາລັບການສະຫນັບສະຫນູນຜະລິດຕະພັນທີ່ບໍ່ແມ່ນດ້ານວິຊາການ, ເຊັ່ນ: ລາຄາຜະລິດຕະພັນ, ການຍົກລະດັບຜະລິດຕະພັນ, ອັບເດດຂໍ້ມູນ, ສະຖານະການສັ່ງຊື້, ແລະການອະນຸຍາດ.
ຈາກອາເມລິກາເໜືອ, ໂທ 8002621060
ຈາກສ່ວນທີ່ເຫຼືອຂອງໂລກ, ໂທຫາ 6503184460
ແຟັກ, ຈາກທຸກບ່ອນໃນໂລກ, 6503188044

ຂໍ້ມູນໄມໂຄຊິບ

ໄມໂຄຣຊິບ Webເວັບໄຊ

Microchip ໃຫ້ການຊ່ວຍເຫຼືອອອນໄລນ໌ໂດຍຜ່ານຂອງພວກເຮົາ webສະຖານທີ່ຢູ່ www.microchip.com/. ນີ້ webເວັບໄຊໄດ້ຖືກນໍາໃຊ້ເພື່ອເຮັດໃຫ້ files ແລະຂໍ້ມູນຂ່າວສານໄດ້ຢ່າງງ່າຍດາຍສາມາດໃຊ້ໄດ້ກັບລູກຄ້າ. ບາງເນື້ອໃນທີ່ມີຢູ່ລວມມີ:

ສະຫນັບສະຫນູນຜະລິດຕະພັນ - ແຜ່ນຂໍ້ມູນແລະຂໍ້ຜິດພາດ, ບັນທຶກການນໍາໃຊ້ແລະ sample ໂປລແກລມ, ຊັບພະຍາກອນການອອກແບບ, ຄູ່ມືຜູ້ໃຊ້ແລະເອກະສານສະຫນັບສະຫນູນຮາດແວ, ການປ່ອຍຊອບແວຫລ້າສຸດແລະຊອບແວທີ່ເກັບໄວ້
ສະຫນັບສະຫນູນດ້ານວິຊາການທົ່ວໄປ – ຄໍາຖາມທີ່ຖືກຖາມເລື້ອຍໆ (FAQs), ຄໍາຮ້ອງສະຫມັກສະຫນັບສະຫນູນດ້ານວິຊາການ, ກຸ່ມສົນທະນາອອນໄລນ໌, ການອອກແບບ Microchip ລາຍຊື່ສະມາຊິກໂຄງການຄູ່ຮ່ວມງານ
ທຸລະກິດຂອງ Microchip – ຄູ່ມືການເລືອກຜະລິດຕະພັນແລະການສັ່ງຊື້, ການປ່ອຍຂ່າວຫຼ້າສຸດຂອງ Microchip, ບັນຊີລາຍຊື່ຂອງການສໍາມະນາແລະເຫດການ, ລາຍຊື່ຫ້ອງການຂາຍ Microchip, ຜູ້ຈັດຈໍາຫນ່າຍ, ແລະຕົວແທນໂຮງງານ

ບໍລິການແຈ້ງການປ່ຽນແປງຜະລິດຕະພັນ

ບໍລິການແຈ້ງການປ່ຽນແປງຜະລິດຕະພັນຂອງ Microchip ຊ່ວຍໃຫ້ລູກຄ້າມີປະຈຸບັນກ່ຽວກັບຜະລິດຕະພັນຂອງ Microchip.
ຜູ້ຈອງຈະໄດ້ຮັບການແຈ້ງເຕືອນທາງອີເມລ໌ທຸກຄັ້ງທີ່ມີການປ່ຽນແປງ, ການປັບປຸງ, ການແກ້ໄຂ, ຫຼືຄວາມຜິດພາດທີ່ກ່ຽວຂ້ອງກັບຄອບຄົວຜະລິດຕະພັນທີ່ລະບຸຫຼືເຄື່ອງມືການພັດທະນາທີ່ມີຄວາມສົນໃຈ.
ເພື່ອລົງທະບຽນ, ໄປທີ່ www.microchip.com/pcn ແລະປະຕິບັດຕາມຄໍາແນະນໍາການລົງທະບຽນ.

ການຊ່ວຍເຫຼືອລູກຄ້າ

ຜູ້ໃຊ້ຜະລິດຕະພັນ Microchip ສາມາດໄດ້ຮັບການຊ່ວຍເຫຼືອຜ່ານຫຼາຍຊ່ອງທາງ:
ຕົວແທນຈໍາຫນ່າຍຫຼືຕົວແທນ
ຫ້ອງການຂາຍທ້ອງຖິ່ນ
Embedded Solutions Engineer (ESE)
ສະຫນັບສະຫນູນດ້ານວິຊາການ
ລູກຄ້າຄວນຕິດຕໍ່ຜູ້ຈັດຈໍາຫນ່າຍ, ຕົວແທນ, ຫຼື ESE ຂອງເຂົາເຈົ້າສໍາລັບການສະຫນັບສະຫນູນ. ຫ້ອງການຂາຍໃນທ້ອງຖິ່ນຍັງມີຢູ່ເພື່ອຊ່ວຍລູກຄ້າ. ບັນຊີລາຍຊື່ຂອງຫ້ອງການຂາຍແລະສະຖານທີ່ແມ່ນລວມຢູ່ໃນເອກະສານນີ້.
ສະຫນັບສະຫນູນດ້ານວິຊາການແມ່ນມີຢູ່ໂດຍຜ່ານ webເວັບໄຊຢູ່: www.microchip.com/support

ຄຸນສົມບັດການປົກປ້ອງລະຫັດອຸປະກອນໄມໂຄຊິບ

ໝາຍເຫດ ລາຍລະອຽດຕໍ່ໄປນີ້ຂອງຄຸນສົມບັດປ້ອງກັນລະຫັດໃນຜະລິດຕະພັນໄມໂຄຊິບ.

ຜະລິດຕະພັນ Microchip ຕອບສະໜອງໄດ້ສະເພາະໃນເອກະສານຂໍ້ມູນ Microchip ໂດຍສະເພາະ.
ໄມໂຄຣຊິບເຊື່ອວ່າຜະລິດຕະພັນໃນຄອບຄົວຂອງມັນມີຄວາມປອດໄພເມື່ອໃຊ້ໃນລັກສະນະທີ່ຕັ້ງໃຈ, ພາຍໃນສະເພາະການໃຊ້ງານ ແລະພາຍໃຕ້ເງື່ອນໄຂປົກກະຕິ.
ຄຸນຄ່າຂອງ Microchip ແລະປົກປ້ອງສິດທິຊັບສິນທາງປັນຍາຂອງມັນຢ່າງຮຸກຮານ. ຄວາມພະຍາຍາມທີ່ຈະລະເມີດລັກສະນະການປົກປ້ອງລະຫັດຂອງຜະລິດຕະພັນ Microchip ແມ່ນຖືກຫ້າມຢ່າງເຂັ້ມງວດແລະອາດຈະລະເມີດກົດຫມາຍວ່າດ້ວຍ Digital Millennium Copyright Act.

ທັງ Microchip ຫຼືຜູ້ຜະລິດ semiconductor ອື່ນໆບໍ່ສາມາດຮັບປະກັນຄວາມປອດໄພຂອງລະຫັດຂອງມັນ. ການປົກປ້ອງລະຫັດບໍ່ໄດ້ຫມາຍຄວາມວ່າພວກເຮົາກໍາລັງຮັບປະກັນວ່າຜະລິດຕະພັນແມ່ນ "ບໍ່ສາມາດທໍາລາຍໄດ້".
ການປົກປ້ອງລະຫັດແມ່ນພັດທະນາຢ່າງຕໍ່ເນື່ອງ. Microchip ມຸ່ງຫມັ້ນທີ່ຈະປັບປຸງຄຸນສົມບັດການປົກປ້ອງລະຫັດຂອງຜະລິດຕະພັນຂອງພວກເຮົາຢ່າງຕໍ່ເນື່ອງ.

ປະກາດກົດໝາຍ

ສິ່ງພິມນີ້ ແລະຂໍ້ມູນໃນນີ້ອາດຈະຖືກໃຊ້ກັບຜະລິດຕະພັນໄມໂຄຊິບເທົ່ານັ້ນ, ລວມທັງການອອກແບບ, ທົດສອບ ແລະລວມຜະລິດຕະພັນໄມໂຄຊິບກັບແອັບພລິເຄຊັນຂອງເຈົ້າ. ການນໍາໃຊ້ຂໍ້ມູນນີ້ໃນລັກສະນະອື່ນໃດກໍ່ລະເມີດຂໍ້ກໍານົດເຫຼົ່ານີ້. ຂໍ້ມູນກ່ຽວກັບການນໍາໃຊ້ອຸປະກອນແມ່ນສະຫນອງໃຫ້ພຽງແຕ່ເພື່ອຄວາມສະດວກຂອງທ່ານແລະອາດຈະຖືກແທນທີ່ໂດຍການປັບປຸງ. ມັນເປັນຄວາມຮັບຜິດຊອບຂອງເຈົ້າເພື່ອຮັບປະກັນວ່າຄໍາຮ້ອງສະຫມັກຂອງເຈົ້າກົງກັບຂໍ້ກໍາຫນົດຂອງເຈົ້າ. ຕິດຕໍ່ຫ້ອງການຂາຍ Microchip ທ້ອງຖິ່ນຂອງທ່ານສໍາລັບການສະຫນັບສະຫນູນເພີ່ມເຕີມຫຼື, ໄດ້ຮັບການສະຫນັບສະຫນູນເພີ່ມເຕີມທີ່ www.microchip.com/en-us/support/design-help/client-support-services.

ຂໍ້ມູນນີ້ແມ່ນສະໜອງໃຫ້ໂດຍໄມໂຄຣຊິບ “ຄື”. ໄມໂຄຣຊິບບໍ່ໄດ້ເປັນຕົວແທນ ຫຼືການຮັບປະກັນໃດໆ ບໍ່ວ່າຈະເປັນການສະແດງອອກ ຫຼືໂດຍຫຍໍ້, ເປັນລາຍລັກອັກສອນ ຫຼືທາງປາກປາກ, ຕາມກົດໝາຍ ຫຼືໃນອີກອັນໜຶ່ງ, ກ່ຽວຂ້ອງກັບຂໍ້ມູນຮວມເຖິງຂໍ້ມູນແຕ່ບໍ່ຈຳກັດການກຳນົດໄວ້. ການບໍ່ລະເມີດ, ການຄ້າ, ແລະຄວາມສອດຄ່ອງເພື່ອຈຸດປະສົງສະເພາະ, ຫຼືການຮັບປະກັນທີ່ກ່ຽວຂ້ອງກັບເງື່ອນໄຂ, ຄຸນນະພາບ, ຫຼືການປະຕິບັດຂອງມັນ.
ໃນກໍລະນີໃດກໍ່ຕາມ, ໄມໂຄຣຊິບຈະມີຄວາມຜິດຕໍ່ຄວາມຜິດທາງອ້ອມ, ພິເສດ, ລົງໂທດ, ໂດຍບັງເອີນ, ຫຼືຜົນສະທ້ອນຕໍ່ການສູນເສຍ, ຄວາມເສຍຫາຍ, ຄ່າໃຊ້ຈ່າຍ, ຫຼືຄ່າໃຊ້ຈ່າຍໃດໆກໍຕາມທີ່ກ່ຽວຂ້ອງກັບສະພາບການປ່ຽນແປງ, ການປ່ຽນແປງໃນກໍລະນີໃດກໍ່ຕາມ. ໄດ້ຮັບການແນະນໍາຂອງ ຄວາມເປັນໄປໄດ້ ຫຼືຄວາມເສຍຫາຍແມ່ນເປັນໄປໄດ້. ໃນຂອບເຂດສູງສຸດທີ່ກົດໝາຍອະນຸຍາດ, ຄວາມຮັບຜິດ ຊອບທັງໝົດຂອງໄມໂຄຣຊິບ ຕໍ່ການຮຽກຮ້ອງທັງໝົດ ໃນທາງໃດກໍຕາມ ທີ່ກ່ຽວຂ້ອງກັບຂໍ້ມູນ ຫຼື ການໃຊ້ຂອງມັນຈະບໍ່ເກີນຈຳນວນຂອງຄ່າທຳນຽມ, ຖ້າມີ, ທີ່ເຈົ້າມີສ່ວນຈ່າຍ.
ການນໍາໃຊ້ອຸປະກອນ Microchip ໃນການຊ່ວຍເຫຼືອຊີວິດແລະ / ຫຼືຄໍາຮ້ອງສະຫມັກຄວາມປອດໄພແມ່ນມີຄວາມສ່ຽງຂອງຜູ້ຊື້ທັງຫມົດ, ແລະຜູ້ຊື້ຕົກລົງທີ່ຈະປົກປ້ອງ, ຊົດເຊີຍ, ແລະຖື Microchip ທີ່ບໍ່ມີອັນຕະລາຍຈາກຄວາມເສຍຫາຍ, ການຮຽກຮ້ອງ, ຟ້ອງ, ຫຼືຄ່າໃຊ້ຈ່າຍທີ່ເກີດຈາກການນໍາໃຊ້ດັ່ງກ່າວ. ບໍ່ມີໃບອະນຸຍາດຖືກຖ່າຍທອດ, ໂດຍທາງອ້ອມ ຫຼື ອື່ນໆ, ພາຍໃຕ້ສິດຊັບສິນທາງປັນຍາຂອງ Microchip ເວັ້ນເສຍແຕ່ໄດ້ລະບຸໄວ້ເປັນຢ່າງອື່ນ.

ເຄື່ອງໝາຍການຄ້າ

ຊື່ ແລະໂລໂກ້ຂອງ Microchip, ໂລໂກ້ Microchip, Adaptec, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXSty ໂລໂກ້ MediaLB, megaAVR, Microsemi, Microsemi, MOST, MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, ໂລໂກ້ PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logoymmetric, SuperFlash , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, ແລະ XMEGA ແມ່ນເຄື່ອງໝາຍການຄ້າທີ່ຈົດທະບຽນຂອງ Microchip Technology Incorporated ໃນສະຫະລັດອາເມລິກາ ແລະປະເທດອື່ນໆ.
AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motor bench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet-Wire, SmartFusion, SyncWorld , TimeCesium, TimeHub, TimePictra, TimeProvider, ແລະ ZL ແມ່ນເຄື່ອງໝາຍການຄ້າທີ່ຈົດທະບຽນຂອງ Microchip Technology Incorporated ໃນສະຫະລັດອາເມລິກາ
ການສະກັດກັ້ນກະແຈທີ່ຕິດກັນ, AKS, ອະນາລັອກສຳລັບຍຸກດິຈິຕອລ, ຕົວເກັບປະຈຸໃດໆ, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, MDS, ds. , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-gin-Display, ສູງສຸດView, membrane, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSili , QMatrix, ICE ແທ້, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O,

ແຜນທີ່ງ່າຍໆ, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, ຄວາມອົດທົນທັງໝົດ, ເວລາທີ່ເຊື່ອຖືໄດ້, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock,
XpressConnect ແລະ ZENA ແມ່ນເຄື່ອງຫມາຍການຄ້າຂອງ Microchip Technology Incorporated ໃນສະຫະລັດແລະປະເທດອື່ນໆ.
SQTP ເປັນເຄື່ອງໝາຍການບໍລິການຂອງ Microchip Technology Incorporated in USA

ໂລໂກ້ Adaptec, ຄວາມຖີ່ຕາມຄວາມຕ້ອງການ, Silicon Storage Technology, ແລະ Symmcom ແມ່ນເຄື່ອງໝາຍການຄ້າທີ່ຈົດທະບຽນຂອງ Microchip Technology Inc. ໃນປະເທດອື່ນໆ.
GestIC ເປັນເຄື່ອງໝາຍການຄ້າຈົດທະບຽນຂອງ Microchip Technology Germany II GmbH & Co. KG, ເຊິ່ງເປັນບໍລິສັດຍ່ອຍຂອງ Microchip Technology Inc., ໃນປະເທດອື່ນໆ.
ເຄື່ອງຫມາຍການຄ້າອື່ນໆທັງຫມົດທີ່ໄດ້ກ່າວມານີ້ແມ່ນຊັບສິນຂອງບໍລິສັດທີ່ກ່ຽວຂ້ອງ.

© 2024, Microchip Technology Incorporated ແລະບໍລິສັດຍ່ອຍຂອງມັນ. ສະຫງວນລິຂະສິດທັງໝົດ.
ISBN: 9781668339879

ລະບົບການຄຸ້ມຄອງຄຸນນະພາບ

ສໍາລັບຂໍ້ມູນກ່ຽວກັບລະບົບການຄຸ້ມຄອງຄຸນນະພາບຂອງ Microchip, ກະລຸນາເຂົ້າໄປເບິ່ງ www.microchip.com/quality.

ການຂາຍ ແລະການບໍລິການທົ່ວໂລກ

ອາເມຣິກາ

ອາຊີ/ປາຊີຟິກ

ເອີຣົບ

ບໍລິສັດ ຫ້ອງການ

2355 West Chandler Blvd. Chandler, AZ 85224-6199

ໂທ: 480-792-7200

ແຟັກ: 480-792-7277

ສະຫນັບສະຫນູນດ້ານວິຊາການ: www.microchip.com/support Web ທີ່ຢູ່: www.microchip.com

ແອດແລນຕາ

Duluth, GA

ໂທ: 678-957-9614

ແຟັກ: 678-957-1455

Austin, TX

ໂທ: 512-257-3370

ບອສຕັນ Westborough, MA ໂທ: 774-760-0087

ແຟັກ: 774-760-0088

ຊິຄາໂກ

Itasca, IL

ໂທ: 630-285-0071

ແຟັກ: 630-285-0075

ດາລາສ

ແອດດິສັນ, TX

ໂທ: 972-818-7423

ແຟັກ: 972-818-2924

ດີທຣອຍ

Novi, MI

ໂທ: 248-848-4000

Houston, TX

ໂທ: 281-894-5983

Indianapolis Noblesville, IN ໂທ: 317-773-8323

ແຟັກ: 317-773-5453

ໂທ: 317-536-2380

Los Angeles Mission Viejo, CA Tel: 949-462-9523

ແຟັກ: 949-462-9608

ໂທ: 951-273-7800

ຣາລີ, NC

ໂທ: 919-844-7510

ໃໝ່ ຢອກ, NY

ໂທ: 631-435-6000

ຊານ Jose, CA

ໂທ: 408-735-9110

ໂທ: 408-436-4270

ການາດາ – ໂຕຣອນໂຕ

ໂທ: 905-695-1980

ແຟັກ: 905-695-2078

ອອສເຕຣເລຍ – ຊິດນີ

ໂທ: 61-2-9868-6733

ຈີນ-ປັກກິ່ງ

ໂທ: 86-10-8569-7000

ຈີນ – Chengdu

ໂທ: 86-28-8665-5511

ຈີນ - ຈົງຊິງ

ໂທ: 86-23-8980-9588

ຈີນ - Dongguan

ໂທ: 86-769-8702-9880

ຈີນ - ກວາງໂຈ່ວ

ໂທ: 86-20-8755-8029

ຈີນ - Hangzhou

ໂທ: 86-571-8792-8115

ຈີນ – ຫົງ ກົງ SAR

ໂທ: 852-2943-5100

ຈີນ - Nanjing

ໂທ: 86-25-8473-2460

ຈີນ - Qingdao

ໂທ: 86-532-8502-7355

ຈີນ - ຊຽງໄຮ້

ໂທ: 86-21-3326-8000

ຈີນ - Shenyang

ໂທ: 86-24-2334-2829

ຈີນ - Shenzhen

ໂທ: 86-755-8864-2200

ຈີນ - ຊູໂຈວ

ໂທ: 86-186-6233-1526

ຈີນ - Wuhan

ໂທ: 86-27-5980-5300

ຈີນ - Xian

ໂທ: 86-29-8833-7252

ຈີນ - Xiamen

ໂທ: 86-592-2388138

ຈີນ - ຈູໄຫ່

ໂທ: 86-756-3210040

ປະເທດອິນເດຍ – Bangalore

ໂທ: 91-80-3090-4444

ອິນເດຍ - ນິວເດລີ

ໂທ: 91-11-4160-8631

ປະເທດອິນເດຍ – ປູນ

ໂທ: 91-20-4121-0141

ຍີ່ປຸ່ນ – ໂອຊາກາ

ໂທ: 81-6-6152-7160

ຍີ່ປຸ່ນ – ໂຕກຽວ

ໂທ: 81-3-6880- 3770

ເກົາຫຼີ - Daegu

ໂທ: 82-53-744-4301

ເກົາຫຼີ – ເຊອຸນ

ໂທ: 82-2-554-7200

ມາເລເຊຍ - Kuala ລໍາເປີ

ໂທ: 60-3-7651-7906

ມາເລເຊຍ - Penang

ໂທ: 60-4-227-8870

ຟີລິບປິນ – ມະນີລາ

ໂທ: 63-2-634-9065

ສິງກະໂປ

ໂທ: 65-6334-8870

ໄຕ້ຫວັນ - Hsin Chu

ໂທ: 886-3-577-8366

ໄຕ້ຫວັນ - Kaohsiung

ໂທ: 886-7-213-7830

ໄຕ້ຫວັນ - Taipei

ໂທ: 886-2-2508-8600

ປະເທດໄທ – ບາງກອກ

ໂທ: 66-2-694-1351

ຫວຽດນາມ - ໂຮ່ຈີມິນ

ໂທ: 84-28-5448-2100

ອອສເຕຣຍ – ເວນ

ໂທ: 43-7242-2244-39

ແຟັກ: 43-7242-2244-393

ເດນມາກ – Copenhagen

ໂທ: 45-4485-5910

ແຟັກ: 45-4485-2829

ຟິນແລນ – Espoo

ໂທ: 358-9-4520-820

ຝຣັ່ງ – ປາຣີ

Tel: 33-1-69-53-63-20

Fax: 33-1-69-30-90-79

ເຢຍລະມັນ – garching

ໂທ: 49-8931-9700

ເຢຍລະມັນ – ຮານານ

ໂທ: 49-2129-3766400

ເຢຍລະມັນ – Heilbronn

ໂທ: 49-7131-72400

ເຢຍລະມັນ – Karlsruhe

ໂທ: 49-721-625370

ເຢຍລະມັນ – ມິວນິກ

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

ເຢຍລະມັນ – Rosenheim

ໂທ: 49-8031-354-560

ອິດສະຣາເອນ – ຣາອານາ

ໂທ: 972-9-744-7705

ອີຕາລີ – Milan

ໂທ: 39-0331-742611

ແຟັກ: 39-0331-466781

ອິຕາລີ - Padova

ໂທ: 39-049-7625286

ເນເທີແລນ - Drunen

ໂທ: 31-416-690399

ແຟັກ: 31-416-690340

ນໍເວ – Trondheim

ໂທ: 47-72884388

ໂປແລນ — ວໍຊໍ

ໂທ: 48-22-3325737

ໂຣມາເນຍ – Bucharest

Tel: 40-21-407-87-50

ສະເປນ – Madrid

Tel: 34-91-708-08-90

Fax: 34-91-708-08-91

ສວີເດນ – Gothenburg

Tel: 46-31-704-60-40

ສວີເດນ – ສະຕັອກໂຮມ

ໂທ: 46-8-5090-4654

ອັງກິດ - Wokingham

ໂທ: 44-118-921-5800

ແຟັກ: 44-118-921-5820

ເອກະສານ / ຊັບພະຍາກອນ

MICROCHIP v2.3 Gen 2 ຕົວຄວບຄຸມອຸປະກອນ [pdf] ຄູ່ມືຜູ້ໃຊ້
v2.3, v2.2, v2.3 Gen 2 Device Controller, v2.3, Gen 2 Device Controller, Device Controller, Controller

ເອກະສານອ້າງອີງ

ຄູ່ມືຜູ້ໃຊ້

MICROCHIP v2.3 Gen 2 ຕົວຄວບຄຸມອຸປະກອນ

ແນະນຳ

ຄຸນສົມບັດ

ຄໍາອະທິບາຍຫນ້າທີ່

CoreRxIODBitAlign ພາລາມິເຕີແລະສັນຍານການໂຕ້ຕອບ

ການປະຕິບັດ CoreRxIODBitAlign ໃນ Libero Design Suite

ແຜນວາດເວລາ

ເອກະສານອ້າງອີງເພີ່ມເຕີມ

ບັນຫາທີ່ແກ້ໄຂແລ້ວ

ການນໍາໃຊ້ອຸປະກອນແລະປະສິດທິພາບ

ປະຫວັດການແກ້ໄຂ

ຂໍ້ມູນໄມໂຄຊິບ

ປະກາດກົດໝາຍ

ການຂາຍ ແລະການບໍລິການທົ່ວໂລກ

ເອກະສານ / ຊັບພະຍາກອນ

ເອກະສານອ້າງອີງ

ອອກຄໍາເຫັນ

ຍົກເລີກການຕອບ