Кантролер прылады MICROCHIP v2.3 Gen 2
Уводзіны
Гэты агульны навучальны IP CoreRxIODBitAlign выкарыстоўваецца ў блоку перадачы ўводу-вываду ў шляху Rx для выраўноўвання бітаў незалежна ад выкарыстоўваных даных або пратаколу. CoreRxIODBitAlign дазваляе рэгуляваць затрымку ў шляху даных адносна тактавага шляху.
Рэзюмэ CoreRxIODBitAlign
| Ядро Версія | Гэты дакумент адносіцца да CoreRxIODBitAlign v2.3 |
| Прылада, якая падтрымліваецца | CoreRxIODBitAlign падтрымлівае наступныя сем'і: |
| Сем'і | • SoC PolarFire® |
| • PolarFire | |
| Заўвага: Для атрымання дадатковай інфармацыі наведайце старонка прадукту | |
| Падтрымліваюцца Tool Flow | Патрабуецца Libero® SoC v12.0 або больш позніх версій |
| Падтрымліваюцца інтэрфейсы | — |
| Ліцэнзаванне | CoreRxIODBitAlign не патрабуе ліцэнзіі |
| Інструкцыя па ўстаноўцы | CoreRxIODBitAlign павінен быць усталяваны ў IP-каталог праграмнага забеспячэння Libero SoC аўтаматычна праз функцыю абнаўлення IP-каталога ў праграмным забеспячэнні Libero SoC або спампаваны ўручную з каталога. Пасля ўстаноўкі ядра IP у праграмным каталогу IP Libero SoC яно наладжваецца, ствараецца і ствараецца ў SmartDesign для ўключэння ў праект Libero. |
| Выкарыстанне прылады і
Прадукцыйнасць |
Кароткая інфармацыя аб выкарыстанні і прадукцыйнасці CoreRxIODBitAlign прыведзена ў раздзеле 8. Выкарыстанне прылады і Perфарміраванне |
Звесткі журнала змяненняў CoreRxIODBitAlign
У гэтым раздзеле прадстаўлена ўсёабдымнаеview новых функцый, пачынаючы з апошняга выпуску. Для атрымання дадатковай інфармацыі аб вырашаных праблемах глядзіце раздзел 7. Вырашаныя праблемы.
| CoreRxIODBitAlign v2.3 | Што ёсць Новы • Абноўлены механізм навучання на аснове MIPI |
| CoreRxIODBitAlign v2.2 | Што новага • Дададзены левы і правы EYE Tap затрымлівае інфармацыю ў верхнім модулі |
Асаблівасці
CoreRxIODBitAlign мае наступныя магчымасці:
- Падтрымлівае выраўноўванне бітаў з рознай шырынёй вачэй 1–7
- Падтрымка розных рэжымаў Fabric Double Data Rate (DDR) 2/4/3p5/5
- Падтрымлівае механізм пропуску і перазапуску/ўтрымання
- Падтрымлівае навучанне інтэрфейсу мабільнага прамысловага працэсара (MIPI) праз сігналізацыю LP Start of Frame
- Падтрымка 256 Tap Delays для Bit Alignment
Функцыянальнае апісанне
CoreRxIODBitAlign з інтэрфейсам Rx IOD
На наступным малюнку паказана блок-схема высокага ўзроўню CoreRxIODBitAlign.
- Апісанне адносіцца да CoreRxIODBitAlign, які падтрымлівае прылады PolarFire® і PolarFire SoC.
- CoreRxIODBitAlign праводзіць навучанне, а таксама адказвае за ўзаемадзеянне прылад IO Digital (IOD) і IO Gearing (IOG) для падтрымкі ў якасці дынамічнай крыніцы з рэгуляваннем затрымкі для правільнага збору даных.
- Поўны механізм навучання тлумачыцца ў раздзеле 5. Часовыя дыяграмы.
- CoreRxIODBitAlign дынамічна падтрымлівае даданне або выдаленне затрымкі з шляху даных адносна тактавага шляху. Тут інтэрфейс RX_DDRX_DYN прадастаўляе элементы кіравання CoreRxIODBitAlign для выканання трэніроўкі маржы ад такта да даных шляхам дадання затрымкі націску ў напрамку ўверх. CoreRxIODBitAlign, у сваю чаргу для наступнага паўторнагаview (кожнага кроку затрымкі націску), захоўвае сцягі стану зваротнай сувязі з інтэрфейсу RX_DDRX_DYN.
- CoreRxIODBitAlign працягвае навучанне для кожнага кроку націскання, пакуль інтэрфейс RX_DDRX_DYN не дасягне стану па-за дыяпазонам.
- Нарэшце, CoreRxIODBitAlign зачышчае поўныя сцягі стану зваротнай сувязі. Гэты крок аптымізуе і разлічвае выраўноўванне бітаў даных пад вуглом 90 градусаў па цэнтры ад краёў гадзінніка.
- Канчаткова разлічаныя затрымкі адводу загружаюцца ў інтэрфейс RX_DDRX_DYN для завяршэння навучання выраўноўванню бітаў.
- Функцыі, якія падтрымліваюцца гэтым CoreRxIODBitAlign, падрабязна пералічаны наступным чынам.
Дынамічны механізм перападрыхтоўкі
- CoreRxIODBitAlign бесперапынна кантралюе сцягі стану зваротнай сувязі (IOD_EARLY/IOD_LATE) і правярае, ці пераключаюцца сцягі.
- IP спачатку карэктуе раней разлічаныя націскі на +/- 4 націску ўверх ці ўніз. Нават тады, калі сцягі пераключаюцца, IP зноў запускае навучанне.
Механізм утрымання (Задайце пытанне)
- Гэта функцыя выкарыстоўваецца, калі навучанне павінна знаходзіцца ў стане чакання. BIT_ALGN_HOLD з'яўляецца актыўным высокім узроўнем уводу, і яго трэба зацвердзіць, каб утрымаць, і адмяніць, каб працягнуць навучанне.
- Параметр HOLD_TRNG павінен быць усталяваны ў 1 у канфігуратары, каб уключыць гэтую функцыю. Па змаўчанні гэты параметр усталяваны ў 0.
Механізм перазапуску (Задайце пытанне)
- Гэтая функцыя выкарыстоўваецца для перазапуску навучання. Каб перазапусціць навучанне, уваход BIT_ALGN_RSTRT павінен быць зацверджаны для аднаго тактавага імпульсу Serial Clock (SCLK).
- Гэта ініцыюе мяккі скід IP, які скідае BIT_ALGN_DONE да 0 і BIT_ALGN_START да 1.
Механізм пропуску (Задайце пытанне)
- Гэтая функцыя выкарыстоўваецца, калі навучанне не патрабуецца, і поўнае навучанне можна абыйсці. BIT_ALGN_SKIP з'яўляецца ўводам на аснове актыўнага высокага ўзроўню, і яго трэба зацвердзіць, каб прапусціць поўнае навучанне.
- Параметр SKIP_TRNG павінен быць усталяваны ў 1 у канфігуратары, каб уключыць гэтую функцыю. Па змаўчанні гэты параметр усталяваны ў 0.
Навучальны механізм на аснове MIPI (Задайце пытанне)
- Параметр MIPI_TRNG павінен быць усталяваны ў 1 у канфігуратары, каб уключыць гэтую функцыю. Калі ўстаноўлена, то ўваходны порт LP_IN дадаецца да CoreRxIODBitAlign.
- IP-адрас выяўляе спадальны фронт уваходнага порта LP_IN, які паказвае сапраўдны пачатак кадра для пачатку навучання.
Параметры CoreRxIODBitAlign і сігналы інтэрфейсу
Параметры графічнага інтэрфейсу канфігурацыі (Задайце пытанне)
Для гэтага асноўнага выпуску няма параметраў канфігурацыі.
парты (Задайце пытанне)
У наступнай табліцы пералічаны ўваходныя і выходныя сігналы, якія выкарыстоўваюцца пры распрацоўцы CoreRxIODBitAlign.
Табліца 3-1. Уваходныя і выходныя сігналы
| Сігнал | Напрамак | Шырыня порта (біт) | Апісанне |
| Гадзіннікі і Скінуць | |||
| ШОВК | Увод | 1 | Гадзіннік з тканіны |
| PLL_LOCK | Увод | 1 | Блакаванне PLL |
| СКІД | Увод | 1 | Асінхронны скід Active-Low |
| Шына дадзеных і кіраванне | |||
| IOD_РАНА | Увод | 1 | Ранні сцяг манітора даных |
| IOD_ПОЗНА | Увод | 1 | Сцяг позняга манітора даных |
| IOD_ OOR | Увод | 1 | Флаг манітора вачэй па-за дыяпазонам для лініі затрымкі |
| BIT_ALGN_EYE_IN | Увод | 3 | Карыстальнік задае шырыню манітора вачэй |
| BIT_ALGN_RSTRT | Увод | 1 | Перазапуск навучання выраўноўвання бітаў (зацвярджэнне на аснове імпульсаў) 1— Перазапуск навучання 0— Без перазапуску навучання |
| BIT_ALGN_CLR_FLGS | Выхад | 1 | Ачысціць раннія або познія сцягі |
| BIT_ALGN_LOAD | Выхад | 1 | Загрузіць па змаўчанні |
| BIT_ALGN_DIR | Выхад | 1 | Напрамак лініі затрымкі ўверх ці ўніз 1— Уверх (павялічыць 1 націск) 0— Уніз (паменшыць 1 націск) |
| BIT_ALGN_MOVE | Выхад | 1 | Павялічце затрымку імпульсу руху |
| BIT_ALIGN_SKIP | Увод | 1 | Прапуск навучальнага выраўноўвання бітаў (зацвярджэнне на аснове ўзроўню)
1— Прапусціць навучанне і дзейнічае толькі тады, калі параметр SKIP_TRNG усталяваны ў 1 0— Навучанне павінна праходзіць у звычайным рэжыме |
| BIT_ALIGN_HOLD | Увод | 1 | Трэніровачнае ўтрыманне Bit Align (зацвярджэнне на аснове ўзроўню)
1— Затрымлівайце навучанне і дзейнічае толькі тады, калі параметр HOLD_TRNG усталяваны ў 1 0— Навучанне павінна праходзіць у звычайным рэжыме |
| BIT_ALIGN_ERR | Выхад | 1 | Памылка навучання выраўноўвання бітаў (зацвярджэнне на аснове ўзроўню) 1— Памылка 0— Няма памылкі |
| BIT_ALGN_START | Выхад | 1 | Пачатак навучання выраўноўванню бітаў (зацвярджэнне на аснове ўзроўню) 1— Пачаты 0— Не пачаты |
| BIT_ALGN_DONE | Выхад | 1 | Навучанне выраўноўванню бітаў выканана (зацвярджэнне на аснове ўзроўню) 1— Завершана 0— Не завершана |
| Сігнал | Напрамак | Шырыня порта (біт) | Апісанне |
| LP_IN | Увод | 1 | Навучанне кадрам на аснове MIPI (зацвярджэнне ўзроўню)
1— Сігнал Active-Low павінен быць нізкім, каб паказаць пачатак кадра, і павінен адмяняцца толькі ў канцы кадра. 0— Навучанне павінна праходзіць у звычайным рэжыме, і гэты сігнал павінен быць унутрана нізкім. |
| DEM_BIT_ALGN_TAPDLY | Выхад | 8 | Разлічаныя затрымкі TAP і дзейнічаюць, калі IP-адрас усталёўвае высокі ўзровень для BIT_ALGN_DONE. |
| RX_BIT_ALIGN_LEFT_WIN | Выхад | 8 | Значэнне левага манітора Data Eye
Заўвага: Значэнні сапраўдныя, толькі калі вывад BIT_ALGN_DONE усталяваны ў 1, а вывад BIT_ALGN_START усталяваны ў 0. Калі параметр SKIP_TRNG усталяваны, ён вяртае 0. |
| RX_BIT_ALIGN_RGHT_WIN | Выхад | 8 | Значэнне манітора Right Data Eye
Заўвага: Значэнні сапраўдныя, толькі калі вывад BIT_ALGN_DONE усталяваны ў 1, а вывад BIT_ALGN_START усталяваны ў 0. Калі параметр SKIP_TRNG усталяваны, ён вяртае 0. |
Укараненне CoreRxIODBitAlign у Libero Design Suite
SmartDesign (Задайце пытанне)
- CoreRxIODBitAlign папярэдне ўсталяваны ў асяроддзі праектавання разгортвання SmartDesign IP. На наступным малюнку паказаны эксampфайл створанага CoreRxIODBitAlign.
- Ядро наладжваецца з дапамогай акна канфігурацыі ў SmartDesign, як паказана на малюнку 4-2.
- Для атрымання дадатковай інфармацыі аб выкарыстанні SmartDesign для стварэння асобнікаў і генерацыі ядраў гл Кіраўніцтва карыстальніка SmartDesign.
Налада CoreRxIODBitAlign у SmartDesign (Задайце пытанне)
- Ядро наладжваецца з дапамогай графічнага інтэрфейсу канфігурацыі ў SmartDesign, як паказана на наступным малюнку.
Патокі мадэлявання (Задайце пытанне)
- Карыстальніцкі тэставы стэнд для CoreRxIODBitAlign уключаны ва ўсе выпускі.
- Каб запусціць мадэляванне, выканайце наступны крок: абярыце паток User Testbench у SmartDesign, а затым націсніце "Захаваць і стварыць" на панэлі "Стварэнне".
- Карыстальніцкі тэставы стэнд выбіраецца праз графічны інтэрфейс канфігурацыі асноўнага тэставага стэнда. Калі SmartDesign стварае праект Libero® SoC, ён усталёўвае карыстацкі тэставы стэнд files.
- Каб запусціць карыстацкі тэставы стенд, усталюйце корань дызайну ў асобнік CoreRxIODBitAlign на панэлі іерархіі дызайну Libero SoC, а затым націсніце Simulation у акне Libero SoC Design Flow.
- Гэта выклікае ModelSim® і аўтаматычна запускае мадэляванне.
- На наступным малюнку паказаны былыampле падсістэмы мадэлявання. Ён выкарыстоўвае кампанент IOG_IOD DDRX4 і DDTX4 у рэжыме зваротнай замыкання з CoreRxIODBitAlign для мадэлявання.
- Тут згенераваныя даныя PRBS перадаюцца DDTX4 паслядоўна ў DDRX4 і, нарэшце, сродак праверкі PRBS выкарыстоўваецца для праверкі цэласнасці даных пасля завяршэння навучання.
Сінтэз у Libero SoC (Задайце пытанне)
- Каб запусціць сінтэз з канфігурацыяй, абранай у графічным інтэрфейсе канфігурацыі, усталюйце адпаведным чынам корань канструкцыі. У раздзеле «Укараніць дызайн» на ўкладцы «Паток праектавання» пстрыкніце правай кнопкай мышы «Сінтэзаваць» і націсніце «Выканаць».
Месца і маршрут у Libero SoC (Задайце пытанне)
- Пасля адпаведнай ўстаноўкі кораня дызайну і запуску Synthesis. У раздзеле «Укараніць дызайн» на ўкладцы «Паток праектавання» пстрыкніце правай кнопкай мышы «Месца і маршрут» і націсніце «Выканаць».
Сістэмная інтэграцыя (Задайце пытанне)
- У гэтым раздзеле даюцца падказкі аб палягчэнні інтэграцыі CoreRxIODBitAlign.
- Rx/Tx IOG, які выкарыстоўваецца, падтрымлівае мноства рэжымаў уводу і вываду. Гэтыя даныя і тактавая частата могуць быць больш павольнымі, а ў некаторых выпадках і большымі, зыходзячы з канчатковых характарыстык крэмнія.
- У наступнай табліцы пералічаны дадзеныя і тактавая частата.
Табліца 4-1. Дадзеныя і тактавая частата
| Рэжым IOG | Напрамак | Перадаткавае стаўленне | Чакаецца максімальная хуткасць перадачы дадзеных IO | IO Гадзіннік Стаўка | Ядро Гадзіннік Стаўка | Тып дадзеных |
| DDRX4 | Увод | 8:1 | 1600 Мбіт/с | 800 МГц | 200 МГц | DDR |
На наступным малюнку паказаны былыampле інтэграцыі падсістэмы CoreRXIODBitAlign.
- Папярэдняя падсістэма выкарыстоўвае для мадэлявання кампанент IOG_IOD DDRX4 і DDTX4 у рэжыме Loopback з CoreRxIODBitAlign. Тут згенераваныя даныя PRBS перадаюцца IOG_IOD_DDRTX4_0 паслядоўна ў IOG_IOD_DDRX4_PF_0.
- CoreRxIODBitAlign выконвае навучанне (BIT_ALIGN_START усталяваны ў 1, BIT_ALIGN_DONE усталяваны ў 0) з дапамогай кампанента IOG_IOD_DDRX4_PF_0, і, нарэшце, пасля завяршэння навучання (BIT_ALIGN_START усталяваны ў 0, BIT_ALIGN_DONE усталяваны ў 1) для праверкі цэласнасці даных выкарыстоўваецца сродак праверкі PRBS.
Тэставы стэнд (Задайце пытанне)
- Для праверкі і тэсціравання CoreRxIODBitAlign выкарыстоўваецца ўніфікаваны тэставы стэнд, які называецца карыстацкім тэставым стэндам.
Карыстальніцкі тэставы стэнд (Задайце пытанне)
- Карыстальніцкі тэставы стэнд уключаны ў выпускі CoreRxIODBitAlign, які правярае некалькі функцый CoreRxIODBitAlign. На наступным малюнку паказаны тэставы стенд карыстальніка CoreRxIODBitAlign.
- Як паказана на папярэднім малюнку, карыстальніцкі тэставы стэнд складаецца з Microchip DirectCore CoreRxIODBitAlign DUT, PRBS_GEN, PRBS_CHK, CCC, IOG_IOD_TX і IOG_IOD_RX для праверкі ў рэжыме Loopback.
- Схема кандыцыянавання гадзінніка (CCC) кіруе CORE_CLK і IO_CLK, калі гадзіннік стабільны.
- PRBS_GEN перадае паралельныя даныя ў IOG_IOD_TX, а затым IOG_ID_RX паралельна атрымлівае паслядоўныя даныя.
- CoreRxIODBitAlign DUT выконвае навучанне з дапамогай сігналаў IOD_CTRL. Пасля завяршэння навучання блок PRBS_CHK уключаны для праверкі цэласнасці даных з блока IOG_IOD_RX.
Важна: Карыстальніцкі тэставы стэнд падтрымлівае толькі фіксаваную канфігурацыю.
Часавыя дыяграмы
- У гэтым раздзеле апісваецца часовая дыяграма CoreRxIODBitAlign.
CoreRxIODBitAlign Часовая дыяграма навучання (Задайце пытанне)
- Наступная дыяграма часу з'яўляецца прыкладамample навучальнай паслядоўнасці з наступнымі параметрамі.
- CoreRxIODBitAlign працуе на аснове тактавага сігналу Fabric або SCLK, або OUT2_FABCLK_* з кампанента CCC або PLL, а выкарыстоўваны кампанент IOD PF_IOD_GENERIC_RX працуе на аснове OUT*_HS_IO_CLK_* або тактавага сігналу Bank або BCLK для выраўноўвання бітаў. Тут кампанент PF_IOD_GENERIC_RX IOD атрымлівае паслядоўныя дадзеныя для выраўноўвання бітаў. Напрыкладampнапрыклад, калі патрабаваная хуткасць перадачы дадзеных складае 1000 Мбіт/с у рэжыме DDRx4 Fabric, то OUT2_FABCLK_0 або SCLK павінны быць накіраваны ад кампанента PLL або CCC як 125 МГц, а OUT0_HS_IO_CLK_0 або BCLK да PF_IOD_GENERIC_RX павінны быць 500 МГц.
- CoreRxIODBitAlign пачынае навучанне, як толькі PLL_LOCK стане стабільным і на высокім узроўні. Затым пачынаецца навучанне, задаючы BIT_ALGN_START як высокі і BIT_ALGN_DONE як нізкі, а затым кіруючы выхадным BIT_ALGN_LOAD для загрузкі налад па змаўчанні ў кампаненце PF_IOD_GENERIC_RX. BIT_ALGN_CLR_FLGS выкарыстоўваецца для ачысткі сцягоў IOD_EARLY, IOD_LATE і BIT_ALGN_OOR.
- CoreRxIODBitAlign працягвае BIT_ALGN_MOVE, а затым BIT_ALGN_CLR_FLGS для кожнага TAP і запісвае сцягі IOD_EARLY і IOD_LATE. Пасля таго, як кампанент PF_IOD_GENERIC_RX усталяваў высокі ўзровень BIT_ALGN_OOR, CoreRxIODBitAlign ачышчае запісаныя сцягі EARLY і LATE і знаходзіць аптымальныя сцягі Early і Late для разліку неабходных затрымак TAP для выраўноўвання бітаў тактавага сігналу і даных.
- CoreRxIODBitAlign загружае разлічаныя затрымкі TAP і кіруе BIT_ALGN_START нізкім і BIT_ALGN_DONE высокім, каб паказаць завяршэнне навучання.
- CoreRxIODBitAlign дынамічна працягвае паўторнае навучанне, калі выяўляе шумную зваротную сувязь IOD_EARLY або IOD_LATE ад кампанента PF_IOD_GENERIC_RX. Тут BIT_ALGN_DONE скідаецца і ўводзіцца ў нізкі ўзровень, а BIT_ALGN_START зноў у высокі ўзровень з дапамогай CoreRxIODBitAlign, каб паказаць перазапуск навучання. Лічыльнік тайм-аўту, калі дасягае ўмовы тайм-аўту, сцвярджае BIT_ALGN_ERR у канцы навучання.
- CoreRxIODBitAlign таксама забяспечвае механізм перазапуску для канчатковага карыстальніка, каб перазапусціць навучанне кожны раз, калі гэта неабходна. Уваход BIT_ALGN_RSTRT з'яўляецца актыўным - высокі імпульс павінен быць прыведзены ў высокі ўзровень, напрыкладampле, восем гадзін.
- Тут BIT_ALGN_DONE скідаецца і ўводзіцца ў нізкі ўзровень, а BIT_ALGN_START зноў у высокі ўзровень з дапамогай CoreRxIODBitAlign, каб паказаць новы пачатак навучання.
- CoreRxIODBitAlign таксама забяспечвае механізм утрымання для ўтрымання трэніроўкі пасярэдзіне. Тут параметр HOLD_TRNG павінен быць усталяваны ў 1, а затым CoreRxIODBitAlign выкарыстоўвае ўвод BIT_ALGN_HOLD і павінен сцвярджаць актыўны высокі ўзровень на аснове, пакуль не спатрэбіцца CoreRxIODBitAlign для правядзення навучання, а затым працягвае навучанне, калі ўваходны BIT_ALGN_HOLD становіцца нізкім.
Дадатковыя спасылкі
- У гэтым раздзеле змяшчаецца спіс дадатковай інфармацыі.
- Для атрымання абнаўленняў і дадатковай інфармацыі аб праграмным забеспячэнні, прыладах і апаратным забеспячэнні наведайце старонкі інтэлектуальнай уласнасці на Ядра інтэлектуальнай уласнасці Microchip FPGA.
Вядомыя праблемы і іх абыходныя шляхі (Задайце пытанне)
- У CoreRxIODBitAlign v2.3 няма вядомых абмежаванняў або абыходных шляхоў.
Спыненыя функцыі і прылады (Задайце пытанне)
- У CoreRxIODBitAlign v2.3 няма спыненых функцый і прылад.
Вырашаныя праблемы
- У наступнай табліцы пералічаны ўсе вырашаныя праблемы для розных выпускаў CoreRxIODbitAlign.
Табліца 7-1. Вырашаныя праблемы
| Вызваленне | Апісанне |
| 2.3 | У гэтым выпуску v2.3 няма вырашаных праблем |
| 2.2 | У гэтым выпуску v2.2 няма вырашаных праблем |
| 1.0 | Першапачатковы выпуск |
Выкарыстанне і прадукцыйнасць прылады
Макрас CoreRxIODBitAlign рэалізаваны ў сем'ях, пералічаных у наступнай табліцы.
Табліца 8-1. Выкарыстанне і прадукцыйнасць прылады
| прылада Дэталі | ПЛІС Рэсурсы | Прадукцыйнасць (МГц) | |||
| Сям'я | прылада | ДФФ | LUTs | логіка Элементы | ШОВК |
| PolarFire® | MPF300TS | 788 | 1004 | 1432 | 261 |
| SoC PolarFire | MPF250TS | 788 | 1004 | 1416 | 240 |
- Важна: The дадзеныя ў папярэдняй табліцы атрыманы з выкарыстаннем Libero® SoC v2023.2.
- Дадзеныя ў папярэдняй табліцы атрыманы з выкарыстаннем тыповых налад сінтэзу і макета.
- Наступныя параметры графічнага інтэрфейсу канфігурацыі верхняга ўзроўню былі зменены ў параўнанні са сваімі значэннямі па змаўчанні.
- Наступныя значэнні па змаўчанні:
- SKIP_TRNG = 1
- ТРЫМАЦЬ_ТРНГ = 1
- MIPI_TRNG = 1
- DEM_TAP_WAIT_CNT_WIDTH = 3
- Ніжэй прыведзены абмежаванні гадзіннікаў, якія выкарыстоўваюцца для дасягнення лічбаў прадукцыйнасці:
- SCLK = 200 МГц
- Хуткасны клас = −1
- Прапускная здольнасць вылічваецца наступным чынам: (шырыня ў бітах/колькасць цыклаў) × тактавая частата (прадукцыйнасць).
Гісторыя версій
Гісторыя версій апісвае змены, якія былі ўнесены ў дакумент. Змены пералічаны па версіях, пачынаючы з самай актуальнай публікацыі.
Табліца 9-1. Гісторыя версій
| Рэвізія | Дата | Апісанне |
| B | 02/2024 | Ніжэй прыведзены спіс змяненняў у версіі B дакумента:
• Абноўлена для CoreRxIODBitAlign v2.3 • Дададзена інфармацыя часопіса змяненняў у раздзел Уводзіны • Абноўлены раздзел 8. Выкарыстанне прылады і прадукцыйнасць • Дададзены раздзел 7. Вырашаныя праблемы |
| A | 03/2022 | Ніжэй прыведзены спіс змяненняў у версіі А дакумента:
• Дакумент быў перанесены ў шаблон Microchip • Нумар дакумента быў зменены з 50200861 на DS50003255 |
| 3 | — | Ніжэй прыведзены спіс змяненняў у версіі 3 дакумента:
• Абноўлена для CoreRxIODBitAlign v2.2. • Абноўлена кіраўніцтва карыстальніка для сігналаў левага і правага вока ўверсе. Для атрымання дадатковай інфармацыі звярніцеся да малюнкаў 2-1 і 3.2. Парты. |
| 2 | — | Ніжэй прыведзены спіс змяненняў у версіі 2 дакумента:
• Абноўлена для CoreRxIODBitAlign v2.1. • Абноўлена: 2. Функцыянальнае апісанне і 5. Часавыя дыяграмы. |
| 1 | — | Версія 1.0 была першай публікацыяй гэтага дакумента. Створана для CoreRxIODBitAlign v2.0. |
Падтрымка Microchip FPGA
- Група прадуктаў Microchip FPGA забяспечвае сваю прадукцыю рознымі службамі падтрымкі, уключаючы службу падтрымкі кліентаў, цэнтр тэхнічнай падтрымкі кліентаў, webсайт і офісы продажаў па ўсім свеце.
- Кліентам прапануецца наведаць інтэрнэт-рэсурсы Microchip, перш чым звяртацца ў службу падтрымкі, бо вельмі верагодна, што на іх запыты ўжо дадзены адказы.
- Звярніцеся ў Цэнтр тэхнічнай падтрымкі праз webсайт на www.microchip.com/support. Згадайце
- Нумар дэталі прылады FPGA, абярыце адпаведную катэгорыю корпуса і загрузіце дызайн files пры стварэнні тэхпадтрымкі.
- Звярніцеся ў службу падтрымкі для атрымання нетэхнічнай падтрымкі прадукту, напрыклад, цэнаўтварэння прадукту, абнаўлення прадукту, абнаўлення інфармацыі, статусу заказу і аўтарызацыі.
- З Паўночнай Амерыкі тэлефануйце па нумары 8002621060
- З астатняга свету тэлефануйце па нумары 6503184460
- Факс, з любой кропкі свету, 6503188044
Інфармацыя пра мікрачып
Мікрачып Webсайт
- Кампанія Microchip забяспечвае анлайн-падтрымку праз нашу webсайт на www.microchip.com/. гэта webсайт выкарыстоўваецца для стварэння fileі інфармацыя, лёгка даступная для кліентаў. Частка даступнага кантэнту ўключае:
- Падтрымка прадукту – Тэхнічныя табліцы і памылкі, заўвагі па ўжыванні і sampпраграмы, дызайнерскія рэсурсы, кіраўніцтва карыстальніка і дакументы па падтрымцы апаратнага забеспячэння, апошнія выпускі праграмнага забеспячэння і архіў праграмнага забеспячэння
- Агульная тэхнічная падтрымка – Часта задаюць пытанні (FAQ), запыты на тэхнічную падтрымку, анлайнавыя дыскусійныя групы, спіс удзельнікаў партнёрскай праграмы Microchip design
- Бізнес Microchip - Кіраўніцтва па выбары і замове прадуктаў, апошнія прэс-рэлізы Microchip, спіс семінараў і мерапрыемстваў, спісы гандлёвых офісаў Microchip, дыстрыб'ютараў і прадстаўнікоў заводаў
Служба паведамлення аб змене прадукту
- Паслуга апавяшчэнняў Microchip аб зменах у прадукце дапамагае трымаць кліентаў у курсе прадуктаў Microchip.
- Падпісчыкі будуць атрымліваць апавяшчэнні па электроннай пошце кожны раз, калі будуць адбывацца змены, абнаўленні, рэвізіі або памылкі, звязаныя з вызначаным сямействам прадуктаў або інструментам распрацоўкі, якія ўяўляюць цікавасць.
- Для рэгістрацыі перайдзіце па адрасе www.microchip.com/pcn і выконвайце інструкцыі па рэгістрацыі.
Падтрымка кліентаў
- Карыстальнікі прадуктаў Microchip могуць атрымаць дапамогу па некалькіх каналах:
- Дыстрыбутар або прадстаўнік
- Мясцовы офіс продажаў
- Інжынер убудаваных рашэнняў (ESE)
- Тэхнічная падтрымка
- Кліенты павінны звязацца са сваім дыстрыбутарам, прадстаўніком або ESE па падтрымку. Мясцовыя офісы продажаў таксама даступныя, каб дапамагчы кліентам. Спіс гандлёвых офісаў і месцаў уключаны ў гэты дакумент.
- Тэхнічная падтрымка даступная праз webсайт па адрасе: www.microchip.com/support
Функцыя абароны кода прылад Microchip
- Заўвага наступныя падрабязнасці функцыі абароны кода на прадуктах Microchip.
- Прадукты Microchip адпавядаюць спецыфікацыям, якія змяшчаюцца ў іх спецыфікацыі Microchip.
- Кампанія Microchip лічыць, што яе сямейства прадуктаў бяспечна пры выкарыстанні па прызначэнні, у межах працоўных спецыфікацый і ў звычайных умовах.
- Microchip шануе свае правы на інтэлектуальную ўласнасць і актыўна абараняе іх. Спробы парушыць функцыі абароны кода прадуктаў Microchip строга забароненыя і могуць парушаць Закон аб аўтарскім праве ў лічбавае тысячагоддзе.
- Ні Microchip, ні любы іншы вытворца паўправаднікоў не можа гарантаваць бяспеку свайго кода. Абарона кода не азначае, што мы гарантуем, што прадукт «незломны».
- Абарона кода пастаянна развіваецца. Microchip імкнецца пастаянна паляпшаць функцыі абароны кода нашай прадукцыі.
Юрыдычная інфармацыя
- Гэтую публікацыю і змешчаную ў ёй інфармацыю можна выкарыстоўваць толькі з прадуктамі Microchip, у тым ліку для распрацоўкі, тэсціравання і інтэграцыі прадуктаў Microchip з вашым дадаткам. Выкарыстанне гэтай інфармацыі любым іншым спосабам парушае гэтыя ўмовы. Інфармацыя аб праграмах прылады прадастаўляецца толькі для вашага зручнасці і можа быць заменена абнаўленнямі. Вы нясеце адказнасць за тое, каб ваша прыкладанне адпавядала вашым патрабаванням. Каб атрымаць дадатковую падтрымку, звярніцеся ў мясцовы офіс продажаў Microchip або па адрасе www.microchip.com/en-us/support/design-help/client-support-services.
- ГЭТАЯ ІНФАРМАЦЫЯ ПРАДСТАЎЛЯЕЦЦА MICROCHIP «ЯК ЁСЦЬ». MICROCHIP НЕ РОБІЦЬ НІЯКІХ ЗАЯЎ І НІЯКІХ ГАРАНТЫЙ ЯВНЫХ АБО РАЗУМЕВАННЫХ, ПІСЬМОВЫХ АБО ВУСНЫХ, СТАТУТНЫХ ЦІ ІНШЫХ, ЗВЯЗАНЫХ ДА ІНФАРМАЦЫІ, ВКЛЮЧАЮЧЫ, АЛЕ НЕ АБМЕЖУЮЧЫСЯ ЛЮБЫЯ РАЗУМЕВАНЫЯ ГАРАНТЫІ НЕПАРУШЭННЯ, КАМЕРТНАЯ ПРЫДАТНАСЦЬ І ПРЫДАТНАСЦЬ ДЛЯ ПЭЙНАЙ МЭТЫ АБО ГАРАНТЫІ, ЗВЯЗАНЫЯ ДА ЯГО СТАНУ, ЯКАСЦІ АБО ЭФФЕКЦЫЙНАСЦІ.
- MICROCHIP НЕ НЕСІЦЕ АДКАЗНАСЦІ ЗА ЛЮБЫЯ УСКОСНЫЯ, СПЕЦЫЯЛЬНЫЯ, ШТРАФНЫЯ, ВЫПАДКОВЫЯ АБО АСКОПНЫЯ СТРАТЫ, ШКОДУ, КОШТ АБО ВЫТРАТЫ ЛЮБЫХ РОДАЎ, ЗВЯЗАНЫЯ ДА ІНФАРМАЦЫІ АБО ЯЕ ВЫКАРЫСТАННЯ, НЕЗАЛЕЖНЫМ ТЫМ ПРЫЧЫНАМ, НАВАТ КАЛІ MICROCHIP БЫЎ ПАРАДАВАЎСЯ МАГЧЫМАСЦЬ АБО ШКОДЫ ПРАДБАЧЫЦЦА. У ПОЎНАЙ МЕРЫ, ДАЗВОЛЕНАЙ ЗАКОНАМ, ПОЎНАЯ АДКАЗНАСЦЬ MICROCHIP ПА ЎСІХ ПРАТЭЗАХ, ЯКІМІ СПОСАБАМІ ЗВЯЗАНЫМІ З ІНФАРМАЦЫЯЙ АБО ЯЕ ВЫКАРЫСТАННЕМ, НЕ БУДЗЕ ПЕРАВЫШАЦЬ КОЛЬКАСЦІ ГАНАРАЎ, КАЛІ ЁСЦЬ ЁСЦЬ, ЯКІЯ ВЫ ЗАПЛАЦІЛІ НАМЕРСТВА MICROCHIP ЗА ІНФАРМАЦЫЮ.
- Выкарыстанне прылад Microchip у праграмах жыццезабеспячэння і/або забеспячэння бяспекі ажыццяўляецца цалкам на рызыку пакупніка, і пакупнік згаджаецца абараняць, кампенсаваць і не дапускаць шкоды Microchip ад любых пашкоджанняў, прэтэнзій, пазоваў або выдаткаў у выніку такога выкарыстання. Ніякія ліцэнзіі не перадаюцца, няяўна ці іншым чынам, у рамках правоў на інтэлектуальную ўласнасць Microchip, калі не пазначана іншае.
Таварныя знакі
- Назва і лагатып Microchip, лагатып Microchip, Adaptec, AVR, лагатып AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, лагатып Microsemi, MOST, лагатып MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, лагатып PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, лагатып SST, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron і XMEGA з'яўляюцца зарэгістраванымі гандлёвымі маркамі Microchip Technology Incorporated у ЗША і іншых краінах.
- AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, маторны стэнд, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, лагатып ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld , TimeCesium, TimeHub, TimePictra, TimeProvider і ZL з'яўляюцца зарэгістраванымі гандлёвымі маркамі Microchip Technology Incorporated у ЗША
- Падаўленне суседніх ключоў, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, унутрысхемнае паслядоўнае праграмаванне, ICSP, INICnet, інтэлектуальнае распараллеліванне, IntelliMOS, падключэнне паміж чыпамі, блакіроўшчык дрыгацення, ручка-на-дысплеі, MarginLink, maxCrypto, максView, мембрана, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon , QMatrix, REAL ICE, Ripple Блакіроўшчык, RTAX, RTG4, SAM-ICE, паслядоўны чатырох'ядравы ўвод-вывад,
- простая карта, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock,
- XpressConnect і ZENA з'яўляюцца гандлёвымі маркамі кампаніі Microchip Technology Incorporated у ЗША і іншых краінах.
- SQTP з'яўляецца знакам абслугоўвання Microchip Technology Incorporated у ЗША
- Лагатып Adaptec, Frequency on Demand, Silicon Storage Technology і Symmcom з'яўляюцца зарэгістраванымі гандлёвымі маркамі Microchip Technology Inc. у іншых краінах.
- GestIC з'яўляецца зарэгістраванай гандлёвай маркай Microchip Technology Germany II GmbH & Co. KG, даччынай кампаніі Microchip Technology Inc., у іншых краінах.
- Усе іншыя гандлёвыя маркі, згаданыя тут, з'яўляюцца ўласнасцю адпаведных кампаній.
- © 2024, Microchip Technology Incorporated і яе даччыныя кампаніі. Усе правы ахоўваюцца.
- ISBN: 9781668339879
Сістэма менеджменту якасці
- Для атрымання інфармацыі аб сістэмах менеджменту якасці Microchip, калі ласка, наведайце www.microchip.com/quality.
Продажы і абслугоўванне па ўсім свеце
| АМЕРЫКА | АЗІЯ/ЦІХІ АКІЯН | АЗІЯ/ЦІХІ АКІЯН | ЕЎРОПА |
| Карпаратыўны Офіс
2355 West Chandler Blvd. Чандлер, AZ 85224-6199 тэл.: 480-792-7200 Факс: 480-792-7277 Тэхнічная падтрымка: www.microchip.com/support Web Адрас: www.microchip.com Атланта Дулут, Джорджыя тэл.: 678-957-9614 Факс: 678-957-1455 Осцін, Тэхас тэл.: 512-257-3370 Бостан Westborough, MA Тэл.: 774-760-0087 Факс: 774-760-0088 Чыкага Ітаска, штат Ілінойс тэл.: 630-285-0071 Факс: 630-285-0075 Далас Addison, TX тэл.: 972-818-7423 Факс: 972-818-2924 Дэтройт Нові, М.І тэл.: 248-848-4000 Х'юстан, TX тэл.: 281-894-5983 Індыянапаліс Noblesville, IN Тэл: 317-773-8323 Факс: 317-773-5453 тэл.: 317-536-2380 Лос-Анджэлес Mission Viejo, CA Тэл.: 949-462-9523 Факс: 949-462-9608 тэл.: 951-273-7800 Ролі, NC тэл.: 919-844-7510 Новы Ёрк, NY тэл.: 631-435-6000 сан Хасэ, CA тэл.: 408-735-9110 тэл.: 408-436-4270 Канада – Таронта тэл.: 905-695-1980 Факс: 905-695-2078 |
Аўстралія – Сіднэй
Тэл.: 61-2-9868-6733 Кітай – Пекін Тэл.: 86-10-8569-7000 Кітай – Чэнду Тэл.: 86-28-8665-5511 Кітай - Чунцын Тэл.: 86-23-8980-9588 Кітай – Дунгуань Тэл.: 86-769-8702-9880 Кітай - Гуанчжоу Тэл.: 86-20-8755-8029 Кітай - Ханчжоу Тэл.: 86-571-8792-8115 Кітай – Хун Конг SAR Тэл.: 852-2943-5100 Кітай – Нанкін Тэл.: 86-25-8473-2460 Кітай - Ціндао Тэл.: 86-532-8502-7355 Кітай – Шанхай Тэл.: 86-21-3326-8000 Кітай – Шэньян Тэл.: 86-24-2334-2829 Кітай – Шэньчжэнь Тэл.: 86-755-8864-2200 Кітай – Сучжоу Тэл.: 86-186-6233-1526 Кітай - Ухань Тэл.: 86-27-5980-5300 Кітай – Сіань Тэл.: 86-29-8833-7252 Кітай - Сямэнь Тэл.: 86-592-2388138 Кітай - Чжухай Тэл.: 86-756-3210040 |
Індыя – Бангалор
Тэл.: 91-80-3090-4444 Індыя – Нью-Дэлі Тэл.: 91-11-4160-8631 Індыя – Пуна Тэл.: 91-20-4121-0141 Японія – Осака Тэл.: 81-6-6152-7160 Японія – Токіо Тэл: 81-3-6880-3770 Карэя - Тэгу Тэл.: 82-53-744-4301 Карэя - Сеул Тэл.: 82-2-554-7200 Малайзія - Куала Лумпур Тэл.: 60-3-7651-7906 Малайзія - Пенанг Тэл.: 60-4-227-8870 Філіпіны – Маніла Тэл.: 63-2-634-9065 Сінгапур Тэл.: 65-6334-8870 Тайвань - Сінь Чу Тэл.: 886-3-577-8366 Тайвань - Гаосюн Тэл.: 886-7-213-7830 Тайвань - Тайбэй Тэл.: 886-2-2508-8600 Тайланд – Бангкок Тэл.: 66-2-694-1351 В'етнам - Хашымін Тэл.: 84-28-5448-2100 |
Аўстрыя – Вельс
Тэл.: 43-7242-2244-39 Факс: 43-7242-2244-393 Данія – Капенгаген Тэл.: 45-4485-5910 Факс: 45-4485-2829 Фінляндыя – Эспа Тэл.: 358-9-4520-820 Францыя - Парыж Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Нямеччына – Гарбатая Тэл.: 49-8931-9700 Нямеччына – Хаан Тэл.: 49-2129-3766400 Нямеччына – Хайльбронн Тэл.: 49-7131-72400 Нямеччына – Карлсруэ Тэл.: 49-721-625370 Нямеччына – Мюнхен Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Нямеччына – Розенхайм Тэл.: 49-8031-354-560 Ізраіль – Раанана Тэл.: 972-9-744-7705 Італія – Мілан Тэл.: 39-0331-742611 Факс: 39-0331-466781 Італія – Падуя Тэл.: 39-049-7625286 Нідэрланды – Drunen Тэл.: 31-416-690399 Факс: 31-416-690340 Нарвегія – Тронхейм Тэл.: 47-72884388 Польшчы – Варшава Тэл.: 48-22-3325737 Румынія – Бухарэст Tel: 40-21-407-87-50 Іспанія - Мадрыд Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Швецыя – Гётэборг Tel: 46-31-704-60-40 Швецыя – Стакгольм Тэл.: 46-8-5090-4654 Вялікабрытанія - Вокінгем Тэл.: 44-118-921-5800 Факс: 44-118-921-5820 |
Дакументы / Рэсурсы
 |
Кантролер прылады MICROCHIP v2.3 Gen 2 [pdfКіраўніцтва карыстальніка v2.3, v2.2, v2.3 Gen 2 Кантролер прылад, v2.3, Gen 2 Кантролер прылад, Кантролер прылад, Кантролер |
