MICROCHIP v2.3 Gen 2 उपकरण नियन्त्रक प्रयोगकर्ता गाइड

यो CoreRxIODBitAlign जेनेरिक प्रशिक्षण आईपी प्रयोग भइरहेको डाटा वा प्रोटोकलबाट स्वतन्त्र बिट पङ्क्तिबद्धताको लागि Rx पथमा IO गियरिङ ब्लकमा प्रयोग गरिन्छ। CoreRxIODBitAlign ले तपाइँलाई घडी मार्गको सापेक्ष डेटा मार्गमा ढिलाइ समायोजन गर्न अनुमति दिन्छ।

CoreRxIODBitAlign सारांश

कोर संस्करण	यो कागजात CoreRxIODBitAlign v2.3 मा लागू हुन्छ
समर्थित यन्त्र	CoreRxIODBitAlign ले निम्न परिवारहरूलाई समर्थन गर्दछ:
परिवारहरू	• PolarFire® SoC
	• PolarFire
	नोट: थप जानकारीको लागि, भ्रमण गर्नुहोस् उत्पादन पृष्ठ
समर्थित उपकरण प्रवाह	Libero® SoC v12.0 वा पछिको विमोचन आवश्यक छ
समर्थित इन्टरफेसहरू	—
इजाजतपत्र	CoreRxIODBitAlign लाई इजाजतपत्र आवश्यक पर्दैन
स्थापना निर्देशनहरू	CoreRxIODBitAlign लाई Libero SoC सफ्टवेयरको IP क्याटलगमा स्वचालित रूपमा, Libero SoC सफ्टवेयरमा IP क्याटलग अपडेट प्रकार्य मार्फत स्थापना गरिएको हुनुपर्छ, वा यसलाई क्याटलगबाट म्यानुअल रूपमा डाउनलोड गरिएको छ। Libero SoC सफ्टवेयर आईपी क्याटलगमा IP कोर स्थापना भएपछि, यसलाई Libero परियोजनामा समावेश गर्न SmartDesign भित्र कन्फिगर, उत्पन्न र इन्स्ट्यान्टियट गरिन्छ।
उपकरण उपयोगिता र प्रदर्शन	CoreRxIODBitAlign को उपयोगिता र कार्यसम्पादन जानकारीको सारांश ८ मा सूचीबद्ध गरिएको छ। यन्त्र उपयोगिता र Performance

CoreRxIODBitAlign लग जानकारी परिवर्तन गर्नुहोस्

यो खण्ड एक व्यापक ओभर प्रदान गर्दछview भर्खरै समावेश गरिएका सुविधाहरूको, सबैभन्दा भर्खरैको रिलीजबाट सुरु हुन्छ। समाधान गरिएका समस्याहरूको बारेमा थप जानकारीको लागि, 7. समाधान गरिएका मुद्दाहरू खण्ड हेर्नुहोस्।

CoreRxIODBitAlign v2.3	के हो नयाँ • MIPI-आधारित प्रशिक्षण संयन्त्रको लागि अद्यावधिक गरियो
CoreRxIODBitAlign v2.2	नयाँ के छ • बायाँ र दायाँ EYE ट्यापले शीर्ष मोड्युलमा जानकारी ढिलाइ गर्दछ

सुविधाहरू

एउटा प्रश्न सोध्नुहोस्

CoreRxIODBitAlign मा निम्न सुविधाहरू छन्:

विभिन्न आँखा चौडाइहरू 1-7 सँग बिट पङ्क्तिबद्धता समर्थन गर्दछ
विभिन्न कपडा डबल डाटा दर (DDR) मोडहरू 2/4/3p5/5 समर्थन गर्दछ
स्किप र रिस्टार्ट/होल्ड मेकानिजमलाई समर्थन गर्दछ
मोबाइल उद्योग प्रोसेसर इन्टरफेस (MIPI) प्रशिक्षणलाई समर्थन गर्दछ LP सिग्नलिङ स्टार्ट अफ फ्रेम

बिट पङ्क्तिबद्धताको लागि 256 ट्याप ढिलाइ समर्थन गर्दछ

कार्यात्मक विवरण

एउटा प्रश्न सोध्नुहोस्

Rx IOD इन्टरफेस संग CoreRxIODBitAlign

एउटा प्रश्न सोध्नुहोस्

निम्न चित्रले CoreRxIODBitAlign को उच्च-स्तर ब्लक रेखाचित्र देखाउँछ।

विवरणले PolarFire® र PolarFire SoC उपकरणहरूलाई समर्थन गर्ने CoreRxIODBitAlign लाई जनाउँछ।

CoreRxIODBitAlign ले प्रशिक्षण प्रदर्शन गर्दछ र IO डिजिटल (IOD) उपकरणहरू र IO गियरिङ (IOG) लाई सही रूपमा डेटा क्याप्चर गर्न ढिलाइ समायोजन गर्नको लागि गतिशील स्रोतको रूपमा समर्थन गर्नको लागि पनि जिम्मेवार छ।
पूर्ण प्रशिक्षण संयन्त्र प्रवाह 5. समय रेखाचित्र खण्ड मा व्याख्या गरिएको छ।

CoreRxIODBitAlign गतिशील रूपमा घडी मार्ग सापेक्ष डेटा पथबाट ढिलाइ थप्न वा हटाउन समर्थन गर्दछ। यहाँ RX_DDRX_DYN इन्टरफेसले CoreRxIODBitAlign लाई माथिको दिशामा ट्याप ढिलाइहरू थपेर घडी-देखि-डेटा मार्जिन प्रशिक्षण प्रदर्शन गर्न नियन्त्रणहरू प्रदान गर्दछ। CoreRxIODBitAlign, पछि पुन:को लागि बदलामाview (प्रत्येक ट्याप ढिलाइ वृद्धिको), RX_DDRX_DYN इन्टरफेसबाट प्रतिक्रिया स्थिति फ्ल्यागहरू भण्डारण गर्दछ।
CoreRxIODBitAlign ले RX_DDRX_DYN इन्टरफेस दायरा बाहिरको अवस्थामा नपुगेसम्म प्रत्येक ट्याप वृद्धिको लागि प्रशिक्षण जारी राख्छ।

अन्तमा, CoreRxIODBitAlign ले पूर्ण प्रतिक्रिया स्थिति झण्डाहरू स्वीप गर्दछ। यो चरणले डेटाको बिट पङ्क्तिबद्धतालाई घडीको किनारहरूबाट ९० डिग्री केन्द्रित गर्न अनुकूलन र गणना गर्छ।
बिट पङ्क्तिबद्धता प्रशिक्षण पूरा गर्नको लागि अन्तिम गणना गरिएको ट्याप ढिलाइहरू RX_DDRX_DYN इन्टरफेसमा लोड गरिन्छ।

यस CoreRxIODBitAlign द्वारा समर्थित सुविधाहरू निम्नानुसार विस्तृत रूपमा सूचीबद्ध छन्।

गतिशील पुन: प्रशिक्षण संयन्त्र

एउटा प्रश्न सोध्नुहोस्

CoreRxIODBitAlign लगातार प्रतिक्रिया स्थिति झण्डा (IOD_EARLY/IOD_LATE) निगरानी गर्छ र झण्डा टगल भइरहेको छ कि छैन जाँच गर्दछ।

IP ले पहिले पहिले गणना गरिएका ट्यापहरूलाई +/- ४ ट्यापहरू माथि वा तल दिशामा समायोजन गर्छ। त्यसो भए पनि, यदि झण्डा टगल हुन्छ भने, आईपीले प्रशिक्षणलाई पुन: ट्रिगर गर्दछ।

होल्ड मेकानिजम (एउटा प्रश्न सोध्नुहोस्)

यो सुविधा प्रयोग गरिन्छ जब प्रशिक्षण होल्ड स्टेटमा हुन आवश्यक छ। BIT_ALGN_HOLD सक्रिय-उच्च स्तरमा आधारित इनपुट हो र प्रशिक्षण जारी राख्नको लागि होल्ड गर्न र अस्वीकार गर्नको लागि दाबी गर्नुपर्छ।

यो सुविधा सक्षम गर्न HOLD_TRNG प्यारामिटरलाई कन्फिगरेटरमा 1 मा सेट गरिनुपर्छ। यो प्यारामिटर पूर्वनिर्धारित रूपमा ० मा सेट गरिएको छ।

पुन: सुरु संयन्त्र (एउटा प्रश्न सोध्नुहोस्)

यो सुविधा प्रशिक्षण पुन: सुरु गर्न प्रयोग गरिन्छ। प्रशिक्षण पुन: सुरु गर्न, BIT_ALGN_RSTRT इनपुट एक घडी पल्स सिरियल घडी (SCLK) को लागि जोड दिनुपर्छ।

यसले IP को सफ्ट रिसेट सुरु गर्छ, जसले BIT_ALGN_DONE लाई 0 र BIT_ALGN_START लाई 1 मा रिसेट गर्छ।

स्किप मेकानिज्म (एउटा प्रश्न सोध्नुहोस्)

यो सुविधा प्रयोग गरिन्छ जब प्रशिक्षण आवश्यक छैन, र पूर्ण प्रशिक्षण बाइपास गर्न सकिन्छ। BIT_ALGN_SKIP सक्रिय-उच्च स्तरमा आधारित इनपुट हो र पूर्ण प्रशिक्षण छोड्नको लागि दाबी गर्नुपर्छ।

यो सुविधा सक्षम गर्न कन्फिगरेटरमा SKIP_TRNG प्यारामिटर 1 मा सेट हुनुपर्छ। यो प्यारामिटर पूर्वनिर्धारित रूपमा ० मा सेट गरिएको छ।

MIPI आधारित प्रशिक्षण संयन्त्र (एउटा प्रश्न सोध्नुहोस्)

MIPI_TRNG प्यारामिटर यो सुविधा सक्षम गर्न कन्फिगरेटरमा 1 मा सेट हुनुपर्छ। यदि सेट गरियो भने, LP_IN इनपुट पोर्ट CoreRxIODBitAlign मा थपिएको छ।

IP ले LP_IN इनपुट पोर्टको झर्ने किनारा पत्ता लगाउँदछ, जसले प्रशिक्षण सुरु गर्न फ्रेमको मान्य सुरुवातलाई संकेत गर्छ।

CoreRxIODBitAlign प्यारामिटरहरू र इन्टरफेस संकेतहरू

एउटा प्रश्न सोध्नुहोस्

कन्फिगरेसन GUI प्यारामिटरहरू (एउटा प्रश्न सोध्नुहोस्)

यस कोर रिलीजको लागि कुनै कन्फिगरेसन प्यारामिटरहरू छैनन्।

बन्दरगाह (एउटा प्रश्न सोध्नुहोस्)

निम्न तालिकाले CoreRxIODBitAlign को डिजाइनमा प्रयोग गरिएका इनपुट र आउटपुट संकेतहरू सूचीबद्ध गर्दछ।

तालिका २-२। इनपुट र आउटपुट संकेतहरू

संकेत	दिशा	पोर्ट चौडाइ (बिट्स)	विवरण
घडीहरू र रिसेट गर्नुहोस्
रेशम	इनपुट	1	कपडा घडी
PLL_LOCK	इनपुट	1	PLL लक
रिसेट गर्नुहोस्	इनपुट	1	सक्रिय-कम एसिन्क्रोनस रिसेट
डाटा बस र नियन्त्रण
IOD_EARLY	इनपुट	1	डाटा आँखा मनिटर प्रारम्भिक झण्डा
IOD_LATE	इनपुट	1	डाटा आँखा मनिटर ढिलो झण्डा
IOD_ OOR	इनपुट	1	ढिलाइ रेखाको लागि डाटा आँखा मनिटर बाहिरको दायरा झण्डा
BIT_ALGN_EYE_IN	इनपुट	3	प्रयोगकर्ताले डाटा आँखा मनिटर चौडाइ सेट गर्दछ
BIT_ALGN_RSTRT	इनपुट	1	बिट पङ्क्तिबद्ध प्रशिक्षण पुन: सुरु गर्नुहोस् (पल्स-आधारित दावी) 1- प्रशिक्षण पुन: सुरु गर्नुहोस् 0- कुनै पुन: सुरु प्रशिक्षण छैन
BIT_ALGN_CLR_FLGS	आउटपुट	1	प्रारम्भिक वा ढिलो झण्डाहरू खाली गर्नुहोस्
BIT_ALGN_LOAD	आउटपुट	1	पूर्वनिर्धारित लोड
BIT_ALGN_DIR	आउटपुट	1	ढिलाइ लाइन माथि वा तल दिशा 1 — माथि (बृद्धि 1 ट्याप) 0- तल (घट्ना 1 ट्याप)
BIT_ALGN_MOVE	आउटपुट	1	चाल पल्समा ढिलाइ बढाउनुहोस्
BIT_ALIGN_SKIP	इनपुट	1	बिट पङ्क्तिबद्ध प्रशिक्षण स्किप (स्तर आधारित दावी) 1- प्रशिक्षण छोड्नुहोस् र SKIP_TRNG प्यारामिटर 1 मा सेट हुँदा मात्र मान्य 0- प्रशिक्षण सामान्य रूपमा अगाडि बढ्नुपर्छ
BIT_ALIGN_HOLD	इनपुट	1	बिट पङ्क्तिबद्ध प्रशिक्षण होल्ड (स्तर आधारित दावी) 1- प्रशिक्षण होल्ड गर्नुहोस् र HOLD_TRNG प्यारामिटर 1 मा सेट हुँदा मात्र मान्य 0- प्रशिक्षण सामान्य रूपमा अगाडि बढ्नुपर्छ
BIT_ALIGN_ERR	आउटपुट	1	बिट पङ्क्तिबद्ध प्रशिक्षण त्रुटि (स्तर-आधारित दावी) 1- त्रुटि 0 - कुनै त्रुटि छैन
BIT_ALGN_START	आउटपुट	1	बिट पङ्क्तिबद्ध प्रशिक्षण सुरु (स्तर-आधारित दावी) 1- सुरु ०- सुरु भएको छैन
BIT_ALGN_DONE	आउटपुट	1	बिट पङ्क्तिबद्ध प्रशिक्षण सम्पन्न भयो (स्तर आधारित दावी) 1- पूरा भयो 0- पूरा भएन

संकेत	दिशा	पोर्ट चौडाइ (बिट्स)	विवरण
LP_IN	इनपुट	1	MIPI-आधारित फ्रेम प्रशिक्षण (स्तर आधारित दावी) १— सक्रिय-कम सिग्नलले फ्रेमको सुरुआतलाई संकेत गर्न कम दाबी गर्नुपर्छ र फ्रेमको अन्त्यमा मात्र डेजर्ट गर्नुपर्छ। 0- प्रशिक्षण सामान्य रूपमा अगाडि बढ्नु पर्छ र यो संकेत आन्तरिक रूपमा कम बाँधिएको हुनुपर्छ।
DEM_BIT_ALGN_TAPDLY	आउटपुट	8	BIT_ALGN_DONE IP द्वारा उच्च सेट गरेपछि गणना गरिएको TAP ढिलाइ र मान्य हुन्छ।
RX_BIT_ALIGN_LEFT_WIN	आउटपुट	8	बायाँ डाटा आँखा मनिटर मूल्य नोट: जब आउटपुट BIT_ALGN_DONE 1 मा सेट गरिएको छ र आउटपुट BIT_ALGN_START ० मा सेट गरिएको छ भने मानहरू मान्य हुन्छन्। यदि प्यारामिटर SKIP_TRNG सेट गरिएको छ भने यसले ० फर्काउँछ।
RX_BIT_ALIGN_RGHT_WIN	आउटपुट	8	दायाँ डाटा आँखा मनिटर मूल्य नोट: जब आउटपुट BIT_ALGN_DONE 1 मा सेट गरिएको छ र आउटपुट BIT_ALGN_START ० मा सेट गरिएको छ भने मानहरू मान्य हुन्छन्। यदि प्यारामिटर SKIP_TRNG सेट गरिएको छ भने यसले ० फर्काउँछ।

Libero Design Suite मा CoreRxIODBitAlign लागू गर्दै

एउटा प्रश्न सोध्नुहोस्

स्मार्ट डिजाइन (एउटा प्रश्न सोध्नुहोस्)

CoreRxIODBitAlign SmartDesign IP डिप्लोइमेन्ट डिजाइन वातावरणमा पूर्व-स्थापित छ। निम्न चित्रले पूर्व देखाउँछampinstantiated CoreRxIODBitAlign को le।
चित्र 4-2 मा देखाइए अनुसार कोर SmartDesign मा कन्फिगरेसन विन्डो प्रयोग गरेर कन्फिगर गरिएको छ।

Instantiate र कोर उत्पन्न गर्न SmartDesign प्रयोग गर्ने बारे थप जानकारीको लागि, हेर्नुहोस् SmartDesign प्रयोगकर्ता गाइड.

SmartDesign मा CoreRxIODBitAlign कन्फिगर गर्दै (एउटा प्रश्न सोध्नुहोस्)

कोरलाई SmartDesign भित्रको कन्फिगरेसन GUI प्रयोग गरी निम्न चित्रमा देखाइएको छ।

सिमुलेशन प्रवाह (एउटा प्रश्न सोध्नुहोस्)

CoreRxIODBitAlign को लागि प्रयोगकर्ता testbench सबै रिलीजहरूमा समावेश गरिएको छ।
सिमुलेशनहरू चलाउनको लागि, निम्न चरणहरू गर्नुहोस्: SmartDesign मा प्रयोगकर्ता Testbench प्रवाह चयन गर्नुहोस्, र त्यसपछि उत्पन्न फलकमा बचत गर्नुहोस् र उत्पन्न गर्नुहोस् क्लिक गर्नुहोस्।

प्रयोगकर्ता testbench कोर testbench कन्फिगरेसन GUI मार्फत चयन गरिएको छ। जब SmartDesign ले Libero® SoC परियोजना उत्पन्न गर्छ, यसले प्रयोगकर्ता testbench स्थापना गर्दछ files.
प्रयोगकर्ता टेस्टबेन्च चलाउनको लागि, Libero SoC डिजाइन पदानुक्रम फलकमा CoreRxIODBitAlign इन्स्ट्यान्टिएसनमा डिजाइन रूट सेट गर्नुहोस्, र त्यसपछि Libero SoC डिजाइन फ्लो विन्डोमा सिमुलेशन क्लिक गर्नुहोस्।

यसले ModelSim® आह्वान गर्छ र स्वचालित रूपमा सिमुलेशन चलाउँछ।
निम्न चित्र एक पूर्व देखाउँछampसिमुलेशन सबसिस्टमको ले। यसले IOG_IOD कम्पोनेन्ट DDRX4 र DDTX4 लाई लुपब्याक मोडमा CoreRxIODBitAlign सँग सिमुलेशनको लागि प्रयोग गर्दछ।
यहाँ, उत्पन्न गरिएको PRBS डाटा DDTX4 द्वारा क्रमशः DDRX4 मा पठाइन्छ र अन्तमा, प्रशिक्षण पूरा भएपछि डाटाको अखण्डता जाँच गर्न PRBS परीक्षकको प्रयोग गरिन्छ।

Libero SoC मा संश्लेषण (एउटा प्रश्न सोध्नुहोस्)

कन्फिगरेसन GUI मा चयन गरिएको कन्फिगरेसनसँग संश्लेषण चलाउन, डिजाइन रूट उपयुक्त रूपमा सेट गर्नुहोस्। कार्यान्वयन डिजाइन अन्तर्गत, डिजाइन फ्लो ट्याबमा, सिन्थेसाइजमा दायाँ क्लिक गर्नुहोस् र रन क्लिक गर्नुहोस्।

Libero SoC मा स्थान र मार्ग (एउटा प्रश्न सोध्नुहोस्)

डिजाइन रूट उचित रूपमा सेट गरेपछि र सिन्थेसिस चलाउनुहोस्। डिजाइन फ्लो ट्याबमा कार्यान्वयन डिजाइन अन्तर्गत, स्थान र मार्गमा दायाँ क्लिक गर्नुहोस्, र रन क्लिक गर्नुहोस्।

प्रणाली एकीकरण (एउटा प्रश्न सोध्नुहोस्)

यो खण्डले CoreRxIODBitAlign को एकीकरणलाई सहज बनाउन संकेत गर्दछ।
प्रयोग गरिएको Rx/Tx IOG ले धेरै इनपुट र आउटपुट मोडहरूलाई समर्थन गर्दछ। यी डेटा र घडी दरहरू ढिलो हुन सक्छ र केही अवस्थामा छिटो, अन्तिम सिलिकन विशेषतामा आधारित।
निम्न तालिकाले डाटा र घडी दर सूचीबद्ध गर्दछ।

तालिका ४-१। डाटा र घडी दर

IOG मोड	दिशा	गियर अनुपात	अधिकतम IO डाटा दर अपेक्षित	IO घडी दर	कोर घडी दर	डाटा प्रकार
DDRX4	इनपुट	००:०५	1600 Mbps	८६८.३ मेगाहर्ट्ज	८६८.३ मेगाहर्ट्ज	DDR

निम्न चित्र एक पूर्व देखाउँछampCoreRXIODBitAlign सबसिस्टम एकीकरणको le।

अघिल्लो उपप्रणालीले IOG_IOD कम्पोनेन्ट DDRX4 र DDTX4 लाई लूपब्याक मोडमा CoreRxIODBitAlign सँग सिमुलेशनको लागि प्रयोग गर्दछ। यहाँ, उत्पन्न गरिएको PRBS डाटा IOG_IOD_DDRTX4_0, क्रमशः IOG_IOD_DDRX4_PF_0 द्वारा प्रसारित हुन्छ।
CoreRxIODBitAlign ले प्रशिक्षण गर्दछ (BIT_ALIGN_START 1 मा सेट गरिएको, BIT_ALIGN_DONE 0 मा सेट गरिएको) IOG_IOD_DDRX4_PF_0, र अन्तमा, एक पटक प्रशिक्षण सकिएपछि (BIT_ALIGN_START 0 मा सेट गरिएको छ, BIT_ALIGN_DONE लाई 1 मा डाटा जाँच गर्नको लागि PRBS मा सेट गरिएको छ)।

टेस्टबेन्च (एउटा प्रश्न सोध्नुहोस्)

CoreRxIODBitAlign प्रमाणित गर्न र परीक्षण गर्न एक एकीकृत testbench प्रयोग गरिन्छ जसलाई प्रयोगकर्ता testbench भनिन्छ।

प्रयोगकर्ता टेस्टबेन्च (एउटा प्रश्न सोध्नुहोस्)

प्रयोगकर्ता testbench CoreRxIODBitAlign को रिलीजहरु संग समावेश गरिएको छ जसले CoreRxIODBitAlign को केहि सुविधाहरू प्रमाणित गर्दछ। निम्न चित्रले CoreRxIODBitAlign प्रयोगकर्ता testbench देखाउँछ।
अघिल्लो चित्रमा देखाइए अनुसार, प्रयोगकर्ता टेस्टबेन्चमा लूपब्याक मोडमा प्रमाणित गर्न माइक्रोचिप DirectCore CoreRxIODBitAlign DUT, PRBS_GEN, PRBS_CHK, CCC, IOG_IOD_TX, र IOG_IOD_RX समावेश छ।
घडी स्थिर हुँदा घडी कन्डिसनिङ सर्किट (CCC) ले CORE_CLK र IO_CLK चलाउँछ।
PRBS_GEN ले समानान्तर डेटालाई IOG_IOD_TX मा ड्राइभ गर्छ, र त्यसपछि IOG_ID_RX ले समानान्तरमा क्रमिक डेटा प्राप्त गर्दछ।
CoreRxIODBitAlign DUT ले IOD_CTRL संकेतहरूको साथ प्रशिक्षण गर्दछ। एक पटक प्रशिक्षण पूरा भएपछि, PRBS_CHK ब्लकलाई डाटा अखण्डताको लागि IOG_IOD_RX ब्लकबाट डाटा जाँच गर्न सक्षम गरिएको छ।
महत्त्वपूर्ण: प्रयोगकर्ता testbench ले निश्चित कन्फिगरेसन मात्र समर्थन गर्दछ।

समय रेखाचित्र

(एउटा प्रश्न सोध्नुहोस्)

यो खण्डले CoreRxIODBitAlign को समय रेखाचित्र वर्णन गर्दछ।

CoreRxIODBitAlign प्रशिक्षण समय रेखाचित्र (एउटा प्रश्न सोध्नुहोस्)

निम्न समय रेखाचित्र एक पूर्व होampनिम्न प्यारामिटरहरूको साथ प्रशिक्षण अनुक्रमको le।
CoreRxIODBitAlign ले Fabric घडी वा SCLK, वा CCC वा PLL कम्पोनेन्टबाट OUT2_FABCLK_*, र PF_IOD_GENERIC_RX IOD कम्पोनेन्टले बिट पङ्क्तिबद्धताको लागि OUT*_HS_IO_CLK_* वा बैंक घडी वा BCLK मा आधारित काम गर्दछ। यहाँ, PF_IOD_GENERIC_RX IOD कम्पोनेन्टले बिट पङ्क्तिबद्धताको लागि क्रमिक डेटा प्राप्त गर्दछ। पूर्वका लागिampले, यदि आवश्यक डाटा दर DDRx1000 फेब्रिक मोडमा 4 Mbps छ भने, तब OUT2_FABCLK_0 वा SCLK PLL वा CCC कम्पोनेन्टबाट 125 MHz र OUT0_HS_IO_CLK_0 वा BCLK मा PF_IOD_GENERIC_RX MHz500 हुनुपर्दछ।
CoreRxIODBitAlign ले प्रशिक्षण सुरु गर्छ जब PLL_LOCK स्थिर र उच्च हुन्छ। त्यसपछि BIT_ALGN_START लाई उच्च र BIT_ALGN_DONE लाई कम रूपमा ड्राइभ गरेर प्रशिक्षण सुरु गर्नुहोस् र त्यसपछि PF_IOD_GENERIC_RX कम्पोनेन्टमा पूर्वनिर्धारित सेटिङहरू लोड गर्न आउटपुट BIT_ALGN_LOAD ड्राइभ गर्नुहोस्। BIT_ALGN_CLR_FLGS IOD_EARLY, IOD_LATE, र BIT_ALGN_OOR फ्ल्यागहरू खाली गर्न प्रयोग गरिन्छ।

CoreRxIODBitAlign प्रत्येक TAP को लागि BIT_ALGN_MOVE पछि BIT_ALGN_CLR_FLGS सँग अगाडि बढ्छ र IOD_EARLY र IOD_LATE फ्ल्यागहरू रेकर्ड गर्दछ। एक पटक BIT_ALGN_OOR PF_IOD_GENERIC_RX कम्पोनेन्ट द्वारा उच्च सेट भएपछि, CoreRxIODBitAlign ले रेकर्ड गरिएका EARLY र LATE फ्ल्यागहरू स्वीप गर्दछ र घडी र डेटा बिट पङ्क्तिबद्धताको लागि आवश्यक TAP ढिलाइहरू गणना गर्न इष्टतम प्रारम्भिक र ढिलो झण्डाहरू फेला पार्छ।
CoreRxIODBitAlign ले गणना गरिएको ट्याप ढिलाइ लोड गर्छ र प्रशिक्षण पूरा भएको संकेत गर्न BIT_ALGN_START कम र BIT_ALGN_DONE उच्च ड्राइभ गर्दछ।
यदि यसले PF_IOD_GENERIC_RX कम्पोनेन्टबाट कोलाहलपूर्ण IOD_EARLY वा IOD_LATE प्रतिक्रिया दाबी पत्ता लगाएमा CoreRxIODBitAlign ले गतिशील रूपमा पुन: प्रशिक्षण जारी राख्छ। यहाँ, BIT_ALGN_DONE लाई रिसेट गरी कम चलाइएको छ र BIT_ALGN_START लाई CoreRxIODBitAlign द्वारा पुन: तालिमको पुन: सुरु हुने संकेत गर्न उच्च रूपमा चलाइएको छ। टाइम-आउट काउन्टर जब टाइम-आउट सर्तमा पुग्छ, प्रशिक्षणको अन्त्यमा BIT_ALGN_ERR दाबी गर्दछ।

CoreRxIODBitAlign ले अन्त प्रयोगकर्तालाई आवश्यक परेको बेला प्रशिक्षण पुन: सुरु गर्न पुन: सुरु गर्ने संयन्त्र पनि प्रदान गर्दछ। BIT_ALGN_RSTRT इनपुट सक्रिय छ-उच्च पल्स उच्च चालित हुनुपर्छ, पूर्वका लागिample, आठ घडी।
यहाँ BIT_ALGN_DONE लाई रिसेट गरी कम चलाइएको छ, र BIT_ALGN_START लाई CoreRxIODBitAlign द्वारा पुन: उच्च गतिमा चलाइएको छ, प्रशिक्षणको नयाँ सुरुवात संकेत गर्न।
CoreRxIODBitAlign ले प्रशिक्षणलाई बीचमा राख्नको लागि होल्डिङ मेकानिजम पनि प्रदान गर्दछ। यहाँ HOLD_TRNG प्यारामिटर 1 मा सेट गरिनु पर्छ, र त्यसपछि CoreRxIODBitAlign ले BIT_ALGN_HOLD इनपुट प्रयोग गर्दछ र CoreRxIODBitAlign को प्रशिक्षण होल्ड गर्न आवश्यक नभएसम्म सक्रिय-उच्च स्तरमा आधारित हुनुपर्छ र त्यसपछि इनपुट BIT_ALGN_HOLD कम भएपछि प्रशिक्षण जारी राख्नुपर्छ।

अतिरिक्त सन्दर्भ

(एउटा प्रश्न सोध्नुहोस्)

यस खण्डले थप जानकारीको सूची प्रदान गर्दछ।
सफ्टवेयर, उपकरणहरू र हार्डवेयर बारे अद्यावधिकहरू र थप जानकारीको लागि, बौद्धिक सम्पत्ति पृष्ठहरूमा जानुहोस्। माइक्रोचिप FPGA बौद्धिक सम्पत्ति कोर.

ज्ञात समस्या र समाधान (एउटा प्रश्न सोध्नुहोस्)

CoreRxIODBitAlign v2.3 मा कुनै ज्ञात सीमितता वा समाधानहरू छैनन्।

बन्द गरिएका सुविधाहरू र यन्त्रहरू (एउटा प्रश्न सोध्नुहोस्)

CoreRxIODBitAlign v2.3 मा कुनै बन्द गरिएका सुविधाहरू र उपकरणहरू छैनन्।

समाधान गरिएका समस्याहरू

(एउटा प्रश्न सोध्नुहोस्)

निम्न तालिकाले विभिन्न CoreRxIODbitAlign रिलीजहरूका लागि सबै समाधान गरिएका समस्याहरूलाई सूचीबद्ध गर्दछ।

तालिका ६-१। समाधान गरिएका समस्याहरू

रिलीज	विवरण
2.3	यस v2.3 रिलिजमा कुनै समाधान गरिएका समस्याहरू छैनन्
2.2	यस v2.2 रिलिजमा कुनै समाधान गरिएका समस्याहरू छैनन्
1.0	प्रारम्भिक रिलीज

यन्त्र उपयोग र प्रदर्शन

(एउटा प्रश्न सोध्नुहोस्)

CoreRxIODBitAlign म्याक्रो निम्न तालिकामा सूचीबद्ध परिवारहरूमा लागू गरिएको छ।

तालिका ८-१। यन्त्रको उपयोग र प्रदर्शन

यन्त्र विवरणहरू		FPGA स्रोतहरू			प्रदर्शन (MHz)
परिवार	यन्त्र	DFF	LUTs	तर्क तत्वहरू	रेशम
PolarFire®	MPF300TS	788	1004	1432	261
PolarFire SoC	MPF250TS	788	1004	1416	240

महत्त्वपूर्ण: - द अघिल्लो तालिकाको डेटा Libero® SoC v2023.2 प्रयोग गरेर प्राप्त गरिन्छ।

अघिल्लो तालिकाको डेटा विशिष्ट संश्लेषण र लेआउट सेटिङहरू प्रयोग गरेर प्राप्त गरिन्छ।
निम्न शीर्ष-स्तर कन्फिगरेसन GUI प्यारामिटरहरू तिनीहरूको पूर्वनिर्धारित मानहरूबाट परिमार्जन गरिएको छ।
निम्न पूर्वनिर्धारित मानहरू छन्:
- SKIP_TRNG = १
- HOLD_TRNG = १
- MIPI_TRNG = १
- DEM_TAP_WAIT_CNT_WIDTH = १

प्रदर्शन संख्याहरू प्राप्त गर्न प्रयोग गरिएका घडी अवरोधहरू निम्न छन्:
- SCLK = २200० मेगाहर्ट्ज
- स्पीड ग्रेड = -१
थ्रुपुट निम्नानुसार गणना गरिन्छ: (बिट चौडाइ/चक्रहरूको संख्या) × घडी दर (कार्यसम्पादन)।

संशोधन इतिहास

(एउटा प्रश्न सोध्नुहोस्)

संशोधन इतिहासले कागजातमा लागू गरिएका परिवर्तनहरू वर्णन गर्दछ। परिवर्तनहरू संशोधनद्वारा सूचीबद्ध गरिएका छन्, सबैभन्दा हालको प्रकाशनबाट सुरु हुँदै।

तालिका ४-१। संशोधन इतिहास

संशोधन	मिति	विवरण
B	१/४	कागजातको संशोधन B मा परिवर्तनहरूको सूची निम्न छ: • CoreRxIODBitAlign v2.3 का लागि अद्यावधिक गरिएको • परिचय खण्डमा परिवर्तन लग जानकारी थपियो • अपडेट गरिएको 8. यन्त्र उपयोग र कार्यसम्पादन खण्ड • थपियो 7. समाधान गरिएका मुद्दाहरू खण्ड
A	१/४	कागजातको संशोधन A मा परिवर्तनहरूको सूची निम्न छ: • कागजातलाई माइक्रोचिप टेम्प्लेटमा सारिएको थियो • कागजात नम्बर 50200861 बाट DS50003255 मा परिवर्तन गरियो
3	—	कागजातको संशोधन ३.० मा भएका परिवर्तनहरूको सूची निम्न छ: • CoreRxIODBitAlign v2.2 का लागि अद्यावधिक गरियो। • शीर्षमा बायाँ र दायाँ डेटा आँखा संकेतहरूको लागि प्रयोगकर्ता गाइड अपडेट गरियो। थप जानकारीको लागि, चित्र 2-1 र 3.2 हेर्नुहोस्। पोर्टहरू।
2	—	कागजातको संशोधन ३.० मा भएका परिवर्तनहरूको सूची निम्न छ: • CoreRxIODBitAlign v2.1 का लागि अद्यावधिक गरियो। • अद्यावधिक गरिएको: 2. कार्यात्मक विवरण र 5. समय रेखाचित्र।
1	—	संशोधन 1.0 यस कागजातको पहिलो प्रकाशन थियो। CoreRxIODBitAlign v2.0 को लागि सिर्जना गरिएको।

माइक्रोचिप FPGA समर्थन

माइक्रोचिप एफपीजीए उत्पादन समूहले ग्राहक सेवा, ग्राहक प्राविधिक समर्थन केन्द्र, ए सहित विभिन्न समर्थन सेवाहरूसँग आफ्ना उत्पादनहरूलाई समर्थन गर्दछ। webसाइट, र विश्वव्यापी बिक्री कार्यालयहरू।
ग्राहकहरूलाई समर्थनलाई सम्पर्क गर्नु अघि माइक्रोचिप अनलाइन स्रोतहरू भ्रमण गर्न सुझाव दिइन्छ किनभने यो धेरै सम्भावना छ कि तिनीहरूका प्रश्नहरूको उत्तर पहिले नै भइसकेको छ।
मार्फत प्राविधिक सहायता केन्द्रमा सम्पर्क गर्नुहोस् webसाइट मा www.microchip.com/support. उल्लेख गर्नुहोस्

FPGA उपकरण भाग नम्बर, उपयुक्त केस कोटी चयन गर्नुहोस्, र डिजाइन अपलोड गर्नुहोस् fileप्राविधिक सहयोग केस सिर्जना गर्दा।
गैर-प्राविधिक उत्पादन समर्थनको लागि ग्राहक सेवालाई सम्पर्क गर्नुहोस्, जस्तै उत्पादन मूल्य निर्धारण, उत्पादन अपग्रेडहरू, अद्यावधिक जानकारी, अर्डर स्थिति, र प्राधिकरण।
उत्तर अमेरिकाबाट, 8002621060 मा कल गर्नुहोस्
बाँकी संसारबाट, 6503184460 मा कल गर्नुहोस्
फ्याक्स, संसारको कुनै पनि ठाउँबाट, 6503188044

माइक्रोचिप जानकारी

माइक्रोचिप Webसाइट

माइक्रोचिपले हाम्रो मार्फत अनलाइन समर्थन प्रदान गर्दछ webसाइट मा www.microchip.com/. यो webसाइट बनाउन प्रयोग गरिन्छ files र जानकारी सजिलै ग्राहकहरु लाई उपलब्ध छ। उपलब्ध सामग्री मध्ये केही समावेश:

उत्पादन समर्थन - डाटाशीट र इरेटा, एप्लिकेसन नोटहरू र sample प्रोग्रामहरू, डिजाइन स्रोतहरू, प्रयोगकर्ताको गाइड र हार्डवेयर समर्थन कागजातहरू, नवीनतम सफ्टवेयर रिलीजहरू र अभिलेख गरिएको सफ्टवेयर
सामान्य प्राविधिक समर्थन - बारम्बार सोधिने प्रश्नहरू (FAQs), प्राविधिक समर्थन अनुरोधहरू, अनलाइन छलफल समूहहरू, माइक्रोचिप डिजाइन पार्टनर कार्यक्रम सदस्य सूची
माइक्रोचिप को व्यापार - उत्पादन चयनकर्ता र अर्डर गाइडहरू, नवीनतम माइक्रोचिप प्रेस विज्ञप्ति, सेमिनार र घटनाहरूको सूची, माइक्रोचिप बिक्री कार्यालयहरू, वितरकहरू, र कारखाना प्रतिनिधिहरूको सूची।

उत्पादन परिवर्तन सूचना सेवा

माइक्रोचिपको उत्पादन परिवर्तन सूचना सेवाले ग्राहकहरूलाई माइक्रोचिप उत्पादनहरूमा अद्यावधिक राख्न मद्दत गर्दछ।
कुनै निर्दिष्ट उत्पादन परिवार वा रुचिको विकास उपकरणसँग सम्बन्धित परिवर्तनहरू, अद्यावधिकहरू, संशोधनहरू, वा त्रुटिहरू हुँदा सदस्यहरूले इमेल सूचनाहरू प्राप्त गर्नेछन्।
दर्ता गर्न, जानुहोस् www.microchip.com/pcn र दर्ता निर्देशनहरू पालना गर्नुहोस्।

ग्राहक समर्थन

माइक्रोचिप उत्पादनका प्रयोगकर्ताहरूले धेरै च्यानलहरू मार्फत सहायता प्राप्त गर्न सक्छन्:
वितरक वा प्रतिनिधि
स्थानीय बिक्री कार्यालय
इम्बेडेड समाधान इन्जिनियर (ESE)
प्राविधिक समर्थन
ग्राहकहरूले समर्थनको लागि आफ्नो वितरक, प्रतिनिधि, वा ESE लाई सम्पर्क गर्नुपर्छ। स्थानीय बिक्री कार्यालयहरू पनि ग्राहकहरूलाई मद्दत गर्न उपलब्ध छन्। यस कागजातमा बिक्री कार्यालय र स्थानहरूको सूची समावेश गरिएको छ।
प्राविधिक सहयोग मार्फत उपलब्ध छ webसाइट मा: www.microchip.com/support

माइक्रोचिप उपकरण कोड सुरक्षा सुविधा

नोट माइक्रोचिप उत्पादनहरूमा कोड सुरक्षा सुविधाको निम्न विवरणहरू।

माइक्रोचिप उत्पादनहरूले तिनीहरूको विशेष माइक्रोचिप डेटा पानामा समावेश विशिष्टताहरू पूरा गर्दछ।
Microchip ले विश्वास गर्छ कि यसको उत्पादनहरु को परिवार सुरक्षित छ जब अभिप्रेत तरिकामा प्रयोग गरिन्छ, सञ्चालन विनिर्देशहरु भित्र, र सामान्य अवस्थामा।
माइक्रोचिप मान र आक्रामक रूपमा यसको बौद्धिक सम्पत्ति अधिकारहरूको रक्षा गर्दछ। माइक्रोचिप उत्पादनहरूको कोड सुरक्षा सुविधाहरू उल्लङ्घन गर्ने प्रयासहरू कडा रूपमा निषेधित छन् र डिजिटल मिलेनियम प्रतिलिपि अधिकार ऐन उल्लङ्घन हुन सक्छ।

न त माइक्रोचिप वा कुनै अन्य अर्धचालक निर्माताले यसको कोडको सुरक्षाको ग्यारेन्टी गर्न सक्छ। कोड सुरक्षाको मतलब यो होइन कि हामीले उत्पादन "अनब्रेक्बल" छ भनेर ग्यारेन्टी गरिरहेका छौं।
कोड सुरक्षा निरन्तर विकसित हुँदैछ। Microchip हाम्रा उत्पादनहरूको कोड सुरक्षा सुविधाहरू निरन्तर सुधार गर्न प्रतिबद्ध छ।

कानूनी सूचना

यो प्रकाशन र यहाँको जानकारी माइक्रोचिप उत्पादनहरूमा मात्र प्रयोग गर्न सकिन्छ, डिजाइन, परीक्षण, र माइक्रोचिप उत्पादनहरू तपाईंको अनुप्रयोगसँग एकीकृत गर्न सहित। कुनै पनि अन्य तरिकामा यो जानकारीको प्रयोगले यी सर्तहरूको उल्लङ्घन गर्दछ। यन्त्र अनुप्रयोगहरू सम्बन्धी जानकारी तपाईंको सुविधाको लागि मात्र प्रदान गरिएको छ र अद्यावधिकहरूद्वारा हटाइएको हुन सक्छ। यो सुनिश्चित गर्न को लागी तपाइँको जिम्मेवारी हो कि तपाइँको आवेदन तपाइँको विशिष्टताहरु लाई पूरा गर्दछ। अतिरिक्त समर्थनको लागि आफ्नो स्थानीय माइक्रोचिप बिक्री कार्यालयमा सम्पर्क गर्नुहोस् वा, मा अतिरिक्त समर्थन प्राप्त गर्नुहोस् www.microchip.com/en-us/support/design-help/client-support-services.

यो जानकारी माइक्रोचिप "जस्तो छ" द्वारा प्रदान गरिएको हो। MICROCHIP ले कुनै पनि प्रकारको कुनै प्रतिनिधित्व वा वारेन्टी गर्दैन, चाहे अभिव्यक्त वा निहित, लिखित वा मौखिक, वैधानिक वा अन्यथा, जानकारीसँग सम्बन्धित तर सीमित रूपमा सीमित छैन। गैर-उल्लंघन, व्यापारिकता, र एक विशेष उद्देश्यको लागि फिटनेस, वा यसको अवस्था, गुणस्तर, वा कार्यसम्पादनसँग सम्बन्धित वारेन्टीहरू।
कुनै पनि हालतमा माइक्रोसिप कुनै पनि अप्रत्यक्ष, विशेष, दण्डात्मक, आकस्मिक, वा परिणामात्मक हानि, क्षति, लागत, वा कुनै पनि प्रकारको खर्चको लागि उत्तरदायी हुनेछैन जुन कुनै पनि प्रकारको खर्चको लागि सम्बन्धित छ। HIP को सल्लाह दिइएको छ सम्भाव्यता वा क्षतिहरू अनुमानित छन्। कानूनद्वारा अनुमति दिइएको पूर्ण हदसम्म, जानकारी वा यसको प्रयोगसँग सम्बन्धित कुनै पनि हिसाबले सबै दावीहरूमा माइक्रोचिपको पूर्ण दायित्वले शुल्कको सङ्ख्या नाघ्ने छैन, यदि कुनै पनि भएमा, MICROCHIP मा ATION।
जीवन समर्थन र/वा सुरक्षा अनुप्रयोगहरूमा माइक्रोचिप यन्त्रहरूको प्रयोग पूर्ण रूपमा क्रेताको जोखिममा हुन्छ, र क्रेता कुनै पनि क्षति, दावी, सूट, वा त्यस्ता प्रयोगबाट हुने खर्चहरूबाट हानिरहित माइक्रोचिपलाई रक्षा गर्न, क्षतिपूर्ति गर्न र होल्ड गर्न सहमत हुन्छन्। कुनै पनि माइक्रोचिप बौद्धिक सम्पदा अधिकार अन्तर्गत कुनै पनि इजाजतपत्र, अस्पष्ट वा अन्यथा, अन्यथा भनिएको छैन।

ट्रेडमार्कहरू

माइक्रोचिपको नाम र लोगो, माइक्रोचिप लोगो, Adaptec, AVR, AVR लोगो, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, MACHLX, MACHLX, Kleuch MediaLB, megaAVR, Microsemi, Microsemi लोगो, MOST, MOST लोगो, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 लोगो, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST, SST, SYMFST, Logo , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, र XMEGA संयुक्त राज्य अमेरिका र अन्य देशहरूमा एकीकृत माइक्रोचिप टेक्नोलोजीका दर्ता ट्रेडमार्कहरू हुन्।
AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, हाइपर स्पीड कन्ट्रोल, HyperLight Load, Libero, motor bench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus लोगो, Quiet-World, SmartFit , TimeCesium, TimeHub, TimePictra, TimeProvider, र ZL संयुक्त राज्य अमेरिका मा माइक्रोचिप टेक्नोलोजी को दर्ता ट्रेडमार्क हो।
आसन्न कुञ्जी सप्रेसन, AKS, एनालग-फर-द-डिजिटल उमेर, कुनै पनि क्यापेसिटर, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoAuthentication, CryptoAutomotive, CryptoEMTomspan, CDPI,CPI , गतिशील औसत मिलान , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, IntelliMOS, Inter-chip Connectivity, JitterBlocker, Knob-Cnob-Cnob-Cnob-Con-Play अधिकतमView, झिल्ली, Mindi, MiWi, MPASM, MPF, MPLAB प्रमाणित लोगो, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerScont , QMatrix, रियल आइस, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O,

साधारण नक्सा, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, Viewस्प्यान, वाइपरलक,
XpressConnect र ZENA संयुक्त राज्य अमेरिका र अन्य देशहरूमा माइक्रोचिप टेक्नोलोजीको ट्रेडमार्कहरू हुन्।
SQTP संयुक्त राज्य अमेरिका मा माइक्रोचिप टेक्नोलोजी को एक सेवा चिन्ह हो

Adaptec लोगो, फ्रिक्वेन्सी अन डिमान्ड, सिलिकन स्टोरेज टेक्नोलोजी, र Symmcom अन्य देशहरूमा माइक्रोचिप टेक्नोलोजी इन्कका दर्ता ट्रेडमार्क हुन्।
GestIC माइक्रोचिप टेक्नोलोजी जर्मनी II GmbH & Co. KG को दर्ता गरिएको ट्रेडमार्क हो, माइक्रोचिप टेक्नोलोजी इन्कको सहायक कम्पनी, अन्य देशहरूमा।
यहाँ उल्लेख गरिएका अन्य सबै ट्रेडमार्कहरू तिनीहरूको सम्बन्धित कम्पनीहरूको सम्पत्ति हुन्।

© 2024, Microchip Technology Incorporated र यसका सहायक कम्पनीहरू। सबै अधिकार सुरक्षित।
ISBN: 9781668339879

गुणस्तर व्यवस्थापन प्रणाली

माइक्रोचिपको गुणस्तर व्यवस्थापन प्रणालीको बारेमा जानकारीको लागि, कृपया भ्रमण गर्नुहोस् www.microchip.com/quality.

विश्वव्यापी बिक्री र सेवा

अमेरिका

एशिया/प्यासिफिक

युरोप

कर्पोरेट कार्यालय

2355 West Chandler Blvd। Chandler, AZ 85224-6199

टेलिफोन: ८००-५५५-०१९९

फ्याक्स: ८००-५५५-०१९९

प्राविधिक समर्थन: www.microchip.com/support Web ठेगाना: www.microchip.com

एटलान्टा

डुलुथ, GA

टेलिफोन: ८००-५५५-०१९९

फ्याक्स: ८००-५५५-०१९९

अस्टिन, TX

टेलिफोन: ८००-५५५-०१९९

बोस्टन Westborough, MA Tel: ८००-५५५-०१९९

फ्याक्स: ८००-५५५-०१९९

शिकागो

Itasca, IL

टेलिफोन: ८००-५५५-०१९९

फ्याक्स: ८००-५५५-०१९९

डलास

एडिसन, TX

टेलिफोन: ८००-५५५-०१९९

फ्याक्स: ८००-५५५-०१९९

डेट्रोइट

नोभि, एमआई

टेलिफोन: ८००-५५५-०१९९

ह्युस्टन, TX

टेलिफोन: ८००-५५५-०१९९

इन्डियानापोलिस Noblesville, IN Tel: ८००-५५५-०१९९

फ्याक्स: ८००-५५५-०१९९

टेलिफोन: ८००-५५५-०१९९

लस एन्जलस Mission Viejo, CA Tel: ८००-५५५-०१९९

फ्याक्स: ८००-५५५-०१९९

टेलिफोन: ८००-५५५-०१९९

Raleigh, NC

टेलिफोन: ८००-५५५-०१९९

नयाँ योर्क, NY

टेलिफोन: ८००-५५५-०१९९

सान जोस, CA

टेलिफोन: ८००-५५५-०१९९

क्यानडा – टोरन्टो

टेलिफोन: ८००-५५५-०१९९

फ्याक्स: ८००-५५५-०१९९

अस्ट्रेलिया – सिड्नी

टेलिफोन: ६१-२-९८६८-६७३३

चीन - बेइजिङ

टेलिफोन: ६१-२-९८६८-६७३३

चीन - चेङ्दु

टेलिफोन: ६१-२-९८६८-६७३३

चीन - चोङकिङ

टेलिफोन: ६१-२-९८६८-६७३३

चीन - डोंगगुआन

टेलिफोन: ६१-२-९८६८-६७३३

चीन - ग्वांगझाउ

टेलिफोन: ६१-२-९८६८-६७३३

चीन - हांग्जाउ

टेलिफोन: ६१-२-९८६८-६७३३

चीन – हङ कङ्ग SAR

टेलिफोन: ८६-१०-८५६९

चीन - नान्जिङ

टेलिफोन: ६१-२-९८६८-६७३३

चीन - किंगदाओ

टेलिफोन: ६१-२-९८६८-६७३३

चीन - सांघाई

टेलिफोन: ६१-२-९८६८-६७३३

चीन - शेनयाङ

टेलिफोन: ६१-२-९८६८-६७३३

चीन - शेन्जेन

टेलिफोन: ६१-२-९८६८-६७३३

चीन - सुजाउ

टेलिफोन: ६१-२-९८६८-६७३३

चीन - वुहान

टेलिफोन: ६१-२-९८६८-६७३३

चीन - सियान

टेलिफोन: ६१-२-९८६८-६७३३

चीन - सियामेन

टेलिफोन: ८६-१०-८५६९

चीन - Zhuhai

टेलिफोन: ८६-१०-८५६९

भारत – बैंगलोर

टेलिफोन: ६१-२-९८६८-६७३३

भारत - नयाँ दिल्ली

टेलिफोन: ६१-२-९८६८-६७३३

भारत – पुणे

टेलिफोन: ६१-२-९८६८-६७३३

जापान – ओसाका

टेलिफोन: ६१-२-९८६८-६७३३

जापान – टोकियो

टेलिफोन: ८१-३-६८८०-३७७०

कोरिया - डेगु

टेलिफोन: ६१-२-९८६८-६७३३

कोरिया - सियोल

टेलिफोन: ६१-२-९८६८-६७३३

मलेसिया - क्वाला लम्पुर

टेलिफोन: ६१-२-९८६८-६७३३

मलेसिया - पेनाङ

टेलिफोन: ६१-२-९८६८-६७३३

फिलिपिन्स – मनिला

टेलिफोन: ६१-२-९८६८-६७३३

सिङ्गापुर

टेलिफोन: ८६-१०-८५६९

ताइवान - सिन चु

टेलिफोन: ६१-२-९८६८-६७३३

ताइवान - काओसिङ

टेलिफोन: ६१-२-९८६८-६७३३

ताइवान - ताइपेई

टेलिफोन: ६१-२-९८६८-६७३३

थाइल्याण्ड - बैंकक

टेलिफोन: ६१-२-९८६८-६७३३

भियतनाम - हो ची मिन्ह

टेलिफोन: ६१-२-९८६८-६७३३

अस्ट्रिया – वेल्स

टेलिफोन: ६१-२-९८६८-६७३३

फ्याक्स: ४३-७२४२-२२४४-३९३

डेनमार्क – कोपेनहेगन

टेलिफोन: ८६-१०-८५६९

फ्याक्स: ४५-४४८५-२८२९

फिनल्याण्ड – एस्पो

टेलिफोन: ६१-२-९८६८-६७३३

फ्रान्स - पेरिस

Tel: 33-1-69-53-63-20

Fax: 33-1-69-30-90-79

जर्मनी – गार्चिङ

टेलिफोन: ८६-१०-८५६९

जर्मनी – हान

टेलिफोन: ८६-१०-८५६९

जर्मनी – हेलब्रोन

टेलिफोन: ८६-१०-८५६९

जर्मनी – कार्लस्रुहे

टेलिफोन: ८६-१०-८५६९

जर्मनी – म्युनिख

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

जर्मनी – रोजेनहेम

टेलिफोन: ६१-२-९८६८-६७३३

इजरायल – रानाना

टेलिफोन: ६१-२-९८६८-६७३३

इटाली - मिलान

टेलिफोन: ८६-१०-८५६९

फ्याक्स: ४५-४४८५-२८२९

इटाली - पाडोभा

टेलिफोन: ८६-१०-८५६९

नेदरल्याण्ड्स - ड्रुनेन

टेलिफोन: ८६-१०-८५६९

फ्याक्स: ४५-४४८५-२८२९

नर्वे – ट्रोन्डहेम

टेलिफोन: ४७-७२८८४३८८

पोल्याण्ड - वारसा

टेलिफोन: ८६-१०-८५६९

रोमानिया – बुखारेस्ट

Tel: 40-21-407-87-50

स्पेन - म्याड्रिड

Tel: 34-91-708-08-90

Fax: 34-91-708-08-91

स्वीडेन - गोटेनबर्ग

Tel: 46-31-704-60-40

स्वीडेन - स्टकहोम

टेलिफोन: ६१-२-९८६८-६७३३

UK - Wokingham

टेलिफोन: ६१-२-९८६८-६७३३

फ्याक्स: ४३-७२४२-२२४४-३९३

कागजातहरू / स्रोतहरू

MICROCHIP v2.3 Gen 2 उपकरण नियन्त्रक [pdf] प्रयोगकर्ता गाइड
v2.3, v2.2, v2.3 Gen 2 यन्त्र नियन्त्रक, v2.3, Gen 2 यन्त्र नियन्त्रक, यन्त्र नियन्त्रक, नियन्त्रक

सन्दर्भहरू

प्रयोगकर्ता पुस्तिका

MICROCHIP v2.3 Gen 2 उपकरण नियन्त्रक

परिचय

सुविधाहरू

कार्यात्मक विवरण

CoreRxIODBitAlign प्यारामिटरहरू र इन्टरफेस संकेतहरू

Libero Design Suite मा CoreRxIODBitAlign लागू गर्दै

समय रेखाचित्र

अतिरिक्त सन्दर्भ

समाधान गरिएका समस्याहरू

यन्त्र उपयोग र प्रदर्शन

संशोधन इतिहास

माइक्रोचिप जानकारी

कानूनी सूचना

विश्वव्यापी बिक्री र सेवा

कागजातहरू / स्रोतहरू

सन्दर्भहरू

सम्बन्धित पोस्टहरू

एक टिप्पणी छोड्नुहोस्

जवाफ रद्द गर्नुहोस्