MICROCHIP v2.3 Gen 2 디바이스 컨트롤러

소개

질문하기

이 CoreRxIODBitAlign 일반 교육 IP는 사용되는 데이터 또는 프로토콜과 무관하게 비트 정렬을 위한 Rx 경로의 IO 기어링 블록에서 사용됩니다. CoreRxIODBitAlign을 사용하면 클록 경로에 대한 데이터 경로의 지연을 조정할 수 있습니다.

CoreRxIODBitAlign 요약

핵심 버전	이 문서는 CoreRxIODBitAlign v2.3에 적용됩니다.
지원 장치	CoreRxIODBitAlign은 다음 제품군을 지원합니다.
가족	• PolarFire® SoC
	• 폴라파이어
	메모: 추가 정보는 다음을 방문하세요. 제품 페이지
지원되는 도구 흐름	Libero® SoC v12.0 이상 릴리스가 필요합니다.
지원되는 인터페이스	—
라이센스	CoreRxIODBitAlign에는 라이센스가 필요하지 않습니다.
설치 지침	CoreRxIODBitAlign은 Libero SoC 소프트웨어의 IP 카탈로그 업데이트 기능을 통해 Libero SoC 소프트웨어의 IP 카탈로그에 자동으로 설치하거나 카탈로그에서 수동으로 다운로드해야 합니다. IP 코어가 Libero SoC 소프트웨어 IP 카탈로그에 설치되면 Libero 프로젝트에 포함되도록 SmartDesign 내에서 구성, 생성 및 인스턴스화됩니다.
장치 활용 및 성능	CoreRxIODBitAlign에 대한 활용 및 성능 정보 요약은 8. 장치 활용 및 성능에 나와 있습니다.rformance

CoreRxIODBitAlign 변경 로그 정보

이 섹션에서는 포괄적인view 새로 통합된 기능 중 가장 최근 릴리스부터 시작합니다. 해결된 문제에 대한 자세한 내용은 7. 해결된 문제 섹션을 참조하세요.

코어RxIODBitAlign v2.3	뭐야? 새로운                   • MIPI 기반 교육 메커니즘에 대해 업데이트됨
코어RxIODBitAlign v2.2	새로운 소식        • 상단 모듈에 왼쪽 및 오른쪽 눈 탭 지연 정보 추가

특징

질문하기

CoreRxIODBitAlign에는 다음과 같은 기능이 있습니다.

• 다양한 Eye Widths 1~7로 비트 정렬 지원
• 다양한 Fabric Double Data Rate(DDR) 모드 2/4/3p5/5 지원
• 건너뛰기 및 재시작/보류 메커니즘 지원
• LP 신호 시작 프레임을 통한 MIPI(Mobile Industry Processor Interface) 교육 지원
• 비트 정렬을 위한 256개 탭 지연 지원

기능 설명

질문하기

Rx IOD 인터페이스가 있는 CoreRxIODBitAlign

질문하기

다음 그림은 CoreRxIODBitAlign의 상위 수준 블록 다이어그램을 보여줍니다.

• 해당 설명은 PolarFire® 및 PolarFire SoC 장치를 지원하는 CoreRxIODBitAlign에 관한 것입니다.
• CoreRxIODBitAlign은 학습을 수행하고, IO Digital(IOD) 장치와 IO Gearing(IOG)을 인터페이싱하여 지연을 조정하여 데이터를 올바르게 캡처하는 동적 소스로 지원하는 역할을 합니다.
• 전체 훈련 메커니즘 흐름은 5. 타이밍 다이어그램 섹션에서 설명됩니다.
• CoreRxIODBitAlign은 클록 경로에 비해 데이터 경로에서 지연을 추가하거나 제거하는 것을 동적으로 지원합니다. 여기서 RX_DDRX_DYN 인터페이스는 CoreRxIODBitAlign에 탭 지연을 위쪽 방향으로 추가하여 클록-데이터 마진 트레이닝을 수행하는 컨트롤을 제공합니다. CoreRxIODBitAlign은 나중에 다시view (각 탭 지연 증가마다) RX_DDRX_DYN 인터페이스에서 피드백 상태 플래그를 저장합니다.
• CoreRxIODBitAlign은 RX_DDRX_DYN 인터페이스가 범위를 벗어남 조건에 도달할 때까지 모든 탭 증가에 대한 학습을 ​​계속합니다.
• 마지막으로, CoreRxIODBitAlign은 전체 피드백 상태 플래그를 스윕합니다. 이 단계는 데이터의 비트 정렬을 최적화하고 계산하여 클록 에지에서 90도 중심이 되도록 합니다.
• 최종적으로 계산된 탭 지연은 RX_DDRX_DYN 인터페이스에 로드되어 비트 정렬 학습이 완료됩니다.
• CoreRxIODBitAlign이 지원하는 기능은 다음과 같이 자세히 나열되어 있습니다.

동적 재교육 메커니즘

질문하기

• CoreRxIODBitAlign은 피드백 상태 플래그(IOD_EARLY/IOD_LATE)를 지속적으로 모니터링하고 플래그가 전환되는지 확인합니다.
• IP는 먼저 이전에 계산된 탭을 +/- 4개 탭으로 위 또는 아래 방향으로 조정합니다. 그런 다음 플래그가 토글되면 IP는 다시 훈련을 다시 트리거합니다.

홀드 메커니즘(질문하기)

• 이 기능은 훈련이 Hold 상태여야 할 때 사용됩니다. BIT_ALGN_HOLD는 액티브-하이 레벨 기반 입력이며 Hold로 어설션하고 훈련을 계속하려면 어설션 해제해야 합니다.
• 이 기능을 활성화하려면 구성기에서 HOLD_TRNG 매개변수를 1로 설정해야 합니다. 이 매개변수는 기본적으로 0으로 설정됩니다.

재시작 메커니즘 (질문하기)

• 이 기능은 학습을 다시 시작하는 데 사용됩니다. 학습을 다시 시작하려면 BIT_ALGN_RSTRT 입력을 한 클록 펄스 Serial Clock(SCLK)에 대해 어설션해야 합니다.
• 이렇게 하면 IP의 소프트 리셋이 시작되어 BIT_ALGN_DONE이 0으로, BIT_ALGN_START가 1로 리셋됩니다.

스킵 메커니즘(질문하기)

• 이 기능은 훈련이 필요하지 않을 때 사용되며 전체 훈련을 우회할 수 있습니다. BIT_ALGN_SKIP은 액티브 하이 레벨 기반 입력이며 전체 훈련을 건너뛰려면 어설션해야 합니다.
• 이 기능을 활성화하려면 구성기에서 SKIP_TRNG 매개변수를 1로 설정해야 합니다. 이 매개변수는 기본적으로 0으로 설정됩니다.

MIPI 기반 교육 메커니즘(질문하기)

• 이 기능을 활성화하려면 MIPI_TRNG 매개변수를 구성기에서 1로 설정해야 합니다. 설정된 경우 LP_IN 입력 포트가 CoreRxIODBitAlign에 추가됩니다.
• IP는 LP_IN 입력 포트의 하강 에지를 감지하여 프레임의 유효한 시작을 나타내어 학습을 시작합니다.

CoreRxIODBitAlign 매개변수 및 인터페이스 신호

질문하기

구성 GUI 매개변수(질문하기)

이 핵심 릴리스에는 구성 매개변수가 없습니다.

포트(질문하기)

다음 표는 CoreRxIODBitAlign 설계에 사용된 입력 및 출력 신호를 나열한 것입니다.

표 3-1. 입력 및 출력 신호

신호	방향	포트 폭(비트)	설명
시계 그리고 다시 놓기
명주	입력	1	패브릭 시계
PLL 잠금	입력	1	PLL 잠금
다시 놓기	입력	1	액티브-로우 비동기 리셋
데이터 버스 및 제어
IOD_이른	입력	1	데이터 아이 모니터 조기 플래그
IOD_늦음	입력	1	데이터 아이 모니터 레이트 플래그
IOD_오오	입력	1	지연 회선에 대한 데이터 아이 모니터 범위 초과 플래그
비트_알그너_아이_인	입력	3	사용자는 데이터 아이 모니터 폭을 설정합니다.
비트_알그노_RSTRT	입력	1	비트 정렬 훈련 재시작(펄스 기반 어설션) 1— 훈련 재시작 0— 훈련 재시작 안 함
비트_알그노_CLR_FLGS	산출	1	조기 또는 늦은 플래그 지우기
비트_알그노_로드	산출	1	기본값 로드
비트_알그노_디렉토리	산출	1	지연 라인 위 또는 아래 방향 1—위(1개 탭 증가) 0—아래(1개 탭 감소)
비트_알그노_이동	산출	1	이동 펄스의 지연을 증가시킵니다.
비트 정렬 건너뛰기	입력	1	Bit Align 훈련 건너뛰기(레벨 기반 어설션) 1— 학습을 건너뛰고 SKIP_TRNG 매개변수가 1로 설정된 경우에만 유효합니다. 0— 훈련은 정상적으로 진행되어야 합니다.
비트 정렬 보류	입력	1	Bit Align 훈련 보류(레벨 기반 주장) 1— HOLD_TRNG 매개변수가 1로 설정된 경우에만 교육을 유지하고 유효합니다. 0— 훈련은 정상적으로 진행되어야 합니다.
비트 정렬 오류	산출	1	Bit Align 학습 오류(레벨 기반 어설션) 1— 오류 0— 오류 없음
비트_알그노_시작	산출	1	Bit Align 교육 시작(레벨 기반 어설션) 1— 시작됨 0— 시작되지 않음
비트_알그_완료	산출	1	Bit Align 교육 완료(레벨 기반 어설션) 1— 완료 0— 미완료

신호	방향	포트 폭(비트)	설명
LP_인	입력	1	MIPI 기반 프레임 학습(레벨 기반 어설션) 1— 액티브 로우 신호는 프레임 시작을 나타내기 위해 로우로 어설션해야 하며 프레임이 끝날 때만 디어설션해야 합니다. 0— 훈련은 정상적으로 진행되어야 하며 이 신호는 내부적으로 낮게 연결되어야 합니다.
DEM_BIT_ALGN_TAPDLY	산출	8	계산된 TAP 지연이며 IP에서 BIT_ALGN_DONE을 높게 설정하면 유효합니다.
RX_비트_정렬_왼쪽_승리	산출	8	왼쪽 데이터 눈 모니터 값 메모: 값은 출력 BIT_ALGN_DONE이 1로 설정되고 출력 BIT_ALGN_START가 0으로 설정된 경우에만 유효합니다. 매개변수 SKIP_TRNG가 설정되면 0을 반환합니다.
RX_BIT_ALIGN_RGHT_WIN	산출	8	Right Data Eye 모니터 값 메모: 값은 출력 BIT_ALGN_DONE이 1로 설정되고 출력 BIT_ALGN_START가 0으로 설정된 경우에만 유효합니다. 매개변수 SKIP_TRNG가 설정되면 0을 반환합니다.

Libero Design Suite에서 CoreRxIODBitAlign 구현

질문하기

스마트디자인(질문하기)

• CoreRxIODBitAlign은 SmartDesign IP 배포 설계 환경에 사전 설치되어 있습니다. 다음 그림은 ex를 보여줍니다.ampCoreRxIODBitAlign의 인스턴스화.
• 코어는 그림 4-2에서 보이는 것처럼 SmartDesign의 구성 창을 사용하여 구성됩니다.
• SmartDesign을 사용하여 코어를 인스턴스화하고 생성하는 방법에 대한 자세한 내용은 다음을 참조하세요. SmartDesign 사용자 가이드.

SmartDesign에서 CoreRxIODBitAlign 구성(질문하기)

• 코어는 다음 그림과 같이 SmartDesign 내의 구성 GUI를 사용하여 구성됩니다.

시뮬레이션 흐름(질문하기)

• 모든 릴리스에는 CoreRxIODBitAlign용 사용자 테스트벤치가 포함되어 있습니다.
• 시뮬레이션을 실행하려면 다음 단계를 수행하세요. SmartDesign에서 사용자 테스트벤치 흐름을 선택한 다음, 생성 창에서 저장 및 생성을 클릭합니다.
• 사용자 테스트벤치는 코어 테스트벤치 구성 GUI를 통해 선택됩니다. SmartDesign이 Libero® SoC 프로젝트를 생성할 때 사용자 테스트벤치를 설치합니다. files.
• 사용자 테스트벤치를 실행하려면 Libero SoC 설계 계층 창에서 설계 루트를 CoreRxIODBitAlign 인스턴스화로 설정한 다음, Libero SoC 설계 흐름 창에서 시뮬레이션을 클릭합니다.
• 이렇게 하면 ModelSim®이 호출되고 자동으로 시뮬레이션이 실행됩니다.
• 다음 그림은 예를 보여줍니다amp시뮬레이션 서브시스템의 le. 시뮬레이션을 위해 CoreRxIODBitAlign과 함께 루프백 모드에서 IOG_IOD 구성 요소 DDRX4 및 DDTX4를 사용합니다.
• 여기서 생성된 PRBS 데이터는 DDTX4에서 DDRX4로 직렬로 전송되고, 마지막으로 학습이 완료된 후 PRBS 검사기를 사용하여 데이터 무결성을 검사합니다.

Libero SoC에서의 합성(질문하기)

• 구성 GUI에서 선택한 구성으로 합성을 실행하려면 설계 루트를 적절히 설정합니다. 설계 구현에서 설계 흐름 탭에서 합성을 마우스 오른쪽 버튼으로 클릭하고 실행을 클릭합니다.

Libero SoC의 위치 및 경로(질문하기)

• 설계 루트를 적절히 설정하고 Synthesis를 실행한 후, 설계 흐름 탭의 설계 구현에서 배치 및 경로를 마우스 오른쪽 버튼으로 클릭하고 실행을 클릭합니다.

시스템 통합(질문하기)

• 이 섹션에서는 CoreRxIODBitAlign의 통합을 쉽게 하는 방법에 대해 설명합니다.
• 사용된 Rx/Tx IOG는 다양한 입력 및 출력 모드를 지원합니다. 이러한 데이터 및 클록 속도는 최종 실리콘 특성화에 따라 더 느리거나 어떤 경우에는 더 빠를 수 있습니다.
• 다음 표에는 데이터 및 클록 속도가 나열되어 있습니다.

표 4-1. 데이터 및 클록 속도

IOG 모드	방향	기어비	최대 IO 데이터 속도 예상	IO 시계 비율	핵심 시계 비율	데이터 유형
DDR4(XNUMX세대)	입력	8시 1분	1600Mbps	800MHz	200MHz	DDR

다음 그림은 예를 보여줍니다ampCoreRXIODBitAlign 하위 시스템 통합의 일부입니다.

• 이전 서브시스템은 시뮬레이션을 위해 CoreRxIODBitAlign과 함께 Loopback 모드에서 IOG_IOD 구성 요소 DDRX4 및 DDTX4를 사용합니다. 여기서 생성된 PRBS 데이터는 IOG_IOD_DDRTX4_0에 의해 IOG_IOD_DDRX4_PF_0에 직렬로 전송됩니다.
• CoreRxIODBitAlign은 구성 요소 IOG_IOD_DDRX1_PF_0을 사용하여 학습(BIT_ALIGN_START를 4로 설정, BIT_ALIGN_DONE을 0으로 설정)을 수행하고, 마지막으로 학습이 완료되면(BIT_ALIGN_START를 0으로 설정, BIT_ALIGN_DONE을 1로 설정) PRBS 검사기를 사용하여 데이터 무결성을 검사합니다.

테스트벤치(질문하기)

• 통합 테스트벤치는 사용자 테스트벤치라고 불리는 CoreRxIODBitAlign을 검증하고 테스트하는 데 사용됩니다.

사용자 테스트벤치(질문하기)

• 사용자 테스트벤치는 CoreRxIODBitAlign의 릴리스에 포함되어 있으며, CoreRxIODBitAlign의 몇 가지 기능을 검증합니다. 다음 그림은 CoreRxIODBitAlign 사용자 테스트벤치를 보여줍니다.
• 위 그림에서 보듯이, 사용자 테스트벤치는 루프백 모드에서 검증하기 위한 Microchip DirectCore CoreRxIODBitAlign DUT, PRBS_GEN, PRBS_CHK, CCC, IOG_IOD_TX 및 IOG_IOD_RX로 구성됩니다.
• 클록 조절 회로(CCC)는 클록이 안정될 때 CORE_CLK와 IO_CLK를 구동합니다.
• PRBS_GEN은 병렬 데이터를 IOG_IOD_TX로 전달하고, IOG_ID_RX는 병렬로 직렬 데이터를 수신합니다.
• CoreRxIODBitAlign DUT는 IOD_CTRL 신호로 훈련을 수행합니다. 훈련이 완료되면 PRBS_CHK 블록이 활성화되어 IOG_IOD_RX 블록의 데이터 무결성을 확인합니다.
• 중요한: 사용자 테스트벤치는 고정된 구성만 지원합니다.

타이밍 다이어그램

(질문하기)

• 이 섹션에서는 CoreRxIODBitAlign의 타이밍 다이어그램을 설명합니다.

CoreRxIODBitAlign 교육 타이밍 다이어그램(질문하기)

• 다음 타이밍 다이어그램은 예시입니다.amp다음 매개변수를 갖는 훈련 시퀀스의 le입니다.
• CoreRxIODBitAlign은 Fabric 클록 또는 SCLK, 또는 CCC 또는 PLL 구성 요소의 OUT2_FABCLK_*를 기반으로 작동하고, PF_IOD_GENERIC_RX IOD 구성 요소는 비트 정렬을 위해 OUT*_HS_IO_CLK_* 또는 Bank 클록 또는 BCLK를 기반으로 작동합니다. 여기서 PF_IOD_GENERIC_RX IOD 구성 요소는 비트 정렬을 위해 직렬 데이터를 수신합니다. 예를 들어amp예를 들어, DDRx1000 패브릭 모드에서 필요한 데이터 속도가 4Mbps인 경우, OUT2_FABCLK_0 또는 SCLK는 PLL 또는 CCC 구성 요소에서 125MHz로 구동되어야 하고 OUT0_HS_IO_CLK_0 또는 BCLK에서 PF_IOD_GENERIC_RX까지는 500MHz여야 합니다.
• CoreRxIODBitAlign은 PLL_LOCK이 안정되고 높게 구동되면 학습을 시작합니다. 그런 다음 BIT_ALGN_START를 높게, BIT_ALGN_DONE을 낮게 구동하여 학습을 시작한 다음 출력 BIT_ALGN_LOAD를 구동하여 PF_IOD_GENERIC_RX 구성 요소의 기본 설정을 로드합니다. BIT_ALGN_CLR_FLGS는 IOD_EARLY, IOD_LATE 및 BIT_ALGN_OOR 플래그를 지우는 데 사용됩니다.
• CoreRxIODBitAlign은 BIT_ALGN_MOVE를 진행하고, 그 다음에 모든 TAP에 대해 BIT_ALGN_CLR_FLGS를 진행하고 IOD_EARLY 및 IOD_LATE 플래그를 기록합니다. BIT_ALGN_OOR이 PF_IOD_GENERIC_RX 구성 요소에 의해 높게 설정되면 CoreRxIODBitAlign은 기록된 EARLY 및 LATE 플래그를 스윕하고 클록 및 데이터 비트 정렬에 필요한 TAP 지연을 계산하기 위해 최적의 Early 및 Late 플래그를 찾습니다.
• CoreRxIODBitAlign은 계산된 TAP 지연을 로드하고 BIT_ALGN_START를 낮게, BIT_ALGN_DONE을 높게 설정하여 학습이 완료되었음을 나타냅니다.
• CoreRxIODBitAlign은 PF_IOD_GENERIC_RX 구성 요소에서 노이즈가 있는 IOD_EARLY 또는 IOD_LATE 피드백 어설션을 감지하면 동적으로 재교육을 계속합니다. 여기서 BIT_ALGN_DONE은 재설정되고 낮게 구동되고 BIT_ALGN_START는 CoreRxIODBitAlign에 의해 다시 높게 구동되어 교육의 재시작을 나타냅니다. 시간 초과 카운터는 시간 초과 조건에 도달하면 교육이 끝날 때 BIT_ALGN_ERR을 어설션합니다.
• CoreRxIODBitAlign은 또한 최종 사용자가 필요할 때마다 교육을 다시 시작할 수 있는 재시작 메커니즘을 제공합니다. BIT_ALGN_RSTRT 입력은 활성 하이 펄스가 하이로 구동되어야 합니다. 예를 들어amp르, 시계 여덟 개.
• 여기서 BIT_ALGN_DONE이 재설정되어 낮게 구동되고, BIT_ALGN_START는 CoreRxIODBitAlign에 의해 다시 높게 구동되어 학습이 새로 시작됨을 나타냅니다.
• CoreRxIODBitAlign은 또한 중간에 학습을 유지하기 위한 보류 메커니즘을 제공합니다. 여기서 HOLD_TRNG 매개변수는 1로 설정되어야 하며, 그런 다음 CoreRxIODBitAlign은 BIT_ALGN_HOLD 입력을 사용하고 CoreRxIODBitAlign이 학습을 유지해야 할 때까지 액티브 하이 레벨 기반을 주장해야 하며, 그런 다음 입력 BIT_ALGN_HOLD가 로우로 구동되면 학습을 계속합니다.

추가 참조

(질문하기)

• 이 섹션에서는 추가 정보 목록을 제공합니다.
• 소프트웨어, 장치 및 하드웨어에 대한 업데이트 및 추가 정보는 다음에서 지적 재산 페이지를 방문하십시오. 마이크로칩 FPGA 지적 재산 코어.

알려진 문제 및 해결 방법(질문하기)

• CoreRxIODBitAlign v2.3에는 알려진 제한 사항이나 해결 방법이 없습니다.

중단된 기능 및 장치(질문하기)

• CoreRxIODBitAlign v2.3에는 중단된 기능이나 장치가 없습니다.

해결된 문제

(질문하기)

• 다음 표에는 다양한 CoreRxIODbitAlign 릴리스에 대해 해결된 모든 문제가 나열되어 있습니다.

표 7-1. 해결된 문제

풀어 주다	설명
2.3	이 v2.3 릴리스에는 해결된 문제가 없습니다.
2.2	이 v2.2 릴리스에는 해결된 문제가 없습니다.
1.0	최초 릴리스

장치 활용도 및 성능

(질문하기)

CoreRxIODBitAlign 매크로는 다음 표에 나열된 제품군에 구현되어 있습니다.

표 8-1. 장치 활용도 및 성능

장치 세부		FPGA 자원			성능(MHz)
가족	장치	디에프에프	LUTs	논리 강요	명주
폴라파이어®	MPF300TS	788	1004	1432	261
폴라파이어 SoC	MPF250TS	788	1004	1416	240

• 중요:  이전 표의 데이터는 Libero® SoC v2023.2를 사용하여 얻어졌습니다.
• 이전 표의 데이터는 일반적인 합성 및 레이아웃 설정을 사용하여 얻어졌습니다.
• 다음 최상위 구성 GUI 매개변수는 기본값에서 수정되었습니다.
• 기본값은 다음과 같습니다.
  • 스킵_트랭글 = 1
  • 홀드_트랭 = 1
  • 미피_트링그 = 1
  • DEM_TAP_대기_CNT_너비 = 3
• 성능 수치를 달성하는 데 사용된 클록 제약 조건은 다음과 같습니다.
  • SCLK = 200MHz
  • 속도 등급 = −1
• 처리량은 다음과 같이 계산됩니다. (비트 폭/사이클 수) × 클록 속도(성능).

개정 내역

(질문하기)

개정 내역은 문서에서 구현된 변경 사항을 설명합니다. 변경 사항은 최신 출판물부터 시작하여 개정별로 나열됩니다.

표 9-1. 개정 내역

개정	날짜	설명
B	02/2024	다음은 문서 개정 B의 변경 사항 목록입니다. • CoreRxIODBitAlign v2.3에 대해 업데이트됨 • 소개 섹션에 변경 로그 정보 추가 • 업데이트 8. 장치 활용 및 성능 섹션 • 7. 해결된 문제 섹션 추가
A	03/2022	다음은 문서 개정판 A의 변경 사항 목록입니다. • 문서가 Microchip 템플릿으로 마이그레이션되었습니다. • 문서 번호가 50200861에서 DS50003255로 변경되었습니다.
3	—	다음은 문서 개정판 3의 변경 사항 목록입니다. • CoreRxIODBitAlign v2.2로 업데이트되었습니다. • 상단의 좌우 데이터 아이 신호에 대한 사용자 가이드를 업데이트했습니다. 추가 정보는 그림 2-1 및 3.2를 참조하십시오. 포트.
2	—	다음은 문서 개정판 2의 변경 사항 목록입니다. • CoreRxIODBitAlign v2.1로 업데이트되었습니다. • 업데이트: 2. 기능 설명 및 5. 타이밍 다이어그램.
1	—	Revision 1.0은 이 문서의 첫 번째 출판물이었습니다. CoreRxIODBitAlign v2.0을 위해 만들어졌습니다.

마이크로칩 FPGA 지원

• Microchip FPGA 제품 그룹은 고객 서비스, 고객 기술 지원 센터, web사이트 및 전세계 영업 사무소.
• 고객의 문의사항에 대한 답변이 이미 제공되었을 가능성이 높으므로 지원팀에 문의하기 전에 Microchip 온라인 리소스를 방문하는 것이 좋습니다.
• 기술지원센터를 통해 문의하세요. web사이트에서 www.microchip.com/support. 언급하다
• FPGA 장치 부품 번호, 적절한 케이스 카테고리를 선택하고 설계를 업로드하세요. files 기술 지원 사례를 만드는 동안.
• 제품 가격, 제품 업그레이드, 업데이트 정보, 주문 상태 및 승인과 같은 비기술적 제품 지원에 대해서는 고객 서비스에 문의하십시오.
• 북미에서 전화하려면 8002621060으로 전화하세요.
• 전 세계에서 6503184460으로 전화하세요.
• 팩스: 전 세계 어디에서나 6503188044

마이크로칩 정보

마이크로칩 Web대지

• Microchip은 다음을 통해 온라인 지원을 제공합니다. web사이트에서 www.마이크로칩닷컴/. 이것 web사이트는 만드는 데 사용됩니다 file고객이 쉽게 이용할 수 있는 s 및 정보. 이용 가능한 콘텐츠 중 일부는 다음과 같습니다.
• 제품 지원 – 데이터시트 및 정오표, 애플리케이션 노트 및 sample 프로그램, 디자인 리소스, 사용자 가이드 및 하드웨어 지원 문서, 최신 소프트웨어 릴리스 및 보관된 소프트웨어
• 일반 기술 지원 – 자주 묻는 질문(FAQ), 기술 지원 요청, 온라인 토론 그룹, Microchip 설계 파트너 프로그램 회원 목록
• 마이크로칩의 사업 – 제품 선택 및 주문 가이드, 최신 Microchip 보도 자료, 세미나 및 이벤트 목록, Microchip 영업 사무소, 유통업체 및 공장 대표 목록

상품 변경 알림 서비스

• Microchip의 제품 변경 알림 서비스는 고객이 Microchip 제품을 최신 상태로 유지할 수 있도록 지원합니다.
• 특정 제품군이나 관심 있는 개발 도구와 관련된 변경, 업데이트, 개정 또는 정오표가 있을 때마다 구독자는 이메일 알림을 받게 됩니다.
• 등록하려면 다음으로 이동하세요. www.microchip.com/pcn 등록지침을 따르세요.

고객 지원

• Microchip 제품 사용자는 다음과 같은 다양한 채널을 통해 지원을 받을 수 있습니다.
• 유통업체 또는 대표자
• 현지 영업 사무소
• 임베디드 솔루션 엔지니어(ESE)
• 기술 지원
• 고객은 지원을 위해 대리점, 담당자 또는 ESE에 문의해야 합니다. 지역 판매 사무소도 고객을 도울 수 있습니다. 이 문서에는 영업 사무소 및 위치 목록이 포함되어 있습니다.
• 기술 지원은 다음을 통해 제공됩니다. web사이트 위치: www.microchip.com/support

Microchip Devices 코드 보호 기능

• 메모 다음은 Microchip 제품의 코드 보호 기능에 대한 자세한 내용입니다.
• 마이크로칩 제품은 해당 마이크로칩 데이터 시트에 포함된 사양을 충족합니다.
• Microchip은 자사 제품군이 의도된 방식으로, 작동 사양 내에서, 정상적인 조건에서 사용될 경우 안전하다고 믿습니다.
• Microchip은 지적 재산권을 소중히 여기고 적극적으로 보호합니다. Microchip 제품의 코드 보호 기능을 위반하려는 시도는 엄격히 금지되며 디지털 밀레니엄 저작권법을 위반할 수 있습니다.
• Microchip이나 다른 반도체 제조업체는 해당 코드의 보안을 보장할 수 없습니다. 코드 보호는 제품이 "깨지지 않음"을 보장한다는 의미는 아닙니다.
• 코드 보호는 지속적으로 발전하고 있습니다. Microchip은 제품의 코드 보호 기능을 지속적으로 개선하기 위해 최선을 다하고 있습니다.

법적 고지

• 이 간행물과 여기에 있는 정보는 Microchip 제품을 설계, 테스트 및 귀하의 애플리케이션과 통합하는 것을 포함하여 Microchip 제품에만 사용할 수 있습니다. 이 정보를 다른 방식으로 사용하는 것은 이 약관을 위반하는 것입니다. 장치 응용 프로그램에 대한 정보는 귀하의 편의를 위해서만 제공되며 업데이트로 대체될 수 있습니다. 애플리케이션이 사양을 충족하는지 확인하는 것은 귀하의 책임입니다. 추가 지원을 받으려면 현지 Microchip 영업소에 문의하거나 다음에서 추가 지원을 받으십시오. www.microchip.com/en-us/support/design-help/client-support-services.
• 이 정보는 MICROCHIP에서 "있는 그대로" 제공합니다. MICROCHIP은 비침해, 상품성 및 특정 목적에의 적합성에 대한 묵시적 보증을 포함하되 이에 국한되지 않는 정보와 관련하여 명시적이든 묵시적이든, 서면이든 구두이든, 법률적이든 기타이든 어떠한 종류의 진술이나 보증도 하지 않습니다. 또는 그 상태, 품질 또는 성능과 관련된 보증도 하지 않습니다.
• 어떠한 경우에도 마이크로칩은 정보 또는 정보의 사용과 관련하여 어떠한 종류의 간접적, 특별, 징벌적, 우발적 또는 결과적 손실, 손상, 비용 또는 비용에 대해 책임을 지지 않습니다. 가능성이나 피해는 예측 가능합니다. 법률이 허용하는 최대 한도 내에서, 정보 또는 그 사용과 관련된 모든 청구에 대한 마이크로칩의 총 책임은 귀하가 해당 정보에 대해 마이크로칩에 직접 지불한 수수료 금액(있는 경우)을 초과하지 않습니다.
• 생명 유지 및/또는 안전 애플리케이션에 Microchip 장치를 사용하는 데 따른 위험은 전적으로 구매자의 책임이며, 구매자는 그러한 사용으로 인해 발생하는 모든 손해, 청구, 소송 또는 비용으로부터 Microchip을 방어, 배상 및 보호하는 데 동의합니다. 달리 명시하지 않는 한, Microchip의 지적 재산권에 따라 어떠한 라이센스도 묵시적으로 또는 다른 방식으로 전달되지 않습니다.

상표

• Microchip 이름 및 로고, Microchip 로고, Adaptec, AVR, AVR 로고, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi 로고, MOST, MOST 로고, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 로고, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST 로고, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron 및 XMEGA는 미국 및 기타 국가에서 Microchip Technology Incorporated의 등록 상표입니다.
• AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, 모터 벤치, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus 로고, Quiet-Wire, SmartFusion, SyncWorld , TimeCesium, TimeHub, TimePictra, TimeProvider 및 ZL은 미국 Microchip Technology Incorporated의 등록 상표입니다.
• 인접 키 억제, AKS, 디지털 시대를 위한 아날로그, 모든 커패시터, AnyIn, AnyOut, 증강 스위칭, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, 동적 평균 매칭 , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, 회로 내 직렬 프로그래밍, ICSP, INICnet, 지능형 병렬 처리, IntelliMOS, 칩 간 연결, JitterBlocker, Knob-on-Display, MarginLink, maxCrypto, 최대View, 멤브레인, Mindi, MiWi, MPASM, MPF, MPLAB 인증 로고, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, 전지적 코드 생성, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon, QMatrix, REAL ICE, 리플 차단기, RTAX, RTG4, SAM-ICE, 직렬 쿼드 I/O,
• 간단한 맵, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY View스팬, 와이퍼락,
• XpressConnect와 ZENA는 미국 및 기타 국가에서 Microchip Technology Incorporated의 상표입니다.
• SQTP는 미국 Microchip Technology Incorporated의 서비스 상표입니다.
• Adaptec 로고, Frequency on Demand, Silicon Storage Technology 및 Symmcom은 기타 국가에서 Microchip Technology Inc.의 등록 상표입니다.
• GestIC는 Microchip Technology Inc.의 자회사인 Microchip Technology Germany II GmbH & Co. KG의 다른 국가에 등록 상표입니다.
• 여기에 언급된 다른 모든 상표는 해당 회사의 재산입니다.
• © 2024, Microchip Technology Incorporated 및 그 자회사. 판권 소유.
• ISBN: 9781668339879

품질 경영 시스템

• Microchip의 품질 관리 시스템에 대한 정보는 다음을 방문하십시오. www.microchip.com/quality.

전세계 판매 및 서비스

아메리카	아시아/태평양	아시아/태평양	유럽
기업 사무실 2355 웨스트 챈들러 대로 챈들러, AZ 85224-6199 전화: 480-792-7200 팩스: 480-792-7277 기술 지원: www.microchip.com/support Web 주소: www.마이크로칩닷컴 애틀랜타 덜루스, 조지아주 전화: 678-957-9614 팩스: 678-957-1455 오스틴, 텍사스 전화: 512-257-3370 보스턴 매사추세츠주 웨스트버러 전화: 774-760-0087 팩스: 774-760-0088 시카고 이타스카, 일리노이주 전화: 630-285-0071 팩스: 630-285-0075 달라스 텍사스 애디슨 전화: 972-818-7423 팩스: 972-818-2924 디트로이트 노비, 미시간주 전화: 248-848-4000 휴스턴, TX 전화: 281-894-5983 인디애나폴리스 인디애나주 노블스빌 전화: 317-773-8323 팩스: 317-773-5453 전화: 317-536-2380 로스엔젤레스 미션 비에호, 캘리포니아주 전화: 949-462-9523 팩스: 949-462-9608 전화: 951-273-7800 롤리, NC 전화: 919-844-7510 새로운 요크, NY 전화: 631-435-6000 산 호세, CA 전화: 408-735-9110 전화: 408-436-4270 캐나다 – 토론토 전화: 905-695-1980 팩스: 905-695-2078	호주 – 시드니 전화: 61-2-9868-6733 중국 – 베이징 전화: 86-10-8569-7000 중국 – 청두 전화: 86-28-8665-5511 중국 - 충칭 전화: 86-23-8980-9588 중국 – 둥관 전화: 86-769-8702-9880 중국 – 광저우 전화: 86-20-8755-8029 중국 - 항저우 전화: 86-571-8792-8115 중국 – 홍 콩 특별행정구 전화: 852-2943-5100 중국 – 난징 전화: 86-25-8473-2460 중국 - 칭다오 전화: 86-532-8502-7355 중국 – 상하이 전화: 86-21-3326-8000 중국 - 선양 전화: 86-24-2334-2829 중국 – 선전 전화: 86-755-8864-2200 중국 – 쑤저우 전화: 86-186-6233-1526 중국 – 우한 전화: 86-27-5980-5300 중국 – 시안 전화: 86-29-8833-7252 중국 – 샤먼 전화: 86-592-2388138 중국 - 주하이 전화: 86-756-3210040	인도 – 방갈로르 전화: 91-80-3090-4444 인도 – 뉴델리 전화: 91-11-4160-8631 인도 – 푸네 전화: 91-20-4121-0141 일본 – 오사카 전화: 81-6-6152-7160 일본 – 도쿄 전화: 81-3-6880-3770 한국 – 대구 전화: 82-53-744-4301 한국 – 서울 전화: 82-2-554-7200 말레이시아 – 쿠알라룸푸르 룸푸르 전화: 60-3-7651-7906 말레이시아 - 페낭 전화: 60-4-227-8870 필리핀 제도 – 마닐라 전화: 63-2-634-9065 싱가포르 전화: 65-6334-8870 대만 – 신주 전화: 886-3-577-8366 대만 – 가오슝 전화: 886-7-213-7830 대만 – 타이페이 전화: 886-2-2508-8600 태국 – 방콕 전화: 66-2-694-1351 베트남 – 호치민 전화: 84-28-5448-2100	오스트리아 – 웰스 전화: 43-7242-2244-39 팩스: 43-7242-2244-393 덴마크 – 코펜하겐 전화: 45-4485-5910 팩스: 45-4485-2829 핀란드 – 에스포 전화: 358-9-4520-820 프랑스 – 파리 Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 독일 – 가르칭 전화: 49-8931-9700 독일 – 한 전화: 49-2129-3766400 독일 – 하일브론 전화: 49-7131-72400 독일 – 카를스루에 전화: 49-721-625370 독일 – 뮌헨 Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 독일 – 로젠하임 전화: 49-8031-354-560 이스라엘 – 라아나나 전화: 972-9-744-7705 이탈리아 – 밀라노 전화: 39-0331-742611 팩스: 39-0331-466781 이탈리아 – 파도바 전화: 39-049-7625286 네덜란드 - 드루넨 전화: 31-416-690399 팩스: 31-416-690340 노르웨이 – 트론헤임 전화: 47-72884388 폴란드 – 바르샤바 전화: 48-22-3325737 루마니아 – 부카레스트 Tel: 40-21-407-87-50 스페인 – 마드리드 Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 스웨덴 – 예테보리 Tel: 46-31-704-60-40 스웨덴 – 스톡홀름 전화: 46-8-5090-4654 영국 – 워킹엄 전화: 44-118-921-5800 팩스: 44-118-921-5820

문서 / 리소스

MICROCHIP v2.3 Gen 2 디바이스 컨트롤러 [PDF 파일] 사용자 가이드 v2.3, v2.2, v2.3 Gen 2 장치 컨트롤러, v2.3, Gen 2 장치 컨트롤러, 장치 컨트롤러, 컨트롤러

참고문헌

• 사용자 설명서