MICROCHIP v2.3 Gen 2 Device Controller
Entwodiksyon
Yo itilize IP fòmasyon jenerik CoreRxIODBitAlign sa a nan blòk angrenaj IO nan chemen Rx pou Bit Alignment endepandan de done oswa pwotokòl yo te itilize. CoreRxIODBitAlign pèmèt ou ajiste delè nan chemen done yo parapò ak chemen revèy la.
Rezime CoreRxIODBitAlign
| Nwayo Version | Dokiman sa a aplike a CoreRxIODBitAlign v2.3 |
| Aparèy sipòte | CoreRxIODBitAlign sipòte fanmi sa yo: |
| Fanmi yo | • PolarFire® SoC |
| • PolarFire | |
| Nòt: Pou plis enfòmasyon, vizite paj pwodwi | |
| Sipòte Koule Zouti | Egzije Libero® SoC v12.0 oswa degaje pita |
| Entèfas sipòte | — |
| Lisans | CoreRxIODBitAlign pa mande pou yon lisans |
| Enstriksyon Enstalasyon | CoreRxIODBitAlign dwe enstale nan katalòg IP lojisyèl Libero SoC otomatikman, atravè fonksyon aktyalizasyon katalòg IP nan lojisyèl Libero SoC, oswa li telechaje manyèlman nan katalòg la. Yon fwa ke nwayo IP a enstale nan katalòg IP lojisyèl Libero SoC, li konfigirasyon, pwodwi, ak enstans nan SmartDesign pou enklizyon nan pwojè Libero. |
| Itilizasyon Aparèy ak
Pèfòmans |
Gen yon rezime enfòmasyon sou itilizasyon ak pèfòmans pou CoreRxIODBitAlign nan 8. Itilizasyon Aparèy ak Pe.rfòma |
CoreRxIODBitAlign Enfòmasyon sou Log Chanjman
Seksyon sa a bay yon detay konplèview nan karakteristik yo ki fèk enkòpore, kòmanse ak lage ki pi resan an. Pou plis enfòmasyon sou pwoblèm ki rezoud yo, gade seksyon 7. Pwoblèm ki rezoud yo.
| CoreRxIODBitAlign v2.3 | Ki sa ki nan Nouvo • Mete ajou pou mekanis fòmasyon ki baze sou MIPI |
| CoreRxIODBitAlign v2.2 | Ki Nouvo • Te ajoute Left and Right EYE Tap reta enfòmasyon nan modil anwo a |
Karakteristik
CoreRxIODBitAlign gen karakteristik sa yo:
- Sipòte aliyman Bit ak diferan lajè je 1–7
- Sipòte diferan twal doub pousantaj done (DDR) mòd 2/4/3p5/5
- Sipòte sote ak rekòmanse / kenbe mekanis
- Sipòte fòmasyon Mobile Industry Processor Interface (MIPI) atravè siyal LP Start of Frame
- Sipòte 256 Tap Reta pou aliyman Bit
Deskripsyon Fonksyonèl
CoreRxIODBitAlign ak Rx IOD Entèfas
Figi sa a montre yon dyagram blòk wo nivo CoreRxIODBitAlign la.
- Deskripsyon an refere a CoreRxIODBitAlign ki sipòte aparèy PolarFire® ak PolarFire SoC.
- CoreRxIODBitAlign fè fòmasyon epi li responsab tou pou entèfas IO Digital (IOD) ak IO Gearing (IOG) pou sipòte kòm yon sous dinamik ak ajisteman reta pou pran done yo kòrèkteman.
- Koule mekanis fòmasyon konplè a eksplike nan seksyon 5. Dyagram distribisyon an.
- CoreRxIODBitAlign sipòte dinamikman ajoute oswa retire reta nan chemen done yo parapò ak chemen revèy la. Isit la RX_DDRX_DYN Entèfas bay kontwòl CoreRxIODBitAlign pou fè fòmasyon maj revèy-a-done lè li ajoute reta tiyo nan yon direksyon anlè. CoreRxIODBitAlign, nan vire pou pita review (nan chak ogmantasyon reta tiyo), estoke drapo estati fidbak ki soti nan Entèfas RX_DDRX_DYN.
- CoreRxIODBitAlign kontinye fòmasyon pou chak enkreman tiyo jiskaske Entèfas RX_DDRX_DYN rive nan kondisyon andeyò limit la.
- Finalman, CoreRxIODBitAlign la baleye drapo estati fidbak konplè yo. Etap sa a optimize ak kalkile aliyman ti jan nan done yo dwe 90 degre santre soti nan bor yo revèy.
- Dènye delè tiyo kalkile yo chaje nan Entèfas RX_DDRX_DYN pou konplete fòmasyon aliyman bit la.
- Karakteristik yo sipòte pa CoreRxIODBitAlign sa a yo nan lis an detay jan sa a.
Mekanis re-fòmasyon dinamik
- CoreRxIODBitAlign kontinyèlman kontwole drapo Eta Feedback yo (IOD_EARLY/IOD_LATE) epi tcheke si drapo yo ap chanje.
- IP a premyèman ajiste tiyo yo te deja kalkile pa +/- 4 tiyo nan yon direksyon anlè oswa anba. Menm lè sa a, si drapo yo aktive, IP a re-deklanche fòmasyon an ankò.
Mekanis kenbe (Poze yon Kesyon)
- Karakteristik sa a yo itilize lè fòmasyon an bezwen nan eta kenbe. BIT_ALGN_HOLD se opinyon ki baze sou nivo aktif e li dwe afime pou l kenbe epi dezafime pou kontinye fòmasyon an.
- Paramèt HOLD_TRNG dwe mete sou 1 nan konfigirasyon an pou pèmèt karakteristik sa a. Paramèt sa a se 0 pa default.
Rekòmanse Mekanis (Poze yon Kesyon)
- Yo itilize karakteristik sa a pou rekòmanse fòmasyon an. Pou rekòmanse fòmasyon an, opinyon BIT_ALGN_RSTRT yo dwe afime pou yon sèl revèy batman Serial Clock (SCLK).
- Sa a kòmanse reset IP la, ki reset BIT_ALGN_DONE a 0 ak BIT_ALGN_START a 1.
Sote Mekanis (Poze yon Kesyon)
- Karakteristik sa a itilize lè fòmasyon an pa obligatwa, epi fòmasyon konplè a ka kontourne. BIT_ALGN_SKIP a se opinyon ki baze sou nivo aktif epi li dwe afime pou sote fòmasyon konplè a.
- Paramèt SKIP_TRNG dwe mete sou 1 nan konfigirasyon an pou pèmèt karakteristik sa a. Paramèt sa a se 0 pa default.
Mekanis fòmasyon ki baze sou MIPI (Poze yon Kesyon)
- Paramèt MIPI_TRNG dwe mete sou 1 nan konfigirasyon an pou pèmèt karakteristik sa a. Si yo mete, lè sa a, pò D 'LP_IN ajoute nan CoreRxIODBitAlign la.
- IP a detekte kwen an tonbe nan pò a D 'LP_IN, ki endike kòmansman an valab nan ankadreman an kòmanse fòmasyon an.
CoreRxIODBitAlign Paramèt ak Siyal Entèfas
Konfigirasyon Paramèt GUI (Poze yon Kesyon)
Pa gen okenn paramèt konfigirasyon pou lage debaz sa a.
pò (Poze yon Kesyon)
Tablo sa a bay lis siyal antre ak pwodiksyon yo itilize nan konsepsyon CoreRxIODBitAlign.
Tablo 3-1. Siyal Antre ak Sòti
| Siyal | Direksyon | Lajè pò (bit) | Deskripsyon |
| Revèy epi Reyajiste | |||
| SWA | Antre | 1 | Revèy twal |
| PLL_LOCK | Antre | 1 | PLL Lock |
| RESET | Antre | 1 | Aktif-Ba asynchrone reset |
| Otobis done ak kontwòl | |||
| IOD_BYEN | Antre | 1 | Done je kontwole drapo bonè |
| IOD_LATE | Antre | 1 | Done je kontwole drapo an reta |
| IOD_ OOR | Antre | 1 | Done je kontwole drapo andeyò ranje pou liy reta |
| BIT_ALGN_EYE_IN | Antre | 3 | Itilizatè a mete lajè monitè je done a |
| BIT_ALGN_RSRT | Antre | 1 | Bit Align Fòmasyon rekòmanse (afimasyon ki baze sou batman kè) 1— Rekòmanse Fòmasyon 0— Pa gen Fòmasyon Rekòmanse |
| BIT_ALGN_CLR_FLGS | Sòti | 1 | Efase drapo bonè oswa anreta |
| BIT_ALGN_LOAD | Sòti | 1 | Chaje default |
| BIT_ALGN_DIR | Sòti | 1 | Reta liy monte oswa desann direksyon 1— Monte (enkreman 1 tiyo) 0— Desann (diminye 1 tiyo) |
| BIT_ALGN_MOVE | Sòti | 1 | Ogmante reta nan batman kè a |
| BIT_ALIGN_SKIP | Antre | 1 | Sote fòmasyon Bit Align (afimasyon ki baze sou nivo)
1— Sote fòmasyon an epi li valab sèlman lè paramèt SKIP_TRNG la mete sou 1 0— Fòmasyon dwe kontinye kòm nòmal |
| BIT_ALIGN_HOLD | Antre | 1 | Bit aliman fòmasyon kenbe (afimasyon ki baze sou nivo)
1— Kenbe fòmasyon an epi li valab sèlman lè paramèt HOLD_TRNG yo mete sou 1 0— Fòmasyon dwe kontinye kòm nòmal |
| BIT_ALIGN_ERR | Sòti | 1 | Bit Align erè fòmasyon (Afimasyon ki baze sou Nivo) 1— Erè 0— Pa gen Erè |
| BIT_ALGN_START | Sòti | 1 | Bit Align kòmanse fòmasyon (Afimasyon ki baze sou Nivo) 1— Kòmanse 0— Pa kòmanse |
| BIT_ALGN_FÈ | Sòti | 1 | Fòmasyon aliman Bit fè (Afimasyon ki baze sou Nivo) 1— Konplete 0— Pa fini |
| Siyal | Direksyon | Lajè pò (bit) | Deskripsyon |
| LP_IN | Antre | 1 | Fòmasyon ankadreman ki baze sou MIPI (afimasyon ki baze sou nivo)
1— Siyal Aktif-Ba dwe afime ba pou endike kòmansman ankadreman an epi li dwe dezaser sèlman nan fen ankadreman an. 0— Fòmasyon dwe kontinye kòm nòmal epi siyal sa a dwe mare ba anndan an. |
| DEM_BIT_ALGN_TAPDLY | Sòti | 8 | Kalkile reta TAP ak valab yon fwa BIT_ALGN_DONE mete wo pa IP la. |
| RX_BIT_ALIGN_LEFT_WIN | Sòti | 8 | Left Done je monitè valè
Nòt: Valè yo valab sèlman lè pwodiksyon BIT_ALGN_DONE yo mete sou 1 epi pwodiksyon BIT_ALGN_START yo mete sou 0. Si paramèt SKIP_TRNG yo mete, li retounen 0. |
| RX_BIT_ALIGN_RGHT_WIN | Sòti | 8 | Dwa Done je monitè valè
Nòt: Valè yo valab sèlman lè pwodiksyon BIT_ALGN_DONE yo mete sou 1 epi pwodiksyon BIT_ALGN_START yo mete sou 0. Si paramèt SKIP_TRNG yo mete, li retounen 0. |
Aplike CoreRxIODBitAlign nan Libero Design Suite
SmartDesign (Poze yon Kesyon)
- CoreRxIODBitAlign pre-enstale nan anviwònman konsepsyon SmartDesign IP deplwaman. Figi sa a montre yon ansyenample nan enstansye CoreRxIODBitAlign.
- Nwayo a konfigirasyon lè l sèvi avèk fenèt konfigirasyon an nan SmartDesign la, jan yo montre nan Figi 4-2.
- Pou plis enfòmasyon sou itilizasyon SmartDesign pou enstanye ak jenere nwayo, gade Gid itilizatè SmartDesign.
Konfigirasyon CoreRxIODBitAlign nan SmartDesign (Poze yon Kesyon)
- Nwayo a konfigirasyon lè l sèvi avèk konfigirasyon GUI nan SmartDesign jan yo montre nan figi sa a.
Koule simulation (Poze yon Kesyon)
- Bann tès itilizatè pou CoreRxIODBitAlign enkli nan tout degaje yo.
- Pou fè simulation, fè etap sa a: chwazi koule Itilizatè Testbench nan SmartDesign la, epi klike sou Sove ak jenere sou volet Jenere.
- Itilizatè tèsbanch la chwazi atravè GUI konfigirasyon testbench debaz la. Lè SmartDesign jenere pwojè Libero® SoC la, li enstale banc tès itilizatè a files.
- Pou kouri tèsbank itilizatè a, mete rasin konsepsyon an nan enstansyasyon CoreRxIODBitAlign nan fenèt yerachi konsepsyon Libero SoC, epi klike sou Simulation nan fenèt Libero SoC Design Flow.
- Sa a envoke ModelSim® epi otomatikman kouri simulation la.
- Figi sa a montre yon ansyenampyon sous-sistèm simulation. Li itilize eleman IOG_IOD DDRX4 ak DDTX4 nan mòd loopback ak CoreRxIODBitAlign pou simulation.
- Isit la, done PRBS ki te pwodwi yo transmèt pa DDTX4 seri bay DDRX4 epi finalman, PRBS checker la itilize pou tcheke entegrite done yo apre fòmasyon an fini.
Sentèz nan Libero SoC (Poze yon Kesyon)
- Pou kouri sentèz ak konfigirasyon an chwazi nan konfigirasyon entèfas, mete rasin konsepsyon an kòmsadwa. Anba Aplike Design, nan tab la Design Flow, klike sou Sentèz epi klike sou Kouri.
Kote ak wout nan Libero SoC (Poze yon Kesyon)
- Apre mete rasin konsepsyon an kòmsadwa epi kouri sentèz. Anba Aplike Design nan tab la Design Flow, klike sou kote ak wout, epi klike sou Kouri.
Entegrasyon sistèm (Poze yon Kesyon)
- Seksyon sa a sijesyon pou fasilite entegrasyon CoreRxIODBitAlign.
- Rx/Tx IOG yo itilize sipòte plizyè mòd opinyon ak pwodiksyon. Done sa yo ak pousantaj revèy yo ka pi dousman epi nan kèk ka pi vit, ki baze sou karakterizasyon final Silisyòm.
- Tablo ki anba la a bay lis done ak pousantaj revèy.
Tablo 4-1. Done ak To Revèy
| IOG mòd | Direksyon | Rapò Kovèti pou | Maksimòm to done IO espere | IO Revèy Pousantaj | Nwayo Revèy Pousantaj | Kalite Done |
| DDRX4 | Antre | 8:1 | 1600 Mbps | 800 MHz | 200 MHz | DDR |
Figi sa a montre yon ansyenample nan entegrasyon subsystem CoreRXIODBitAlign.
- Sou-sistèm anvan an sèvi ak eleman IOG_IOD DDRX4 ak DDTX4 nan mòd Loopback ak CoreRxIODBitAlign pou simulation. Isit la, done PRBS pwodwi yo transmèt pa IOG_IOD_DDRTX4_0, seri bay IOG_IOD_DDRX4_PF_0.
- CoreRxIODBitAlign fè fòmasyon an (BIT_ALIGN_START mete a 1, BIT_ALIGN_DONE mete a 0) ak eleman IOG_IOD_DDRX4_PF_0, epi finalman, yon fwa fòmasyon an fini (BIT_ALIGN_START mete a 0, BIT_ALIGN_DONE mete a 1) yo itilize PRBS tcheke entegrite a.
Bann tès (Poze yon Kesyon)
- Yo itilize yon banc tès inifye pou verifye ak teste CoreRxIODBitAlign yo rele yon testbench itilizatè.
Bann tès itilizatè (Poze yon Kesyon)
- Bann tès itilizatè a enkli ak degaje CoreRxIODBitAlign ki verifye kèk karakteristik CoreRxIODBitAlign. Figi sa a montre banc tès itilizatè CoreRxIODBitAlign.
- Jan yo montre nan figi anvan an, banc tès itilizatè a konsiste de yon Microchip DirectCore CoreRxIODBitAlign DUT, PRBS_GEN, PRBS_CHK, CCC, IOG_IOD_TX, ak IOG_IOD_RX pou verifye nan mòd Loopback.
- Clock Conditioning Circuit (CCC) kondwi CORE_CLK ak IO_CLK lè revèy la estab.
- PRBS_GEN kondui done paralèl yo nan IOG_IOD_TX, ak Lè sa a, IOG_ID_RX resevwa done yo seri an paralèl.
- CoreRxIODBitAlign DUT fè fòmasyon an ak siyal IOD_CTRL. Yon fwa fòmasyon an fini, blòk PRBS_CHK la pèmèt yo tcheke done ki soti nan blòk IOG_IOD_RX pou entegrite done yo.
Enpòtan: Bann tès itilizatè a sipòte sèlman konfigirasyon fiks la.
Dyagram distribisyon
- Seksyon sa a dekri dyagram distribisyon CoreRxIODBitAlign la.
Dyagram distribisyon fòmasyon CoreRxIODBitAlign (Poze yon Kesyon)
- Dyagram distribisyon sa a se yon egzanpample nan yon sekans fòmasyon ak paramèt sa yo.
- CoreRxIODBitAlign travay ki baze sou revèy twal oswa SCLK, oswa OUT2_FABCLK_* soti nan CCC oswa PLL eleman, ak PF_IOD_GENERIC_RX IOD eleman itilize travay ki baze sou OUT*_HS_IO_CLK_* oswa revèy Bank oswa BCLK pou aliyman ti jan. Isit la, eleman PF_IOD_GENERIC_RX IOD resevwa done seri pou aliyman ti jan. Pou egzanpample, si pousantaj done obligatwa a se 1000 Mbps nan mòd DDRx4 twal, Lè sa a, OUT2_FABCLK_0 oswa SCLK la dwe kondwi soti nan eleman PLL oswa CCC kòm 125 MHz ak OUT0_HS_IO_CLK_0 oswa BCLK nan PF_IOD_GENERIC_RX dwe 500 MHz.
- CoreRxIODBitAlign kòmanse fòmasyon an yon fwa PLL_LOCK la estab ak kondwi wo. Lè sa a, kòmanse fòmasyon an lè w kondwi BIT_ALGN_START osi wo ak BIT_ALGN_DONE osi ba epi answit kondwi pwodiksyon BIT_ALGN_LOAD pou chaje paramèt defo yo nan eleman PF_IOD_GENERIC_RX. Yo itilize BIT_ALGN_CLR_FLGS pou netwaye drapo IOD_EARLY, IOD_LATE ak BIT_ALGN_OOR.
- CoreRxIODBitAlign kontinye ak BIT_ALGN_MOVE ki te swiv pa BIT_ALGN_CLR_FLGS pou chak TAP epi anrejistre drapo IOD_EARLY ak IOD_LATE yo. Yon fwa eleman PF_IOD_GENERIC_RX a mete BIT_ALGN_OOR segondè, CoreRxIODBitAlign bale drapo EARLY ak LATE ki anrejistre epi li jwenn pi bon drapo Early ak Late pou kalkile reta TAP ki nesesè pou revèy ak aliyman bit done yo.
- CoreRxIODBitAlign chaje reta TAP ki kalkile yo epi mete BIT_ALGN_START ba ak BIT_ALGN_DONE wo pou endike fòmasyon an fini.
- CoreRxIODBitAlign kontinye Re-fòmasyon an dinamik si li detekte fè bwi IOD_EARLY oswa IOD_LATE deklarasyon fidbak ki soti nan eleman PF_IOD_GENERIC_RX. Isit la, BIT_ALGN_DONE reset epi kondwi ba epi BIT_ALGN_START kondwi wo ankò pa CoreRxIODBitAlign pou endike rekòmanse fòmasyon an. Kontwa tan an lè li rive nan kondisyon tan an, afime BIT_ALGN_ERR nan fen fòmasyon an.
- CoreRxIODBitAlign bay tou yon mekanis rekòmanse pou itilizatè final la rekòmanse fòmasyon an nenpòt lè sa nesesè. Antre BIT_ALGN_RSRT a se aktif-segondè batman yo dwe kondwi wo, pou egzanpample, uit revèy.
- Isit la BIT_ALGN_DONE a reset epi kondwi ba, epi BIT_ALGN_START kondwi wo ankò pa CoreRxIODBitAlign, pou endike nouvo kòmansman fòmasyon an.
- CoreRxIODBitAlign bay tou yon mekanis kenbe pou kenbe fòmasyon an nan mitan an. Isit la yo dwe mete paramèt HOLD_TRNG a 1, ak Lè sa a, CoreRxIODBitAlign itilize opinyon BIT_ALGN_HOLD epi li dwe revandike nivo aktif-segondè ki baze jiskaske li mande pou CoreRxIODBitAlign kenbe fòmasyon an epi li kontinye fòmasyon an yon fwa ke opinyon BIT_ALGN_HOLD la ba.
Lòt Referans
- Seksyon sa a bay yon lis enfòmasyon adisyonèl.
- Pou mizajou ak plis enfòmasyon sou lojisyèl, aparèy, ak pyès ki nan konpitè, vizite paj Pwopriyete Entelektyèl yo sou la Microchip FPGA Nwayo Pwopriyete Entelektyèl.
Pwoblèm li te ye ak solisyon solisyon (Poze yon Kesyon)
- Pa gen okenn limit oswa solisyon li te ye nan CoreRxIODBitAlign v2.3.
Karakteristik ak aparèy ki sispann (Poze yon Kesyon)
- Pa gen okenn karakteristik ak aparèy ki sispann nan CoreRxIODBitAlign v2.3.
Pwoblèm rezoud
- Tablo ki anba la a bay lis tout pwoblèm ki rezoud pou divès kalite CoreRxIODbitAlign.
Tablo 7-1. Pwoblèm rezoud
| Lage | Deskripsyon |
| 2.3 | Pa gen okenn pwoblèm rezoud nan lage v2.3 sa a |
| 2.2 | Pa gen okenn pwoblèm rezoud nan lage v2.2 sa a |
| 1.0 | Premye Liberasyon |
Itilizasyon Aparèy ak Pèfòmans
Makro CoreRxIODBitAlign aplike nan fanmi ki endike nan tablo ki anba la a.
Tablo 8-1. Itilizasyon Aparèy ak Pèfòmans
| Aparèy Detay yo | FPGA Resous | Pèfòmans (MHz) | |||
| Fanmi | Aparèy | DFF | LUT yo | Lojik Eleman | SWA |
| PolarFire® | MPF300TS | 788 | 1004 | 1432 | 261 |
| PolarFire SoC | MPF250TS | 788 | 1004 | 1416 | 240 |
- Enpòtan: la done ki nan tablo anvan an reyalize lè l sèvi avèk Libero® SoC v2023.2.
- Done ki nan tablo anvan an reyalize lè l sèvi avèk sentèz tipik ak anviwònman layout.
- Paramèt GUI konfigirasyon wo nivo sa yo te modifye nan valè default yo.
- Sa ki annapre yo se valè default yo:
- SKIP_TRNG = 1
- HOLD_TRNG = 1
- MIPI_TRNG = 1
- DEM_TAP_WAIT_CNT_WIDTH = 3
- Men sa yo kontrent revèy yo itilize pou reyalize nimewo pèfòmans yo:
- SCLK = 200 megaèrts
- Klas vitès = -1
- Debi yo kalkile jan sa a: (Bit lajè / Kantite sik) × To Revèy (Pèfòmans).
Istwa revizyon
Istwa revizyon an dekri chanjman ki te aplike nan dokiman an. Chanjman yo nan lis pa revizyon, kòmanse ak piblikasyon ki pi aktyèl la.
Tablo 9-1. Istwa revizyon
| Revizyon | Dat | Deskripsyon |
| B | 02/2024 | Sa ki anba la a se lis chanjman nan revizyon B dokiman an:
• Mete ajou pou CoreRxIODBitAlign v2.3 • Te ajoute enfòmasyon sou jounal Chanjman nan seksyon Entwodiksyon an • Mizajou 8. Seksyon Itilizasyon Aparèy ak Pèfòmans • Te ajoute 7. Seksyon Pwoblèm Rezoud |
| A | 03/2022 | Sa ki anba la a se lis chanjman nan revizyon A nan dokiman an:
• Yo te imigre dokiman an nan modèl Microchip la • Nimewo dokiman an te chanje soti nan 50200861 a DS50003255. |
| 3 | — | Sa ki anba la a se lis chanjman nan revizyon 3 nan dokiman an:
• Mete ajou pou CoreRxIODBitAlign v2.2. • Mete ajou gid itilizatè a pou siyal je done gòch ak dwa nan tèt la. Pou plis enfòmasyon, gade nan Figi 2-1 ak 3.2. Pò. |
| 2 | — | Sa ki anba la a se lis chanjman nan revizyon 2 nan dokiman an:
• Mete ajou pou CoreRxIODBitAlign v2.1. • Mizajou: 2. Deskripsyon Fonksyonèl ak 5. Dyagram distribisyon. |
| 1 | — | Revizyon 1.0 se premye piblikasyon dokiman sa a. Kreye pou CoreRxIODBitAlign v2.0. |
Sipò pou Microchip FPGA
- Gwoup pwodwi Microchip FPGA apiye pwodwi li yo ak plizyè sèvis sipò, tankou Sèvis Kliyan, Sant Sipò Teknik Kliyan, yon websit, ak biwo lavant atravè lemond.
- Yo sijere kliyan yo vizite resous sou entènèt Microchip yo anvan yo kontakte sipò paske li trè posib ke demann yo te deja reponn.
- Kontakte Sant Sipò Teknik la atravè websit nan www.microchip.com/support. Mansyone a
- Nimewo Pati Aparèy FPGA, chwazi kategori ka ki apwopriye a, epi telechaje konsepsyon files pandan y ap kreye yon ka sipò teknik.
- Kontakte Sèvis Kliyan pou sipò pwodwi ki pa teknik, tankou pri pwodwi, amelyorasyon pwodwi, enfòmasyon aktyalizasyon, estati lòd, ak otorizasyon.
- Soti nan Amerik di Nò, rele 8002621060
- Soti nan rès mond lan, rele 6503184460
- Fakse, nenpòt kote nan mond lan, 6503188044
Enfòmasyon sou Microchip
Microchip la Websit
- Microchip bay sipò sou entènèt atravè nou an websit nan www.microchip.com/. Sa a websit ki itilize pou fè files ak enfòmasyon fasil disponib pou kliyan. Gen kèk nan kontni ki disponib yo enkli:
- Sipò pou pwodwi – Datasheets ak errata, nòt aplikasyon ak sample pwogram, resous konsepsyon, gid itilizatè a ak dokiman sipò pyès ki nan konpitè, dènye degaje lojisyèl ak lojisyèl achiv
- Sipò teknik jeneral – Kesyon yo poze souvan (FAQs), demann sipò teknik, gwoup diskisyon sou entènèt, lis manm pwogram patnè konsepsyon Microchip
- Biznis nan Microchip - Seleksyon pwodwi ak gid kòmande, dènye communiqués pou laprès Microchip, yon lis seminè ak evènman, lis biwo lavant Microchip, distribitè, ak reprezantan faktori.
Sèvis Notifikasyon Chanjman pwodwi
- Sèvis notifikasyon chanjman pwodwi Microchip la ede kenbe kliyan yo kouran sou pwodwi Microchip yo.
- Abònen yo pral resevwa notifikasyon imel chak fwa gen chanjman, mizajou, revizyon, oswa errata ki gen rapò ak yon fanmi pwodwi espesifik oswa zouti devlopman ki enterese.
- Pou anrejistre, ale nan www.microchip.com/pcn epi swiv enstriksyon enskripsyon yo.
Sipò pou Kliyan
- Itilizatè pwodwi Microchip ka resevwa asistans atravè plizyè chanèl:
- Distribitè oswa Reprezantan
- Biwo Komèsyal Lokal
- Enjenyè solisyon entegre (ESE)
- Sipò teknik
- Kliyan yo ta dwe kontakte distribitè yo, reprezantan yo oswa ESE pou jwenn sipò. Biwo lavant lokal yo disponib tou pou ede kliyan yo. Yon lis biwo lavant ak lokal yo enkli nan dokiman sa a.
- Gen sipò teknik ki disponib atravè la websit nan: www.microchip.com/support
Aparèy Microchip Kòd Pwoteksyon Karakteristik
- Remak detay sa yo nan karakteristik nan pwoteksyon kòd sou pwodwi Microchip.
- Pwodwi Microchip satisfè espesifikasyon yo nan Fich Done Microchip yo.
- Microchip kwè ke fanmi li nan pwodwi yo an sekirite lè yo itilize nan fason ki gen entansyon an, nan espesifikasyon opere, ak nan kondisyon nòmal.
- Microchip valè ak agresif pwoteje dwa pwopriyete entelektyèl li yo. Tantativ pou vyole karakteristik pwoteksyon kòd pwodwi Microchip yo entèdi e yo ka vyole Digital Millennium Copyright Act.
- Ni Microchip ni okenn lòt manifakti semi-conducteurs ka garanti sekirite kòd li a. Pwoteksyon Kòd pa vle di ke nou garanti pwodwi a se "ki pa ka kase".
- Pwoteksyon Kòd toujou ap evolye. Microchip pran angajman pou li kontinye amelyore karakteristik pwoteksyon kòd pwodwi nou yo.
Avi Legal
- Piblikasyon sa a ak enfòmasyon ki ladan l yo ka itilize sèlman ak pwodwi Microchip, tankou pou konsepsyon, teste, ak entegre pwodwi Microchip ak aplikasyon w lan. Sèvi ak enfòmasyon sa yo nan nenpòt lòt fason vyole kondisyon sa yo. Enfòmasyon konsènan aplikasyon pou aparèy yo bay sèlman pou konvenyans ou epi yo ka ranplase pa mizajou. Se responsablite w pou asire ke aplikasyon w lan satisfè espesifikasyon w yo. Kontakte biwo lavant Microchip lokal ou a pou plis sipò oswa, jwenn plis sipò nan www.microchip.com/en-us/support/design-help/client-support-services.
- ENFÒMASYON SA A SE MICROCHIP "KÒM YO". MICROCHIP PA FÈ OKENN REPREZANTASYON OUBYEN GARANTI KI KIT EXPRESSO BYEN ENPLIKITE, EKRI OUBYEN ORAL, LEGAL OSWA ONYÈ, KI GENYEN AK ENFÒMASYON YO KI GENYEN MEN PA LIMITE A NENPÒT GARANTI ENPLIKITE SOU KI PA Vyolasyon, Komèsyal ak PATISIBILITE, AK PATISIBILITE. GARANTI KI GENYEN AK KONDISYON, KALITE, OSWA PERFORMANS LI.
- MICROCHIP PAP RESPONSABLE POU NENPÒT PÈT ENDRÈK, ESPESYAL, PINITIF, AK ENSEDAN, OSWA KONSEKANS, DOGAJ, PRI, OSWA DEPANS KI GENYEN KELÈ AK ENFÒMASYON AN OSWA ITILIZ YO, KELANSAN SA KOZE, MENM SI PWOFÈ SA A. POSIBILITE OSWA DOmaj YO YO PREVIVWA. JAN LA LWA OBLÈ YO, RESPONSABILITE TOTAL MICROCHIP A SOU TOUT REKLAMASYON KI GENYEN KI GENYEN AK ENFÒMASYON AN OSWA ITILIZ YO PAP DEPASSE KANTITE FRÈ OU TE PEYE DIRECTÈTMAN POU MICROCHIP POU ENFÒMASYON AN.
- Itilizasyon aparèy Microchip nan aplikasyon pou sipò lavi ak/oswa sekirite se konplètman nan risk achtè a, epi achtè a dakò pou defann, dedomaje, epi kenbe Microchip inonsan kont nenpòt domaj, reklamasyon, kostim, oswa depans ki soti nan itilizasyon sa a. Pa gen okenn lisans yo transmèt, implicitement oswa otreman, anba okenn dwa pwopriyete entelektyèl Microchip sof si sa di otreman.
Mak komèsyal yo
- Non ak logo Microchip, logo Microchip, Adaptec, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStyluuchs, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, ak XMEGA se mak anrejistre Microchip Technology Incorporated nan Etazini ak lòt peyi yo.
- AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motè ban, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet-Wire, SmartFusion, SyncWorld , TimeCesium, TimeHub, TimePictra, TimeProvider, ak ZL se mak anrejistre Microchip Technology Incorporated nan Etazini.
- Sipresyon kle adjasan, AKS, Analog-pou-laj-dijital, Nenpòt kondansateur, AnyIn, AnyOut, Ogmante Chanjman, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM Matching, Dynamic Matching. , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, Programmation Serial nan sikwi, ICSP, INICnet, Paralèl Entelijan, IntelliMOS, Koneksyon Inter-Chip, JitterBlocker, Knob-on-Display, MarginLink, maxC maxView, manbràn, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O,
- kat senp, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock,
- XpressConnect ak ZENA se mak komèsyal Microchip Technology Incorporated nan Etazini ak lòt peyi yo.
- SQTP se yon mak sèvis nan Microchip Technology Incorporated nan Etazini
- Logo Adaptec, Frequency on Demand, Silicon Storage Technology, ak Symmcom se mak ki anrejistre Microchip Technology Inc. nan lòt peyi yo.
- GestIC se yon mak ki anrejistre Microchip Technology Germany II GmbH & Co. KG, yon sipòtè Microchip Technology Inc., nan lòt peyi yo.
- Tout lòt mak ki mansyone isit la se pwopriyete konpayi respektif yo.
- © 2024, Microchip Technology Incorporated ak filiales li yo. Tout dwa rezève.
- ISBN: 9781668339879
Sistèm Jesyon Kalite
- Pou enfòmasyon konsènan Sistèm Jesyon Kalite Microchip, tanpri vizite www.microchip.com/quality.
Komèsyal ak sèvis atravè lemond
| AMERIK | AZI / PASIFIK | AZI / PASIFIK | EWÒP |
| Corporate Biwo
2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Faks: 480-792-7277 Sipò teknik: www.microchip.com/support Web Adrès: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Faks: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Faks: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Faks: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Faks: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Faks: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Faks: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 Nouvo York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 Faks: 905-695-2078 |
Ostrali – Sydney
Tel: 61-2-9868-6733 Lachin - Beijing Tel: 86-10-8569-7000 Lachin - Chengdu Tel: 86-28-8665-5511 Lachin - Chongqing Tel: 86-23-8980-9588 Lachin - Dongguan Tel: 86-769-8702-9880 Lachin - Guangzhou Tel: 86-20-8755-8029 Lachin - Hangzhou Tel: 86-571-8792-8115 Lachin – Hong Kong SAR Tel: 852-2943-5100 Lachin - Nankin Tel: 86-25-8473-2460 Lachin - Kendao Tel: 86-532-8502-7355 Lachin - Shanghai Tel: 86-21-3326-8000 Lachin - Shenyang Tel: 86-24-2334-2829 Lachin - Shenzhen Tel: 86-755-8864-2200 Lachin - Suzhou Tel: 86-186-6233-1526 Lachin - Wuhan Tel: 86-27-5980-5300 Lachin - Xian Tel: 86-29-8833-7252 Lachin - ksiamèn Tel: 86-592-2388138 Lachin - Zhuhai Tel: 86-756-3210040 |
peyi Zend – Bangalore
Tel: 91-80-3090-4444 Lend - New Delhi Tel: 91-11-4160-8631 peyi Zend – Pune Tel: 91-20-4121-0141 Japon – Osaka Tel: 81-6-6152-7160 Japon – Tokyo Tel: 81-3-6880- 3770 Kore di - Daegu Tel: 82-53-744-4301 Kore di - Seoul Tel: 82-2-554-7200 Malezi - Kuala Lumpur Tel: 60-3-7651-7906 Malezi - Penang Tel: 60-4-227-8870 Filipin – Manila Tel: 63-2-634-9065 Singapore Tel: 65-6334-8870 Taiwan - Hsin Chu Tel: 886-3-577-8366 Taiwan - Kaohsiung Tel: 886-7-213-7830 Taiwan - Taipei Tel: 886-2-2508-8600 Thailand – Bangkok Tel: 66-2-694-1351 Vyetnam - Ho Chi Minh Tel: 84-28-5448-2100 |
Otrich – Wels
Tel: 43-7242-2244-39 Faks: 43-7242-2244-393 Denmark – Copenhagen Tel: 45-4485-5910 Faks: 45-4485-2829 Fenlann – Espoo Tel: 358-9-4520-820 Lafrans - Pari Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Almay – garching Tel: 49-8931-9700 Almay – Han Tel: 49-2129-3766400 Almay – Heilbronn Tel: 49-7131-72400 Almay – Karlsruhe Tel: 49-721-625370 Almay – Minik Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Almay – Rosenheim Tel: 49-8031-354-560 pèp Izrayèl la – Raanana Tel: 972-9-744-7705 Itali - Milan Tel: 39-0331-742611 Faks: 39-0331-466781 Itali - Padova Tel: 39-049-7625286 Netherlands - Drunen Tel: 31-416-690399 Faks: 31-416-690340 Nòvèj – Trondheim Tel: 47-72884388 Polòy – Varsovie Tel: 48-22-3325737 Woumani – Bucharest Tel: 40-21-407-87-50 Espay – Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Syèd - Gothenburg Tel: 46-31-704-60-40 Syèd - Stockholm Tel: 46-8-5090-4654 UK - Wokingham Tel: 44-118-921-5800 Faks: 44-118-921-5820 |
Dokiman / Resous
 |
MICROCHIP v2.3 Gen 2 Device Controller [pdfGid Itilizatè v2.3, v2.2, v2.3 Gen 2 Device Controller, v2.3, Gen 2 Device Controller, Device Controller, Controller |
