MICROCHIP v2.3 Gen 2 ઉપકરણ નિયંત્રક
પરિચય
આ CoreRxIODBitAlign સામાન્ય તાલીમ IP નો ઉપયોગ ડેટા અથવા પ્રોટોકોલથી સ્વતંત્ર બીટ સંરેખણ માટે Rx પાથમાં IO ગિયરિંગ બ્લોકમાં થાય છે. CoreRxIODBitAlign તમને ઘડિયાળના પાથને સંબંધિત ડેટા પાથમાં વિલંબને સમાયોજિત કરવાની મંજૂરી આપે છે.
CoreRxIODBitAlign સારાંશ
| કોર સંસ્કરણ | આ દસ્તાવેજ CoreRxIODBitAlign v2.3 પર લાગુ થાય છે |
| આધારભૂત ઉપકરણ | CoreRxIODBitAlign નીચેના પરિવારોને સપોર્ટ કરે છે: |
| પરિવારો | • PolarFire® SoC |
| • પોલરફાયર | |
| નોંધ: વધારાની માહિતી માટે, ની મુલાકાત લો ઉત્પાદન પૃષ્ઠ | |
| સપોર્ટેડ ટૂલ ફ્લો | Libero® SoC v12.0 અથવા પછીના પ્રકાશનોની જરૂર છે |
| સપોર્ટેડ ઈન્ટરફેસ | — |
| લાઇસન્સિંગ | CoreRxIODBitAlign ને લાયસન્સની જરૂર નથી |
| ઇન્સ્ટોલેશન સૂચનાઓ | CoreRxIODBitAlign એ Libero SoC સૉફ્ટવેરના IP કૅટેલોગમાં ઑટોમૅટિક રીતે, Libero SoC સૉફ્ટવેરમાં IP કૅટેલોગ અપડેટ ફંક્શન દ્વારા ઇન્સ્ટોલ કરવું આવશ્યક છે, અથવા તે કૅટેલોગમાંથી મેન્યુઅલી ડાઉનલોડ થયેલ હોવું જોઈએ. એકવાર Libero SoC સૉફ્ટવેર IP કૅટેલોગમાં IP કોર ઇન્સ્ટોલ થઈ જાય, તે Libero પ્રોજેક્ટમાં સમાવેશ કરવા માટે SmartDesign ની અંદર ગોઠવેલ, જનરેટ અને ઇન્સ્ટન્ટ કરવામાં આવે છે. |
| ઉપકરણ ઉપયોગ અને
પ્રદર્શન |
CoreRxIODBitAlign માટે ઉપયોગ અને પ્રદર્શન માહિતીનો સારાંશ 8 માં સૂચિબદ્ધ છે. ઉપકરણ ઉપયોગ અને પી.rરચના |
CoreRxIODBitAlign બદલો લોગ માહિતી
આ વિભાગ એક વ્યાપક ઓવર પ્રદાન કરે છેview નવી સમાવિષ્ટ સુવિધાઓમાંથી, સૌથી તાજેતરના પ્રકાશનથી શરૂ થાય છે. ઉકેલાયેલ સમસ્યાઓ વિશે વધુ માહિતી માટે, 7. ઉકેલાયેલ મુદ્દાઓ વિભાગ જુઓ.
| CoreRxIODBitAlign v2.3 | શું છે નવી • MIPI-આધારિત તાલીમ મિકેનિઝમ માટે અપડેટ |
| CoreRxIODBitAlign v2.2 | નવું શું છે • ડાબી અને જમણી આંખ ટૅપ ટોચના મોડ્યુલમાં માહિતીને વિલંબિત કરે છે |
લક્ષણો
CoreRxIODBitAlign નીચેની સુવિધાઓ ધરાવે છે:
- વિવિધ આંખની પહોળાઈ 1-7 સાથે બીટ સંરેખણને સપોર્ટ કરે છે
- વિવિધ ફેબ્રિક ડબલ ડેટા રેટ (DDR) મોડને સપોર્ટ કરે છે 2/4/3p5/5
- સ્કીપ અને રીસ્ટાર્ટ/હોલ્ડ મિકેનિઝમને સપોર્ટ કરે છે
- LP સિગ્નલિંગ સ્ટાર્ટ ઓફ ફ્રેમ દ્વારા મોબાઇલ ઇન્ડસ્ટ્રી પ્રોસેસર ઇન્ટરફેસ (MIPI) તાલીમને સપોર્ટ કરે છે
- બીટ સંરેખણ માટે 256 ટેપ વિલંબને સપોર્ટ કરે છે
કાર્યાત્મક વર્ણન
Rx IOD ઇન્ટરફેસ સાથે CoreRxIODBitAlign
નીચેનો આંકડો CoreRxIODBitAlign નો ઉચ્ચ-સ્તરનો બ્લોક ડાયાગ્રામ દર્શાવે છે.
- વર્ણન PolarFire® અને PolarFire SoC ઉપકરણોને સપોર્ટ કરતા CoreRxIODBitAlign નો સંદર્ભ આપે છે.
- CoreRxIODBitAlign તાલીમ આપે છે અને ડેટાને યોગ્ય રીતે કેપ્ચર કરવા માટે વિલંબને સમાયોજિત કરવા સાથે ગતિશીલ સ્ત્રોત તરીકે સપોર્ટ કરવા માટે IO ડિજિટલ (IOD) ઉપકરણો અને IO ગિયરિંગ (IOG) ને ઇન્ટરફેસ કરવા માટે પણ જવાબદાર છે.
- સંપૂર્ણ તાલીમ મિકેનિઝમ ફ્લો 5. ટાઇમિંગ ડાયાગ્રામ વિભાગમાં સમજાવાયેલ છે.
- CoreRxIODBitAlign ગતિશીલ રીતે ઘડિયાળના પાથને સંબંધિત ડેટા પાથમાંથી વિલંબ ઉમેરવા અથવા દૂર કરવાને સપોર્ટ કરે છે. અહીં RX_DDRX_DYN ઈન્ટરફેસ ઉપરની દિશામાં ટેપ વિલંબ ઉમેરીને ઘડિયાળ-થી-ડેટા માર્જિન તાલીમ કરવા માટે CoreRxIODBitAlign ને નિયંત્રણો પૂરા પાડે છે. CoreRxIODBitAlign, બદલામાં પાછળથી ફરી માટેview (દરેક ટેપ વિલંબના વધારાના), RX_DDRX_DYN ઇન્ટરફેસમાંથી પ્રતિસાદ સ્થિતિ ફ્લેગ્સ સંગ્રહિત કરે છે.
- જ્યાં સુધી RX_DDRX_DYN ઈન્ટરફેસ શ્રેણીની બહારની સ્થિતિમાં ન પહોંચે ત્યાં સુધી CoreRxIODBitAlign દરેક ટેપ ઇન્ક્રીમેન્ટ માટે તાલીમ ચાલુ રાખે છે.
- છેલ્લે, CoreRxIODBitAlign સંપૂર્ણ પ્રતિસાદ સ્થિતિ ફ્લેગ્સને સ્વીપ કરે છે. આ પગલું ઑપ્ટિમાઇઝ કરે છે અને ડેટાના બીટ સંરેખણને ઘડિયાળની કિનારીઓથી 90 ડિગ્રી કેન્દ્રિત કરવા માટે ગણતરી કરે છે.
- બીટ સંરેખણ તાલીમ પૂર્ણ કરવા માટે અંતિમ ગણતરી કરેલ ટેપ વિલંબ RX_DDRX_DYN ઈન્ટરફેસમાં લોડ કરવામાં આવે છે.
- આ CoreRxIODBitAlign દ્વારા આધારભૂત લક્ષણો નીચે પ્રમાણે વિગતવાર યાદી થયેલ છે.
ગતિશીલ પુનઃપ્રશિક્ષણ પદ્ધતિ
- CoreRxIODBitAlign સતત ફીડબેક સ્ટેટસ ફ્લેગ્સ (IOD_EARLY/IOD_LATE) પર નજર રાખે છે અને તપાસે છે કે ફ્લેગ્સ ટૉગલ થઈ રહ્યાં છે કે કેમ.
- IP પહેલા ગણતરી કરેલ ટેપ્સને +/- 4 ટેપ દ્વારા ઉપર અથવા નીચેની દિશામાં ગોઠવે છે. તે પછી પણ, જો ફ્લેગ્સ ટૉગલ થાય છે, તો IP ફરીથી તાલીમને ફરીથી ટ્રિગર કરે છે.
હોલ્ડ મિકેનિઝમ (પ્રશ્ન પૂછો)
- જ્યારે તાલીમ હોલ્ડ સ્ટેટ પર હોવી જરૂરી હોય ત્યારે આ સુવિધાનો ઉપયોગ કરવામાં આવે છે. BIT_ALGN_HOLD એ સક્રિય-ઉચ્ચ સ્તર આધારિત ઇનપુટ છે અને તાલીમ ચાલુ રાખવા માટે તેને પકડી રાખવા અને રદ કરવા માટે ભારપૂર્વક જણાવવું આવશ્યક છે.
- આ સુવિધાને સક્ષમ કરવા માટે HOLD_TRNG પરિમાણને રૂપરેખાકારમાં 1 પર સેટ કરવું આવશ્યક છે. આ પરિમાણ મૂળભૂત રીતે 0 પર સેટ કરેલ છે.
પુનઃપ્રારંભ મિકેનિઝમ (પ્રશ્ન પૂછો)
- આ સુવિધાનો ઉપયોગ તાલીમને ફરીથી શરૂ કરવા માટે થાય છે. તાલીમ પુનઃપ્રારંભ કરવા માટે, BIT_ALGN_RSTRT ઇનપુટને એક ઘડિયાળ પલ્સ સીરીયલ ક્લોક (SCLK) માટે ભારપૂર્વક જણાવવું આવશ્યક છે.
- આ IP ના સોફ્ટ રીસેટની શરૂઆત કરે છે, જે BIT_ALGN_DONE ને 0 અને BIT_ALGN_START ને 1 પર રીસેટ કરે છે.
સ્કિપ મિકેનિઝમ (પ્રશ્ન પૂછો)
- જ્યારે તાલીમની આવશ્યકતા ન હોય ત્યારે આ સુવિધાનો ઉપયોગ કરવામાં આવે છે, અને સંપૂર્ણ તાલીમને બાયપાસ કરી શકાય છે. BIT_ALGN_SKIP એ સક્રિય-ઉચ્ચ સ્તર આધારિત ઇનપુટ છે અને સંપૂર્ણ તાલીમ છોડવા માટે ભારપૂર્વક જણાવવું આવશ્યક છે.
- આ સુવિધાને સક્ષમ કરવા માટે SKIP_TRNG પરિમાણને રૂપરેખાકારમાં 1 પર સેટ કરવું આવશ્યક છે. આ પરિમાણ મૂળભૂત રીતે 0 પર સેટ કરેલ છે.
MIPI-આધારિત તાલીમ પદ્ધતિ (પ્રશ્ન પૂછો)
- આ સુવિધાને સક્ષમ કરવા માટે રૂપરેખાકારમાં MIPI_TRNG પરિમાણ 1 પર સેટ કરવું આવશ્યક છે. જો સેટ કરેલ હોય, તો LP_IN ઇનપુટ પોર્ટ CoreRxIODBitAlign માં ઉમેરવામાં આવે છે.
- IP LP_IN ઇનપુટ પોર્ટની પડતી ધારને શોધે છે, જે તાલીમ શરૂ કરવા માટે ફ્રેમની માન્ય શરૂઆત સૂચવે છે.
CoreRxIODBitAlign પરિમાણો અને ઇન્ટરફેસ સિગ્નલો
રૂપરેખાંકન GUI પરિમાણો (પ્રશ્ન પૂછો)
આ મુખ્ય પ્રકાશન માટે કોઈ રૂપરેખાંકન પરિમાણો નથી.
બંદરો (પ્રશ્ન પૂછો)
નીચેનું કોષ્ટક CoreRxIODBitAlign ની ડિઝાઇનમાં વપરાતા ઇનપુટ અને આઉટપુટ સિગ્નલોની યાદી આપે છે.
કોષ્ટક 3-1. ઇનપુટ અને આઉટપુટ સિગ્નલો
| સિગ્નલ | દિશા | પોર્ટ પહોળાઈ (બિટ્સ) | વર્ણન |
| ઘડિયાળો અને રીસેટ કરો | |||
| સિલ્ક | ઇનપુટ | 1 | ફેબ્રિક ઘડિયાળ |
| PLL_LOCK | ઇનપુટ | 1 | પીએલએલ લોક |
| રીસેટ કરો | ઇનપુટ | 1 | સક્રિય-લો અસિંક્રોનસ રીસેટ |
| ડેટા બસ અને નિયંત્રણ | |||
| IOD_EARLY | ઇનપુટ | 1 | ડેટા આઇ મોનિટર પ્રારંભિક ધ્વજ |
| IOD_LATE | ઇનપુટ | 1 | ડેટા આંખ મોનિટર અંતમાં ધ્વજ |
| IOD_ OOR | ઇનપુટ | 1 | વિલંબ રેખા માટે ડેટા આઇ મોનિટર આઉટ ઓફ રેન્જ ફ્લેગ |
| BIT_ALGN_EYE_IN | ઇનપુટ | 3 | વપરાશકર્તા ડેટા આંખ મોનિટર પહોળાઈ સુયોજિત કરે છે |
| BIT_ALGN_RSTRT | ઇનપુટ | 1 | બીટ સંરેખિત તાલીમ પુનઃપ્રારંભ (પલ્સ-આધારિત નિવેદન) 1- પુનઃપ્રારંભ તાલીમ 0- પુનઃપ્રારંભ તાલીમ નહીં |
| BIT_ALGN_CLR_FLGS | આઉટપુટ | 1 | અર્લી અથવા લેટ ફ્લેગ્સ સાફ કરો |
| BIT_ALGN_LOAD | આઉટપુટ | 1 | લોડ ડિફોલ્ટ |
| BIT_ALGN_DIR | આઉટપુટ | 1 | વિલંબ લાઇન ઉપર અથવા નીચે દિશા 1- ઉપર (વધારો 1 ટેપ) 0- નીચે (ઘટાડો 1 ટેપ) |
| BIT_ALGN_MOVE | આઉટપુટ | 1 | ચાલ પલ્સ પર વિલંબ વધારો |
| BIT_ALIGN_SKIP | ઇનપુટ | 1 | બીટ સંરેખિત તાલીમ છોડો (સ્તર આધારિત નિવેદન)
1— તાલીમ છોડો અને જ્યારે SKIP_TRNG પરિમાણ 1 પર સેટ હોય ત્યારે જ માન્ય 0- તાલીમ સામાન્ય રીતે આગળ વધવી જોઈએ |
| BIT_ALIGN_HOLD | ઇનપુટ | 1 | બીટ સંરેખિત તાલીમ હોલ્ડ (સ્તર આધારિત નિવેદન)
1— તાલીમ પકડી રાખો અને HOLD_TRNG પરિમાણ 1 પર સેટ હોય ત્યારે જ માન્ય રાખો 0- તાલીમ સામાન્ય રીતે આગળ વધવી જોઈએ |
| BIT_ALIGN_ERR | આઉટપુટ | 1 | બીટ સંરેખિત તાલીમ ભૂલ (સ્તર-આધારિત નિવેદન) 1- ભૂલ 0- કોઈ ભૂલ નથી |
| BIT_ALGN_START | આઉટપુટ | 1 | બીટ સંરેખિત તાલીમ પ્રારંભ (સ્તર-આધારિત નિવેદન) 1- શરૂ 0- શરૂ થયું નથી |
| BIT_ALGN_DONE | આઉટપુટ | 1 | બીટ સંરેખિત તાલીમ પૂર્ણ થઈ (સ્તર આધારિત નિવેદન) 1— પૂર્ણ 0 — પૂર્ણ થયું નથી |
| સિગ્નલ | દિશા | પોર્ટ પહોળાઈ (બિટ્સ) | વર્ણન |
| LP_IN | ઇનપુટ | 1 | MIPI-આધારિત ફ્રેમ તાલીમ (સ્તર આધારિત નિવેદન)
1- સક્રિય-નીચા સિગ્નલને ફ્રેમની શરૂઆત દર્શાવવા માટે નીચા હોવા જોઈએ અને ફ્રેમના અંતમાં જ ડિઝર્ટ કરવું જોઈએ. 0- તાલીમ સામાન્ય રીતે આગળ વધવી જોઈએ અને આ સિગ્નલ આંતરિક રીતે નીચું બાંધેલું હોવું જોઈએ. |
| DEM_BIT_ALGN_TAPDLY | આઉટપુટ | 8 | ગણતરી કરેલ TAP વિલંબ અને એકવાર માન્ય છે જ્યારે BIT_ALGN_DONE IP દ્વારા ઉચ્ચ સેટ કરવામાં આવે. |
| RX_BIT_ALIGN_LEFT_WIN | આઉટપુટ | 8 | ડાબું ડેટા આઇ મોનિટર મૂલ્ય
નોંધ: મૂલ્યો ત્યારે જ માન્ય છે જ્યારે આઉટપુટ BIT_ALGN_DONE 1 પર સેટ હોય અને આઉટપુટ BIT_ALGN_START 0 પર સેટ હોય. જો પેરામીટર SKIP_TRNG સેટ હોય તો તે 0 પરત કરે છે. |
| RX_BIT_ALIGN_RGHT_WIN | આઉટપુટ | 8 | જમણો ડેટા આઇ મોનિટર મૂલ્ય
નોંધ: મૂલ્યો ત્યારે જ માન્ય છે જ્યારે આઉટપુટ BIT_ALGN_DONE 1 પર સેટ હોય અને આઉટપુટ BIT_ALGN_START 0 પર સેટ હોય. જો પેરામીટર SKIP_TRNG સેટ હોય તો તે 0 પરત કરે છે. |
Libero ડિઝાઇન સ્યુટમાં CoreRxIODBitAlign ને અમલમાં મૂકવું
સ્માર્ટ ડિઝાઇન (પ્રશ્ન પૂછો)
- CoreRxIODBitAlign એ SmartDesign IP ડિપ્લોયમેન્ટ ડિઝાઇન એન્વાયર્નમેન્ટમાં પ્રી-ઇન્સ્ટોલ કરેલ છે. નીચેનો આંકડો ભૂતપૂર્વ બતાવે છેampત્વરિત CoreRxIODBitAlign.
- આકૃતિ 4-2 માં બતાવ્યા પ્રમાણે, સ્માર્ટડિઝાઇનમાં રૂપરેખાંકન વિંડોનો ઉપયોગ કરીને કોરને ગોઠવવામાં આવે છે.
- કોરોને ઇન્સ્ટન્ટ અને જનરેટ કરવા માટે સ્માર્ટડિઝાઇનનો ઉપયોગ કરવા વિશે વધુ માહિતી માટે, જુઓ સ્માર્ટડિઝાઇન વપરાશકર્તા માર્ગદર્શિકા.
સ્માર્ટડિઝાઇનમાં CoreRxIODBitAlign ગોઠવી રહ્યું છે (પ્રશ્ન પૂછો)
- નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે સ્માર્ટડિઝાઇનમાં રૂપરેખાંકન GUI નો ઉપયોગ કરીને કોરને ગોઠવવામાં આવે છે.
સિમ્યુલેશન ફ્લો (પ્રશ્ન પૂછો)
- CoreRxIODBitAlign માટે વપરાશકર્તા ટેસ્ટબેન્ચ તમામ પ્રકાશનોમાં સમાવવામાં આવેલ છે.
- સિમ્યુલેશન ચલાવવા માટે, નીચેનું પગલું ભરો: સ્માર્ટડિઝાઇનમાં યુઝર ટેસ્ટબેન્ચ ફ્લો પસંદ કરો અને પછી જનરેટ પેન પર સેવ અને જનરેટ પર ક્લિક કરો.
- વપરાશકર્તા ટેસ્ટબેન્ચ કોર ટેસ્ટબેન્ચ કન્ફિગરેશન GUI દ્વારા પસંદ કરવામાં આવે છે. જ્યારે SmartDesign Libero® SoC પ્રોજેક્ટ જનરેટ કરે છે, ત્યારે તે યુઝર ટેસ્ટબેન્ચ ઇન્સ્ટોલ કરે છે files.
- યુઝર ટેસ્ટબેન્ચને ચલાવવા માટે, Libero SoC ડિઝાઇન હાયરાર્કી ફલકમાં CoreRxIODBitAlign ઇન્સ્ટેન્ટિયેશન પર ડિઝાઇન રૂટ સેટ કરો અને પછી Libero SoC ડિઝાઇન ફ્લો વિન્ડોમાં સિમ્યુલેશન પર ક્લિક કરો.
- આ ModelSim® ને બોલાવે છે અને આપમેળે સિમ્યુલેશન ચલાવે છે.
- નીચેની આકૃતિ ભૂતપૂર્વ દર્શાવે છેampસિમ્યુલેશન સબસિસ્ટમનું લે. તે સિમ્યુલેશન માટે CoreRxIODBitAlign સાથે લૂપબેક મોડમાં IOG_IOD ઘટક DDRX4 અને DDTX4 નો ઉપયોગ કરે છે.
- અહીં, જનરેટ થયેલો PRBS ડેટા DDTX4 દ્વારા DDRX4 ને સીરીયલ રીતે ટ્રાન્સમિટ કરવામાં આવે છે અને અંતે, PRBS ચેકરનો ઉપયોગ તાલીમ પૂર્ણ થયા પછી ડેટાની અખંડિતતા ચકાસવા માટે થાય છે.
લિબેરો એસઓસીમાં સંશ્લેષણ (પ્રશ્ન પૂછો)
- રૂપરેખાંકન GUI માં પસંદ કરેલ રૂપરેખાંકન સાથે સંશ્લેષણ ચલાવવા માટે, ડિઝાઇન રુટને યોગ્ય રીતે સેટ કરો. ઇમ્પ્લીમેન્ટ ડિઝાઇન હેઠળ, ડિઝાઇન ફ્લો ટેબમાં, સિન્થેસાઇઝ પર જમણું-ક્લિક કરો અને રન પર ક્લિક કરો.
Libero SoC માં સ્થાન અને માર્ગ (પ્રશ્ન પૂછો)
- ડિઝાઇન રૂટને યોગ્ય રીતે સેટ કર્યા પછી અને સિન્થેસિસ ચલાવો. ડિઝાઇન ફ્લો ટેબમાં ઇમ્પ્લીમેન્ટ ડિઝાઇન હેઠળ, પ્લેસ અને રૂટ પર જમણું-ક્લિક કરો અને રન પર ક્લિક કરો.
સિસ્ટમ ઇન્ટિગ્રેશન (પ્રશ્ન પૂછો)
- આ વિભાગ CoreRxIODBitAlign ના એકીકરણને સરળ બનાવવા માટે સંકેત આપે છે.
- વપરાયેલ Rx/Tx IOG અસંખ્ય ઇનપુટ અને આઉટપુટ મોડ્સને સપોર્ટ કરે છે. આ ડેટા અને ઘડિયાળના દર અંતિમ સિલિકોન લાક્ષણિકતાના આધારે ધીમા અને કેટલાક કિસ્સાઓમાં ઝડપી હોઈ શકે છે.
- નીચેનું કોષ્ટક ડેટા અને ઘડિયાળના દરની યાદી આપે છે.
કોષ્ટક 4-1. ડેટા અને ઘડિયાળનો દર
| IOG મોડ | દિશા | ગિયર રેશિયો | મહત્તમ IO ડેટા રેટ અપેક્ષિત | IO ઘડિયાળ દર | કોર ઘડિયાળ દર | ડેટા પ્રકાર |
| DDRX4 | ઇનપુટ | 8:1 | 1600 Mbps | 800 MHz | 200 MHz | ડીડીઆર |
નીચેની આકૃતિ ભૂતપૂર્વ દર્શાવે છેampCoreRXIODBitAlign સબસિસ્ટમ એકીકરણનું le.
- પૂર્વવર્તી સબસિસ્ટમ સિમ્યુલેશન માટે CoreRxIODBitAlign સાથે લૂપબેક મોડમાં IOG_IOD ઘટક DDRX4 અને DDTX4 નો ઉપયોગ કરે છે. અહીં, જનરેટ થયેલ PRBS ડેટા IOG_IOD_DDRTX4_0 દ્વારા સીરીયલ IOG_IOD_DDRX4_PF_0 પર પ્રસારિત થાય છે.
- CoreRxIODBitAlign IOG_IOD_DDRX1_PF_0 ઘટક સાથે તાલીમ (BIT_ALIGN_START 4 પર સેટ, BIT_ALIGN_DONE 0 પર સેટ) કરે છે, અને અંતે, એકવાર તાલીમ પૂર્ણ થઈ જાય (BIT_ALIGN_START 0 પર સેટ કરવામાં આવે છે, BIT_ALIGN_DONEનો ઉપયોગ PRBS ચેક કરવા માટે ડેટાને 1 પર સેટ કરવામાં આવે છે).
ટેસ્ટબેન્ચ (પ્રશ્ન પૂછો)
- યુનિફાઇડ ટેસ્ટબેન્ચનો ઉપયોગ CoreRxIODBitAlign ને ચકાસવા અને ચકાસવા માટે થાય છે જેને યુઝર ટેસ્ટબેન્ચ કહેવાય છે.
વપરાશકર્તા ટેસ્ટબેન્ચ (પ્રશ્ન પૂછો)
- વપરાશકર્તા ટેસ્ટબેન્ચ CoreRxIODBitAlign ના પ્રકાશનો સાથે સમાવવામાં આવેલ છે જે CoreRxIODBitAlign ની કેટલીક વિશેષતાઓની ચકાસણી કરે છે. નીચેનો આંકડો CoreRxIODBitAlign વપરાશકર્તા ટેસ્ટબેન્ચ બતાવે છે.
- પહેલાની આકૃતિમાં બતાવ્યા પ્રમાણે, લૂપબેક મોડમાં ચકાસવા માટે વપરાશકર્તા ટેસ્ટબેન્ચમાં માઇક્રોચિપ ડાયરેક્ટકોર કોરઆરએક્સઆઈઓડીબીટએલાઈન DUT, PRBS_GEN, PRBS_CHK, CCC, IOG_IOD_TX અને IOG_IOD_RXનો સમાવેશ થાય છે.
- જ્યારે ઘડિયાળ સ્થિર હોય ત્યારે ક્લોક કન્ડીશનીંગ સર્કિટ (CCC) CORE_CLK અને IO_CLK ચલાવે છે.
- PRBS_GEN સમાંતર ડેટાને IOG_IOD_TX પર લઈ જાય છે અને પછી IOG_ID_RX સમાંતરમાં સીરીયલ ડેટા મેળવે છે.
- CoreRxIODBitAlign DUT IOD_CTRL સિગ્નલો સાથે તાલીમ કરે છે. એકવાર તાલીમ પૂર્ણ થઈ જાય, PRBS_CHK બ્લોક ડેટા અખંડિતતા માટે IOG_IOD_RX બ્લોકમાંથી ડેટા તપાસવા માટે સક્ષમ કરવામાં આવે છે.
મહત્વપૂર્ણ: વપરાશકર્તા ટેસ્ટબેન્ચ માત્ર નિશ્ચિત ગોઠવણીને જ સપોર્ટ કરે છે.
સમય આકૃતિઓ
- આ વિભાગ CoreRxIODBitAlign ના સમય રેખાકૃતિનું વર્ણન કરે છે.
CoreRxIODBitAlign ટ્રેનિંગ ટાઇમિંગ ડાયાગ્રામ (પ્રશ્ન પૂછો)
- નીચેનો સમય રેખાકૃતિ ભૂતપૂર્વ છેampનીચેના પરિમાણો સાથે તાલીમ ક્રમની le.
- CoreRxIODBitAlign ફેબ્રિક ઘડિયાળ અથવા SCLK, અથવા CCC અથવા PLL ઘટકમાંથી OUT2_FABCLK_* પર આધારિત કામ કરે છે, અને PF_IOD_GENERIC_RX IOD ઘટક બીટ સંરેખણ માટે OUT*_HS_IO_CLK_* અથવા બેંક ઘડિયાળ અથવા BCLK પર આધારિત કામ કરે છે. અહીં, PF_IOD_GENERIC_RX IOD ઘટક બીટ સંરેખણ માટે સીરીયલ ડેટા મેળવે છે. માજી માટેampલે, જો DDRx1000 ફેબ્રિક મોડ પર જરૂરી ડેટા રેટ 4 Mbps છે, તો OUT2_FABCLK_0 અથવા SCLK એ PLL અથવા CCC ઘટકમાંથી 125 MHz અને OUT0_HS_IO_CLK_0 અથવા BCLK થી PF_IOD_GENERIC_RX MHz500 હોવા જોઈએ.
- CoreRxIODBitAlign એકવાર PLL_LOCK સ્થિર થઈ જાય અને ઊંચો ચાલે ત્યારે તાલીમ શરૂ કરે છે. પછી BIT_ALGN_START ને ઊંચું અને BIT_ALGN_DONE ને નીચા તરીકે ચલાવીને તાલીમની શરૂઆત કરો અને પછી PF_IOD_GENERIC_RX ઘટકમાં ડિફોલ્ટ સેટિંગ્સ લોડ કરવા માટે BIT_ALGN_LOAD આઉટપુટ ચલાવો. BIT_ALGN_CLR_FLGS નો ઉપયોગ IOD_EARLY, IOD_LATE અને BIT_ALGN_OOR ફ્લેગ્સને સાફ કરવા માટે થાય છે.
- CoreRxIODBitAlign દરેક TAP માટે BIT_ALGN_MOVE પછી BIT_ALGN_CLR_FLGS સાથે આગળ વધે છે અને IOD_EARLY અને IOD_LATE ફ્લેગ્સ રેકોર્ડ કરે છે. એકવાર PF_IOD_GENERIC_RX ઘટક દ્વારા BIT_ALGN_OOR ને ઊંચું સેટ કરવામાં આવે તે પછી, CoreRxIODBitAlign રેકોર્ડ કરેલા પ્રારંભિક અને લેટ ફ્લેગોને સ્વીપ કરે છે અને ઘડિયાળ અને ડેટા બીટ ગોઠવણી માટે જરૂરી TAP વિલંબની ગણતરી કરવા માટે શ્રેષ્ઠ પ્રારંભિક અને લેટ ફ્લેગ્સ શોધે છે.
- CoreRxIODBitAlign ગણતરી કરેલ TAP વિલંબને લોડ કરે છે અને તાલીમની પૂર્ણતા દર્શાવવા માટે BIT_ALGN_START નીચા અને BIT_ALGN_DONE ઊંચા તરફ દોરી જાય છે.
- CoreRxIODBitAlign જો PF_IOD_GENERIC_RX ઘટકમાંથી ઘોંઘાટીયા IOD_EARLY અથવા IOD_LATE પ્રતિસાદનો દાવો શોધે તો ગતિશીલ રીતે પુનઃપ્રશિક્ષણ ચાલુ રાખે છે. અહીં, BIT_ALGN_DONE ને રીસેટ કરવામાં આવે છે અને નીચું ચલાવવામાં આવે છે અને BIT_ALGN_START ને CoreRxIODBitAlign દ્વારા ફરીથી ઉચ્ચ ચલાવવામાં આવે છે જેથી તાલીમના પુનઃપ્રારંભને સૂચવવામાં આવે. ટાઈમ-આઉટ કાઉન્ટર જ્યારે ટાઈમ-આઉટ સ્થિતિ પર પહોંચે છે, ત્યારે તાલીમના અંતે BIT_ALGN_ERR નો દાવો કરે છે.
- CoreRxIODBitAlign જ્યારે પણ જરૂરી હોય ત્યારે તાલીમને પુનઃપ્રારંભ કરવા માટે અંતિમ વપરાશકર્તા માટે પુનઃપ્રારંભ પદ્ધતિ પણ પ્રદાન કરે છે. BIT_ALGN_RSTRT ઇનપુટ સક્રિય-ઉચ્ચ પલ્સ છે, ભૂતપૂર્વ માટેample, આઠ ઘડિયાળો.
- અહીં BIT_ALGN_DONE ને રીસેટ કરવામાં આવે છે અને નીચું ચલાવવામાં આવે છે, અને BIT_ALGN_START ને CoreRxIODBitAlign દ્વારા ફરીથી ઉચ્ચ ચલાવવામાં આવે છે, તાલીમની નવી શરૂઆત સૂચવવા માટે.
- CoreRxIODBitAlign એ તાલીમને મધ્યમાં રાખવા માટે હોલ્ડિંગ મિકેનિઝમ પણ પ્રદાન કરે છે. અહીં HOLD_TRNG પરિમાણ 1 પર સેટ હોવું આવશ્યક છે, અને પછી CoreRxIODBitAlign એ BIT_ALGN_HOLD ઇનપુટનો ઉપયોગ કરે છે અને જ્યાં સુધી તેને તાલીમ રાખવા માટે CoreRxIODBitAlignની જરૂર ન પડે ત્યાં સુધી સક્રિય-ઉચ્ચ સ્તર પર ભાર મૂકવો આવશ્યક છે અને એકવાર ઇનપુટ BIT_ALGN_HOLD ઓછું થઈ જાય પછી તાલીમ ચાલુ રાખે છે.
વધારાના સંદર્ભો
- આ વિભાગ વધારાની માહિતીની સૂચિ પ્રદાન કરે છે.
- સૉફ્ટવેર, ઉપકરણો અને હાર્ડવેર વિશે અપડેટ્સ અને વધારાની માહિતી માટે, આ પર બૌદ્ધિક સંપત્તિ પૃષ્ઠોની મુલાકાત લો માઇક્રોચિપ FPGA બૌદ્ધિક સંપત્તિ કોરો.
જાણીતા મુદ્દાઓ અને ઉકેલો (પ્રશ્ન પૂછો)
- CoreRxIODBitAlign v2.3 માં કોઈ જાણીતી મર્યાદાઓ અથવા ઉકેલો નથી.
બંધ કરેલ સુવિધાઓ અને ઉપકરણો (પ્રશ્ન પૂછો)
- CoreRxIODBitAlign v2.3 માં કોઈ બંધ કરેલ સુવિધાઓ અને ઉપકરણો નથી.
ઉકેલાયેલ મુદ્દાઓ
- નીચેનું કોષ્ટક વિવિધ CoreRxIODbitAlign પ્રકાશનો માટે તમામ ઉકેલાયેલ સમસ્યાઓની યાદી આપે છે.
કોષ્ટક 7-1. ઉકેલાયેલ મુદ્દાઓ
| પ્રકાશન | વર્ણન |
| 2.3 | આ v2.3 પ્રકાશનમાં કોઈ ઉકેલાયેલ સમસ્યાઓ નથી |
| 2.2 | આ v2.2 પ્રકાશનમાં કોઈ ઉકેલાયેલ સમસ્યાઓ નથી |
| 1.0 | પ્રારંભિક પ્રકાશન |
ઉપકરણ ઉપયોગ અને પ્રદર્શન
CoreRxIODBitAlign મેક્રો નીચેના કોષ્ટકમાં સૂચિબદ્ધ કુટુંબોમાં લાગુ કરવામાં આવે છે.
કોષ્ટક 8-1. ઉપકરણ ઉપયોગ અને પ્રદર્શન
| ઉપકરણ વિગતો | FPGA સંસાધનો | પ્રદર્શન (MHz) | |||
| કુટુંબ | ઉપકરણ | ડીએફએફ | LUTs | તર્કશાસ્ત્ર તત્વો | સિલ્ક |
| PolarFire® | MPF300TS | 788 | 1004 | 1432 | 261 |
| પોલરફાયર એસઓસી | MPF250TS | 788 | 1004 | 1416 | 240 |
- મહત્વપૂર્ણ: ધ અગાઉના કોષ્ટકમાંનો ડેટા Libero® SoC v2023.2 નો ઉપયોગ કરીને પ્રાપ્ત થાય છે.
- અગાઉના કોષ્ટકમાંનો ડેટા લાક્ષણિક સંશ્લેષણ અને લેઆઉટ સેટિંગ્સનો ઉપયોગ કરીને પ્રાપ્ત થાય છે.
- નીચેના ઉચ્ચ-સ્તરના રૂપરેખાંકન GUI પરિમાણો તેમના મૂળભૂત મૂલ્યોમાંથી સંશોધિત કરવામાં આવ્યા છે.
- નીચેના મૂળભૂત મૂલ્યો છે:
- SKIP_TRNG = 1
- HOLD_TRNG = 1
- MIPI_TRNG = 1
- DEM_TAP_WAIT_CNT_WIDTH = 3
- પ્રદર્શન નંબરો હાંસલ કરવા માટે ઉપયોગમાં લેવાતી ઘડિયાળની મર્યાદાઓ નીચે મુજબ છે:
- એસસીએલકે = 200 MHz
- સ્પીડ ગ્રેડ = −1
- થ્રુપુટની ગણતરી નીચે પ્રમાણે કરવામાં આવે છે: (બિટ પહોળાઈ/ચક્રની સંખ્યા) × ઘડિયાળ દર (પ્રદર્શન).
પુનરાવર્તન ઇતિહાસ
પુનરાવર્તન ઇતિહાસ દસ્તાવેજમાં અમલમાં આવેલા ફેરફારોનું વર્ણન કરે છે. ફેરફારોને પુનરાવર્તન દ્વારા સૂચિબદ્ધ કરવામાં આવે છે, જે સૌથી વર્તમાન પ્રકાશનથી શરૂ થાય છે.
કોષ્ટક 9-1. પુનરાવર્તન ઇતિહાસ
| પુનરાવર્તન | તારીખ | વર્ણન |
| B | 02/2024 | દસ્તાવેજના પુનરાવર્તન B માં ફેરફારોની સૂચિ નીચે મુજબ છે:
• CoreRxIODBitAlign v2.3 માટે અપડેટ કરેલ પરિચય વિભાગમાં ફેરફાર લોગ માહિતી ઉમેરાઈ • અપડેટ કરેલ 8. ઉપકરણ ઉપયોગ અને પ્રદર્શન વિભાગ • ઉમેરાયેલ 7. ઉકેલાયેલ મુદ્દાઓ વિભાગ |
| A | 03/2022 | દસ્તાવેજના પુનરાવર્તન A માં ફેરફારોની સૂચિ નીચે મુજબ છે:
• દસ્તાવેજને માઇક્રોચિપ ટેમ્પલેટ પર સ્થાનાંતરિત કરવામાં આવ્યો હતો • દસ્તાવેજ નંબર 50200861 થી બદલીને DS50003255 કરવામાં આવ્યો હતો |
| 3 | — | દસ્તાવેજના પુનરાવર્તન 3 માં ફેરફારોની સૂચિ નીચે મુજબ છે:
• CoreRxIODBitAlign v2.2 માટે અપડેટ કરેલ. • ટોચ પર ડાબે અને જમણા ડેટા આઇ સિગ્નલ માટે વપરાશકર્તા માર્ગદર્શિકા અપડેટ કરી. વધારાની માહિતી માટે, આકૃતિ 2-1 અને 3.2 નો સંદર્ભ લો. બંદરો. |
| 2 | — | દસ્તાવેજના પુનરાવર્તન 2 માં ફેરફારોની સૂચિ નીચે મુજબ છે:
• CoreRxIODBitAlign v2.1 માટે અપડેટ કરેલ. • અપડેટ કરેલ: 2. કાર્યાત્મક વર્ણન અને 5. સમય રેખાકૃતિઓ. |
| 1 | — | પુનરાવર્તન 1.0 આ દસ્તાવેજનું પ્રથમ પ્રકાશન હતું. CoreRxIODBitAlign v2.0 માટે બનાવેલ. |
માઇક્રોચિપ FPGA સપોર્ટ
- માઈક્રોચિપ એફપીજીએ પ્રોડક્ટ્સ ગ્રૂપ તેના ઉત્પાદનોને ગ્રાહક સેવા, ગ્રાહક ટેકનિકલ સપોર્ટ સેન્ટર, સહિત વિવિધ સપોર્ટ સેવાઓ સાથે સમર્થન આપે છે. webસાઇટ અને વિશ્વવ્યાપી વેચાણ કચેરીઓ.
- ગ્રાહકોને સપોર્ટનો સંપર્ક કરતા પહેલા માઇક્રોચિપ ઓનલાઈન સંસાધનોની મુલાકાત લેવાનું સૂચન કરવામાં આવે છે કારણ કે તે ખૂબ જ સંભવ છે કે તેમના પ્રશ્નોના જવાબ પહેલેથી જ આપવામાં આવ્યા છે.
- દ્વારા ટેકનિકલ સપોર્ટ સેન્ટરનો સંપર્ક કરો webપર સાઇટ www.microchip.com/support. નો ઉલ્લેખ કરો
- FPGA ઉપકરણ ભાગ નંબર, યોગ્ય કેસ શ્રેણી પસંદ કરો અને ડિઝાઇન અપલોડ કરો fileટેક્નિકલ સપોર્ટ કેસ બનાવતી વખતે.
- બિન-તકનીકી ઉત્પાદન સપોર્ટ માટે ગ્રાહક સેવાનો સંપર્ક કરો, જેમ કે ઉત્પાદન કિંમત, ઉત્પાદન અપગ્રેડ, અપડેટ માહિતી, ઓર્ડર સ્થિતિ અને અધિકૃતતા.
- ઉત્તર અમેરિકાથી, 8002621060 પર કૉલ કરો
- બાકીના વિશ્વમાંથી, 6503184460 પર કૉલ કરો
- ફેક્સ, વિશ્વમાં ગમે ત્યાંથી, 6503188044
માઇક્રોચિપ માહિતી
માઈક્રોચિપ Webસાઇટ
- માઇક્રોચિપ અમારા દ્વારા ઑનલાઇન સપોર્ટ પ્રદાન કરે છે webપર સાઇટ www.microchip.com/. આ webબનાવવા માટે સાઇટનો ઉપયોગ થાય છે files અને ગ્રાહકો માટે સરળતાથી ઉપલબ્ધ માહિતી. ઉપલબ્ધ કેટલીક સામગ્રીમાં શામેલ છે:
- ઉત્પાદન આધાર - ડેટાશીટ્સ અને ત્રુટિસૂચી, એપ્લિકેશન નોંધો અને એસample પ્રોગ્રામ્સ, ડિઝાઇન સંસાધનો, વપરાશકર્તાની માર્ગદર્શિકાઓ અને હાર્ડવેર સપોર્ટ દસ્તાવેજો, નવીનતમ સોફ્ટવેર રિલીઝ અને આર્કાઇવ કરેલ સોફ્ટવેર
- સામાન્ય ટેકનિકલ સપોર્ટ - વારંવાર પૂછાતા પ્રશ્નો (FAQ), ટેકનિકલ સપોર્ટ વિનંતીઓ, ઑનલાઇન ચર્ચા જૂથો, માઇક્રોચિપ ડિઝાઇન પાર્ટનર પ્રોગ્રામ મેમ્બર લિસ્ટિંગ
- માઇક્રોચિપનો વ્યવસાય - ઉત્પાદન પસંદગીકાર અને ઓર્ડરિંગ માર્ગદર્શિકાઓ, નવીનતમ માઇક્રોચિપ પ્રેસ રિલીઝ, સેમિનાર અને ઇવેન્ટ્સની સૂચિ, માઇક્રોચિપ વેચાણ કચેરીઓની સૂચિ, વિતરકો અને ફેક્ટરી પ્રતિનિધિઓ
ઉત્પાદન ફેરફાર સૂચના સેવા
- માઇક્રોચિપની પ્રોડક્ટ ચેન્જ નોટિફિકેશન સર્વિસ ગ્રાહકોને માઇક્રોચિપ પ્રોડક્ટ્સ પર વર્તમાન રાખવામાં મદદ કરે છે.
- સબ્સ્ક્રાઇબર્સને ઈમેલ સૂચનાઓ પ્રાપ્ત થશે જ્યારે પણ કોઈ ચોક્કસ ઉત્પાદન કુટુંબ અથવા રુચિના વિકાસ સાધનથી સંબંધિત ફેરફારો, અપડેટ્સ, પુનરાવર્તનો અથવા ત્રુટિસૂચી હશે.
- નોંધણી કરવા માટે, પર જાઓ www.microchip.com/pcn અને નોંધણી સૂચનાઓનું પાલન કરો.
ગ્રાહક આધાર
- માઇક્રોચિપ ઉત્પાદનોના વપરાશકર્તાઓ ઘણી ચેનલો દ્વારા સહાય મેળવી શકે છે:
- વિતરક અથવા પ્રતિનિધિ
- સ્થાનિક વેચાણ કચેરી
- એમ્બેડેડ સોલ્યુશન્સ એન્જિનિયર (ESE)
- ટેકનિકલ સપોર્ટ
- આધાર માટે ગ્રાહકોએ તેમના વિતરક, પ્રતિનિધિ અથવા ESE નો સંપર્ક કરવો જોઈએ. ગ્રાહકોને મદદ કરવા માટે સ્થાનિક વેચાણ કચેરીઓ પણ ઉપલબ્ધ છે. વેચાણ કચેરીઓ અને સ્થાનોની સૂચિ આ દસ્તાવેજમાં શામેલ છે.
- દ્વારા ટેકનિકલ સપોર્ટ ઉપલબ્ધ છે webસાઇટ પર: www.microchip.com/support
માઇક્રોચિપ ડિવાઇસીસ કોડ પ્રોટેક્શન ફીચર
- નોંધ માઇક્રોચિપ ઉત્પાદનો પર કોડ સુરક્ષા સુવિધાની નીચેની વિગતો.
- માઇક્રોચિપ ઉત્પાદનો તેમની ચોક્કસ માઇક્રોચિપ ડેટા શીટમાં સમાવિષ્ટ સ્પષ્ટીકરણોને પૂર્ણ કરે છે.
- માઇક્રોચિપ માને છે કે તેના ઉત્પાદનોનો પરિવાર જ્યારે હેતુપૂર્વક, ઓપરેટિંગ વિશિષ્ટતાઓમાં અને સામાન્ય પરિસ્થિતિઓમાં ઉપયોગમાં લેવાય ત્યારે સુરક્ષિત છે.
- માઇક્રોચિપ મૂલ્યો અને આક્રમક રીતે તેના બૌદ્ધિક સંપદા અધિકારોનું રક્ષણ કરે છે. માઇક્રોચિપ ઉત્પાદનોની કોડ સુરક્ષા સુવિધાઓનો ભંગ કરવાના પ્રયાસો સખત પ્રતિબંધિત છે અને તે ડિજિટલ મિલેનિયમ કોપીરાઇટ એક્ટનું ઉલ્લંઘન કરી શકે છે.
- ન તો માઇક્રોચિપ કે અન્ય કોઇ સેમિકન્ડક્ટર ઉત્પાદક તેના કોડની સુરક્ષાની ખાતરી આપી શકે છે. કોડ સુરક્ષાનો અર્થ એ નથી કે અમે ઉત્પાદન "અનબ્રેકેબલ" હોવાની બાંયધરી આપીએ છીએ.
- કોડ સુરક્ષા સતત વિકસિત થઈ રહી છે. માઇક્રોચિપ અમારા ઉત્પાદનોની કોડ સુરક્ષા સુવિધાઓને સતત સુધારવા માટે પ્રતિબદ્ધ છે.
કાનૂની સૂચના
- આ પ્રકાશન અને અહીંની માહિતીનો ઉપયોગ ફક્ત માઇક્રોચિપ ઉત્પાદનો સાથે જ થઈ શકે છે, જેમાં તમારી એપ્લિકેશન સાથે માઇક્રોચિપ ઉત્પાદનોની ડિઝાઇન, પરીક્ષણ અને સંકલન શામેલ છે. અન્ય કોઈપણ રીતે આ માહિતીનો ઉપયોગ આ શરતોનું ઉલ્લંઘન કરે છે. ઉપકરણ એપ્લિકેશનો સંબંધિત માહિતી ફક્ત તમારી સુવિધા માટે પ્રદાન કરવામાં આવી છે અને અપડેટ્સ દ્વારા તેને સ્થાનાંતરિત કરવામાં આવી શકે છે. તમારી અરજી તમારા સ્પષ્ટીકરણોને પૂર્ણ કરે છે તેની ખાતરી કરવાની જવાબદારી તમારી છે. વધારાના સપોર્ટ માટે તમારી સ્થાનિક માઇક્રોચિપ સેલ્સ ઑફિસનો સંપર્ક કરો અથવા, અહીંથી વધારાનો સપોર્ટ મેળવો www.microchip.com/en-us/support/design-help/client-support-services.
- આ માહિતી માઈક્રોચિપ "જેમ છે તેમ" દ્વારા પ્રદાન કરવામાં આવે છે. માઈક્રોચિપ કોઈપણ પ્રકારની રજૂઆતો અથવા વોરંટી આપતું નથી, ભલે તે સ્પષ્ટ અથવા ગર્ભિત, લેખિત અથવા મૌખિક, વૈધાનિક અથવા અન્યથા, માહિતી સાથે સંબંધિત હોય, પરંતુ મર્યાદિત નથી બિન-ઉલ્લંધન, વેપારીક્ષમતા અને વિશિષ્ટ હેતુ માટે યોગ્યતા, અથવા તેની સ્થિતિ, ગુણવત્તા અથવા પ્રદર્શનને લગતી વોરંટી.
- કોઈપણ સંજોગોમાં માઈક્રોચિપ કોઈપણ અપ્રત્યક્ષ, વિશેષ, શિક્ષાત્મક, આકસ્મિક અથવા પરિણામસ્વરૂપ નુકસાન, નુકસાન, ખર્ચ અથવા કોઈપણ પ્રકારના ખર્ચ માટે જવાબદાર રહેશે નહીં રોચિપને આ અંગે સલાહ આપવામાં આવી છે સંભાવના અથવા નુકસાન અગમચેતી છે. કાયદા દ્વારા મંજૂર થયેલ સંપૂર્ણ હદ સુધી, માહિતી અથવા તેના ઉપયોગથી સંબંધિત કોઈપણ રીતે તમામ દાવાઓ પર માઈક્રોચિપની સંપૂર્ણ જવાબદારી, જો કોઈ હોય તો, જો તમને તે ચૂકવવામાં આવે તો તે ફીની સંખ્યાને ઓળંગશે નહીં MATION.
- લાઇફ સપોર્ટ અને/અથવા સલામતી એપ્લિકેશન્સમાં માઇક્રોચિપ ઉપકરણોનો ઉપયોગ સંપૂર્ણપણે ખરીદનારના જોખમ પર છે, અને ખરીદનાર આવા ઉપયોગના પરિણામે થતા કોઈપણ નુકસાન, દાવાઓ, દાવો અથવા ખર્ચોમાંથી હાનિકારક માઇક્રોચિપનો બચાવ કરવા, ક્ષતિપૂર્તિ કરવા અને રાખવા સંમત થાય છે. કોઈપણ માઇક્રોચિપ બૌદ્ધિક સંપદા અધિકારો હેઠળ, જ્યાં સુધી અન્યથા જણાવ્યું ન હોય ત્યાં સુધી કોઈ લાઇસન્સ, ગર્ભિત અથવા અન્યથા આપવામાં આવતાં નથી.
ટ્રેડમાર્ક્સ
- માઈક્રોચિપનું નામ અને લોગો, માઈક્રોચિપ લોગો, એડેપ્ટેક, એવીઆર, એવીઆર લોગો, એવીઆર ફ્રીક્સ, બેસ્ટાઈમ, બીટક્લાઉડ, ક્રિપ્ટોમેમરી, ક્રિપ્ટોઆરએફ, ડીએસપીઆઈસી, ફ્લેક્સપીડબલ્યુઆર, હેલ્ડો, ઈગ્લૂ, જ્યુકબ્લોક્સ, કીલોક, લિન્કલએક્સ, મેકિલેક્સ, કેલેક્સ MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST લોગો, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 લોગો, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST, SFST, Logo, સુપરકોમ , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, અને XMEGA એ યુએસએ અને અન્ય દેશોમાં સમાવિષ્ટ માઇક્રોચિપ ટેકનોલોજીના નોંધાયેલા ટ્રેડમાર્ક છે.
- AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motor bench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus લોગો, Quiet-World, Smart-World , TimeCesium, TimeHub, TimePictra, TimeProvider અને ZL એ યુએસએમાં સમાવિષ્ટ માઇક્રોચિપ ટેક્નોલોજીના નોંધાયેલા ટ્રેડમાર્ક છે.
- સંલગ્ન કી સપ્રેશન, AKS, એનાલોગ-ફોર-ધી-ડિજિટલ એજ, કોઈપણ કેપેસિટર, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCDP,Cyptocond,CryptoC. ડાયનેમિક એવરેજ મેચિંગ , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, ઇન-સર્કિટ સીરીયલ પ્રોગ્રામિંગ, ICSP, INICnet, ઇન્ટેલિજન્ટ પેરેલીંગ, IntelliMOS, ઇન્ટર-ચીપ કનેક્ટિવિટી, JitterBlocker, Knob-Cnob-Click, Knob-Cont મહત્તમView, membrane, Mindi, MiWi, MPASM, MPF, MPLAB પ્રમાણિત લોગો, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, સર્વજ્ઞ કોડ જનરેશન, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerScont , QMatrix, REAL ICE, રિપલ બ્લોકર, RTAX, RTG4, SAM-ICE, સીરીયલ ક્વાડ I/O,
- સરળ નકશો, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, Synchrophy, Total Endurance, Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY Viewસ્પાન, વાઇપરલોક,
- XpressConnect અને ZENA એ યુએસએ અને અન્ય દેશોમાં સમાવિષ્ટ માઇક્રોચિપ ટેકનોલોજીના ટ્રેડમાર્ક છે.
- SQTP એ યુએસએમાં સમાવિષ્ટ માઇક્રોચિપ ટેક્નોલોજીનું સર્વિસ માર્ક છે
- Adaptec લોગો, ફ્રીક્વન્સી ઓન ડિમાન્ડ, સિલિકોન સ્ટોરેજ ટેક્નોલોજી અને સિમકોમ અન્ય દેશોમાં માઇક્રોચિપ ટેક્નોલોજી ઇન્ક.ના નોંધાયેલા ટ્રેડમાર્ક છે.
- GestIC એ Microchip Technology Germany II GmbH & Co. KG નો રજિસ્ટર્ડ ટ્રેડમાર્ક છે, જે અન્ય દેશોમાં Microchip Technology Inc.ની પેટાકંપની છે.
- અહીં ઉલ્લેખિત અન્ય તમામ ટ્રેડમાર્ક્સ તેમની સંબંધિત કંપનીઓની મિલકત છે.
- © 2024, માઇક્રોચિપ ટેકનોલોજી ઇન્કોર્પોરેટેડ અને તેની પેટાકંપનીઓ. બધા હકો અમારી પાસે રાખેલા છે.
- ISBN: 9781668339879
ગુણવત્તા વ્યવસ્થાપન સિસ્ટમ
- માઇક્રોચિપની ગુણવત્તા વ્યવસ્થાપન સિસ્ટમ્સ સંબંધિત માહિતી માટે, કૃપા કરીને મુલાકાત લો www.microchip.com/quality.
વિશ્વવ્યાપી વેચાણ અને સેવા
| અમેરિકા | એશિયા/પેસિફિક | એશિયા/પેસિફિક | યુરોપ |
| કોર્પોરેટ ઓફિસ
2355 વેસ્ટ ચાન્ડલર Blvd. ચાંડલર, AZ 85224-6199 ટેલ: 480-792-7200 ફેક્સ: 480-792-7277 ટેકનિકલ સપોર્ટ: www.microchip.com/support Web સરનામું: www.microchip.com એટલાન્ટા ડુલુથ, જીએ ટેલ: 678-957-9614 ફેક્સ: 678-957-1455 ઓસ્ટિન, TX ટેલ: 512-257-3370 બોસ્ટન વેસ્ટબોરો, એમએ ટેલિફોન: 774-760-0087 ફેક્સ: 774-760-0088 શિકાગો ઇટાસ્કા, IL ટેલ: 630-285-0071 ફેક્સ: 630-285-0075 ડલ્લાસ એડિસન, TX ટેલ: 972-818-7423 ફેક્સ: 972-818-2924 ડેટ્રોઇટ નોવી, MI ટેલ: 248-848-4000 હ્યુસ્ટન, TX ટેલ: 281-894-5983 ઇન્ડિયાનાપોલિસ Noblesville, IN Tel: 317-773-8323 ફેક્સ: 317-773-5453 ટેલ: 317-536-2380 લોસ એન્જલસ મિશન વિએજો, CA ટેલ: 949-462-9523 ફેક્સ: 949-462-9608 ટેલ: 951-273-7800 રેલે, NC ટેલ: 919-844-7510 નવી યોર્ક, NY ટેલ: 631-435-6000 સાન જોસ, CA ટેલ: 408-735-9110 ટેલ: 408-436-4270 કેનેડા – ટોરોન્ટો ટેલ: 905-695-1980 ફેક્સ: 905-695-2078 |
ઓસ્ટ્રેલિયા – સિડની
ટેલિફોન: 61-2-9868-6733 ચીન - બેઇજિંગ ટેલિફોન: 86-10-8569-7000 ચીન - ચેંગડુ ટેલિફોન: 86-28-8665-5511 ચીન - ચોંગકિંગ ટેલિફોન: 86-23-8980-9588 ચીન - ડોંગગુઆન ટેલિફોન: 86-769-8702-9880 ચીન - ગુઆંગઝુ ટેલિફોન: 86-20-8755-8029 ચીન - હાંગઝોઉ ટેલિફોન: 86-571-8792-8115 ચીન – હોંગ કોંગ SAR ટેલિફોન: 852-2943-5100 ચીન - નાનજિંગ ટેલિફોન: 86-25-8473-2460 ચીન - કિંગદાઓ ટેલિફોન: 86-532-8502-7355 ચીન - શાંઘાઈ ટેલિફોન: 86-21-3326-8000 ચીન - શેનયાંગ ટેલિફોન: 86-24-2334-2829 ચીન - શેનઝેન ટેલિફોન: 86-755-8864-2200 ચીન - સુઝોઉ ટેલિફોન: 86-186-6233-1526 ચીન - વુહાન ટેલિફોન: 86-27-5980-5300 ચીન - ઝિયાન ટેલિફોન: 86-29-8833-7252 ચીન - ઝિયામેન ટેલિફોન: 86-592-2388138 ચીન - ઝુહાઈ ટેલિફોન: 86-756-3210040 |
ભારત – બેંગ્લોર
ટેલિફોન: 91-80-3090-4444 ભારત - નવી દિલ્હી ટેલિફોન: 91-11-4160-8631 ભારત – પુણે ટેલિફોન: 91-20-4121-0141 જાપાન – ઓસાકા ટેલિફોન: 81-6-6152-7160 જાપાન – ટોક્યો ટેલિફોન: 81-3-6880- 3770 કોરિયા - ડેગુ ટેલિફોન: 82-53-744-4301 કોરિયા - સિઓલ ટેલિફોન: 82-2-554-7200 મલેશિયા - કુઆલા લમ્પુર ટેલિફોન: 60-3-7651-7906 મલેશિયા - પેનાંગ ટેલિફોન: 60-4-227-8870 ફિલિપાઇન્સ – મનિલા ટેલિફોન: 63-2-634-9065 સિંગાપોર ટેલિફોન: 65-6334-8870 તાઇવાન - સિન ચુ ટેલિફોન: 886-3-577-8366 તાઇવાન - કાઓહસુંગ ટેલિફોન: 886-7-213-7830 તાઇવાન - તાઇપેઇ ટેલિફોન: 886-2-2508-8600 થાઈલેન્ડ - બેંગકોક ટેલિફોન: 66-2-694-1351 વિયેતનામ - હો ચી મિન્હ ટેલિફોન: 84-28-5448-2100 |
ઑસ્ટ્રિયા – વેલ્સ
ટેલિફોન: 43-7242-2244-39 ફેક્સ: 43-7242-2244-393 ડેનમાર્ક – કોપનહેગન ટેલિફોન: 45-4485-5910 ફેક્સ: 45-4485-2829 ફિનલેન્ડ – એસ્પૂ ટેલિફોન: 358-9-4520-820 ફ્રાન્સ - પેરિસ Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 જર્મની – ગાર્ચિંગ ટેલિફોન: 49-8931-9700 જર્મની – હાન ટેલિફોન: 49-2129-3766400 જર્મની – હેઇલબ્રોન ટેલિફોન: 49-7131-72400 જર્મની – કાર્લસ્રુહે ટેલિફોન: 49-721-625370 જર્મની – મ્યુનિ Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 જર્મની – રોઝેનહેમ ટેલિફોન: 49-8031-354-560 ઇઝરાયેલ – રા'નાના ટેલિફોન: 972-9-744-7705 ઇટાલી - મિલાન ટેલિફોન: 39-0331-742611 ફેક્સ: 39-0331-466781 ઇટાલી - પાડોવા ટેલિફોન: 39-049-7625286 નેધરલેન્ડ - ડ્રુનેન ટેલિફોન: 31-416-690399 ફેક્સ: 31-416-690340 નોર્વે – ટ્રોન્ડહેમ ટેલિફોન: 47-72884388 પોલેન્ડ - વોર્સો ટેલિફોન: 48-22-3325737 રોમાનિયા – બુકારેસ્ટ Tel: 40-21-407-87-50 સ્પેન - મેડ્રિડ Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 સ્વીડન - ગોથેનબર્ગ Tel: 46-31-704-60-40 સ્વીડન - સ્ટોકહોમ ટેલિફોન: 46-8-5090-4654 યુકે - વોકિંગહામ ટેલિફોન: 44-118-921-5800 ફેક્સ: 44-118-921-5820 |
દસ્તાવેજો / સંસાધનો
 |
MICROCHIP v2.3 Gen 2 ઉપકરણ નિયંત્રક [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા v2.3, v2.2, v2.3 Gen 2 ઉપકરણ નિયંત્રક, v2.3, Gen 2 ઉપકરણ નિયંત્રક, ઉપકરણ નિયંત્રક, નિયંત્રક |
