MICROCHIP v2.3 Gen 2 kontroler uređaja
Uvod
Ovaj CoreRxIODBitAlign generički IP za obuku koristi se u bloku IO zupčanika u putu Rx za poravnanje bita neovisno o podacima ili protokolu koji se koristi. CoreRxIODBitAlign vam omogućava da podesite kašnjenje u putanji podataka u odnosu na putanju sata.
CoreRxIODBitAlign Sažetak
| Core Verzija | Ovaj dokument se odnosi na CoreRxIODBitAlign v2.3 |
| Podržani uređaj | CoreRxIODBitAlign podržava sljedeće porodice: |
| Porodice | • PolarFire® SoC |
| • PolarFire | |
| Napomena: Za dodatne informacije posjetite stranica proizvoda | |
| Podržani tok alata | Zahtijeva Libero® SoC v12.0 ili novija izdanja |
| Podržani interfejsi | — |
| Licenciranje | CoreRxIODBitAlign ne zahtijeva licencu |
| Uputstva za instalaciju | CoreRxIODBitAlign mora biti instaliran u IP Katalog Libero SoC softvera automatski, putem funkcije ažuriranja IP Kataloga u Libero SoC softveru, ili se ručno preuzima iz kataloga. Jednom kada se IP jezgro instalira u Libero SoC softverski IP katalog, konfiguriše se, generiše i instancira unutar SmartDesign-a za uključivanje u Libero projekat. |
| Korištenje uređaja i
Performanse |
Sažetak informacija o korištenju i performansama za CoreRxIODBitAlign naveden je u 8. Upotreba uređaja i Performacija |
CoreRxIODBitAlign Informacije dnevnika promjena
Ovaj odjeljak pruža sveobuhvatan pregledview novougrađenih funkcija, počevši od najnovijeg izdanja. Za više informacija o riješenim problemima, pogledajte odjeljak 7. Rešeni problemi.
| CoreRxIODBitAlign v2.3 | Šta je Novo • Ažurirano za mehanizam obuke baziran na MIPI |
| CoreRxIODBitAlign v2.2 | Šta je novo • Dodano lijevo i desno EYE Tap odlaže informacije u gornjem modulu |
Karakteristike
CoreRxIODBitAlign ima sljedeće karakteristike:
- Podržava poravnavanje bitova s različitim širinama očiju 1–7
- Podržava različite Fabric Double Data Rate (DDR) modove 2/4/3p5/5
- Podržava mehanizam za preskakanje i ponovno pokretanje/držanje
- Podržava obuku mobilnog industrijskog procesorskog interfejsa (MIPI) kroz LP signalizaciju Start of Frame
- Podržava 256 Tap Delays for Bit Alignment
Funkcionalni opis
CoreRxIODBitAlign sa Rx IOD interfejsom
Sljedeća slika prikazuje blok dijagram visoke razine za CoreRxIODBitAlign.
- Opis se odnosi na CoreRxIODBitAlign koji podržava PolarFire® i PolarFire SoC uređaje.
- CoreRxIODBitAlign obavlja obuku i takođe je odgovoran za povezivanje IO Digital (IOD) uređaja i IO Gearing (IOG) za podršku kao dinamički izvor sa podešavanjem kašnjenja za ispravno snimanje podataka.
- Kompletan tok mehanizma obuke je objašnjen u odeljku 5. Vremenski dijagrami.
- CoreRxIODBitAlign dinamički podržava dodavanje ili uklanjanje kašnjenja sa putanje podataka u odnosu na putanju sata. Ovdje RX_DDRX_DYN Interface pruža kontrole za CoreRxIODBitAlign za izvođenje treninga margine od sata do podataka dodavanjem kašnjenja dodira u smjeru naviše. CoreRxIODBitAlign, zauzvrat za kasnije review (za svaki inkrement kašnjenja tapka), pohranjuje zastavice statusa povratne informacije iz RX_DDRX_DYN interfejsa.
- CoreRxIODBitAlign nastavlja obuku za svaki korak tapkanja sve dok RX_DDRX_DYN interfejs ne dostigne stanje van opsega.
- Konačno, CoreRxIODBitAlign briše kompletne oznake statusa povratnih informacija. Ovaj korak optimizuje i izračunava poravnanje bitova podataka tako da budu 90 stepeni u centru od ivica sata.
- Konačna izračunata kašnjenja tapka se učitavaju u RX_DDRX_DYN interfejs kako bi se završila obuka poravnanja bitova.
- Funkcije koje podržava ovaj CoreRxIODBitAlign su detaljno navedene kako slijedi.
Dinamički mehanizam preobuke
- CoreRxIODBitAlign kontinuirano prati zastavice statusa povratne informacije (IOD_EARLY/IOD_LATE) i provjerava da li se zastavice mijenjaju.
- IP prvo prilagođava prethodno izračunate slavine za +/- 4 slavine u smjeru gore ili dolje. Čak i tada, ako se zastavice mijenjaju, IP ponovo pokreće obuku.
Mehanizam držanja (Postavite pitanje)
- Ova funkcija se koristi kada trening treba da bude u stanju čekanja. BIT_ALGN_HOLD je ulaz baziran na aktivnom visokom nivou i mora se potvrditi da se zadrži i poništiti da bi se nastavila obuka.
- Parametar HOLD_TRNG mora biti postavljen na 1 u konfiguratoru da omogući ovu funkciju. Ovaj parametar je po defaultu postavljen na 0.
Mehanizam ponovnog pokretanja (Postavite pitanje)
- Ova funkcija se koristi za ponovno pokretanje treninga. Za ponovno pokretanje treninga, ulaz BIT_ALGN_RSTRT mora biti potvrđen za jedan impuls takta Serial Clock (SCLK).
- Ovo pokreće soft reset IP-a, čime se BIT_ALGN_DONE resetuje na 0 i BIT_ALGN_START na 1.
Mehanizam preskakanja (Postavite pitanje)
- Ova funkcija se koristi kada obuka nije potrebna, a kompletna obuka se može zaobići. BIT_ALGN_SKIP je ulaz baziran na aktivnom visokom nivou i mora se potvrditi da bi se preskočila kompletna obuka.
- Parametar SKIP_TRNG mora biti postavljen na 1 u konfiguratoru da omogući ovu funkciju. Ovaj parametar je po defaultu postavljen na 0.
Mehanizam obuke zasnovan na MIPI (Postavite pitanje)
- Parametar MIPI_TRNG mora biti postavljen na 1 u konfiguratoru da omogući ovu funkciju. Ako je postavljeno, tada se ulazni port LP_IN dodaje u CoreRxIODBitAlign.
- IP detektuje padajuću ivicu ulaznog porta LP_IN, što ukazuje na važeći početak okvira za početak obuke.
Parametri CoreRxIODBitAlign i signali interfejsa
Konfiguracijski GUI parametri (Postavite pitanje)
Ne postoje konfiguracijski parametri za ovo jezgro izdanje.
luke (Postavite pitanje)
Sljedeća tabela navodi ulazne i izlazne signale koji se koriste u dizajnu CoreRxIODBitAlign.
Tabela 3-1. Ulazni i izlazni signali
| Signal | Smjer | Širina porta (bitovi) | Opis |
| Satovi i Reset | |||
| SILK | Input | 1 | Sat od tkanine |
| PLL_LOCK | Input | 1 | PLL Lock |
| RESET | Input | 1 | Asinhroni reset Active-Low |
| Sabirnica podataka i kontrola | |||
| IOD_EARLY | Input | 1 | Podatak oka monitor rane zastavice |
| IOD_LATE | Input | 1 | Podaci oka monitor kasne zastave |
| IOD_ OOR | Input | 1 | Zastavica van dometa data oka monitora za liniju kašnjenja |
| BIT_ALGN_EYE_IN | Input | 3 | Korisnik postavlja širinu monitora oka podataka |
| BIT_ALGN_RSTRT | Input | 1 | Bit Align Restart Training (Ponovno pokretanje treninga na bazi impulsa) 1— Ponovo pokreni trening 0— Nema ponovnog pokretanja treninga |
| BIT_ALGN_CLR_FLGS | Izlaz | 1 | Obrišite zastavice za rano ili kasno |
| BIT_ALGN_LOAD | Izlaz | 1 | Učitaj zadano |
| BIT_ALGN_DIR | Izlaz | 1 | Smjer kašnjenja gore ili dolje 1— Gore (povećaj 1 dodir) 0— Dolje (smanji 1 dodir) |
| BIT_ALGN_MOVE | Izlaz | 1 | Povećajte kašnjenje impulsa kretanja |
| BIT_ALIGN_SKIP | Input | 1 | Preskakanje treninga Bit Align (tvrdnja zasnovana na nivou)
1— Preskoči trening i važi samo kada je parametar SKIP_TRNG postavljen na 1 0— Obuka se mora odvijati normalno |
| BIT_ALIGN_HOLD | Input | 1 | Bit Align zadržavanje treninga (tvrdnja zasnovana na nivou)
1— Zadržite trening i važi samo kada je parametar HOLD_TRNG postavljen na 1 0— Obuka se mora odvijati normalno |
| BIT_ALIGN_ERR | Izlaz | 1 | Greška u treningu bitnog poravnanja (tvrdnja zasnovana na nivou) 1— Greška 0— Nema greške |
| BIT_ALGN_START | Izlaz | 1 | Početak treninga Bit Align (tvrdnja zasnovana na nivou) 1— Započeto 0— Nije započeto |
| BIT_ALGN_DONE | Izlaz | 1 | Obuka Bit Align završena (tvrdnja zasnovana na nivou) 1— Završeno 0— Nije završeno |
| Signal | Smjer | Širina porta (bitovi) | Opis |
| LP_IN | Input | 1 | Obuka okvira zasnovana na MIPI (tvrdnja zasnovana na nivou)
1— Active-Low signal mora potvrditi nisko da bi označio početak kadra i mora se poništiti samo na kraju kadra. 0— Obuka se mora odvijati normalno i ovaj signal mora biti interno nizak. |
| DEM_BIT_ALGN_TAPDLY | Izlaz | 8 | Izračunata kašnjenja TAP-a i važeća nakon što je BIT_ALGN_DONE postavljen visoko od strane IP-a. |
| RX_BIT_ALIGN_LEFT_WIN | Izlaz | 8 | Vrijednost monitora lijevog oka
Napomena: Vrijednosti su važeće samo kada je izlaz BIT_ALGN_DONE postavljen na 1, a izlaz BIT_ALGN_START na 0. Ako je parametar SKIP_TRNG postavljen, onda vraća 0. |
| RX_BIT_ALIGN_RGHT_WIN | Izlaz | 8 | Vrijednost monitora desnog oka podataka
Napomena: Vrijednosti su važeće samo kada je izlaz BIT_ALGN_DONE postavljen na 1, a izlaz BIT_ALGN_START na 0. Ako je parametar SKIP_TRNG postavljen, onda vraća 0. |
Implementacija CoreRxIODBitAlign u Libero Design Suite
SmartDesign (Postavite pitanje)
- CoreRxIODBitAlign je unaprijed instaliran u okruženju dizajna SmartDesign IP implementacije. Sljedeća slika prikazuje nprample instanciranog CoreRxIODBitAlign.
- Jezgro se konfiguriše pomoću konfiguracionog prozora u SmartDesign-u, kao što je prikazano na slici 4-2.
- Za više informacija o korištenju SmartDesign-a za instanciranje i generiranje jezgri, pogledajte SmartDesign korisnički vodič.
Konfiguriranje CoreRxIODBitAlign u SmartDesign (Postavite pitanje)
- Jezgro se konfigurira korištenjem konfiguracijskog GUI-a unutar SmartDesign-a kao što je prikazano na sljedećoj slici.
Simulacijski tokovi (Postavite pitanje)
- Korisnički testbench za CoreRxIODBitAlign je uključen u sva izdanja.
- Da biste pokrenuli simulacije, izvršite sljedeći korak: odaberite tok User Testbench u SmartDesign-u, a zatim kliknite Spremi i generiraj u oknu Generiraj.
- User testbench se bira kroz GUI za konfiguraciju jezgre testbench-a. Kada SmartDesign generiše Libero® SoC projekat, on instalira korisnički testbench files.
- Da biste pokrenuli korisnički testbench, postavite korijen dizajna na instanciju CoreRxIODBitAlign u oknu hijerarhije dizajna Libero SoC-a, a zatim kliknite na Simulation u prozoru Libero SoC Design Flow.
- Ovo poziva ModelSim® i automatski pokreće simulaciju.
- Sljedeća slika prikazuje example simulacionog podsistema. Koristi IOG_IOD komponentu DDRX4 i DDTX4 u loopback modu sa CoreRxIODBitAlign za simulaciju.
- Ovdje se generirani PRBS podaci prenose od DDTX4 serijski u DDRX4 i konačno, PRBS checker se koristi za provjeru integriteta podataka nakon završetka obuke.
Sinteza u Libero SoC-u (Postavite pitanje)
- Za pokretanje sinteze s konfiguracijom odabranom u konfiguracijskom GUI-u, postavite korijen dizajna na odgovarajući način. U okviru Implement Design, na kartici Tok dizajna, kliknite desnim tasterom miša na Synthesize i kliknite na Run.
Mjesto i ruta u Libero SoC (Postavite pitanje)
- Nakon što postavite korijen dizajna na odgovarajući način i pokrenite Synthesis. U okviru Implement Design na kartici Tok dizajna, kliknite desnim tasterom miša na Place and Route, a zatim kliknite na Run.
sistemska integracija (Postavite pitanje)
- Ovaj odeljak nagoveštava olakšavanje integracije CoreRxIODBitAlign-a.
- Rx/Tx IOG koji se koristi podržava brojne ulazne i izlazne modove. Ovi podaci i taktovi mogu biti sporiji, au nekim slučajevima i brži, na osnovu finalne karakterizacije silikona.
- Sljedeća tabela navodi podatke i takt.
Tabela 4-1. Podaci i brzina takta
| IOG Mode | Smjer | Omjer prijenosa | Očekivana maksimalna brzina IO podataka | IO Sat Rate | Core Sat Rate | Tip podataka |
| DDRX4 | Input | 8:1 | 1600 Mbps | 800 MHz | 200 MHz | DDR |
Sljedeća slika prikazuje exampdio integracije podsistema CoreRXIODBitAlign.
- Prethodni podsistem koristi IOG_IOD komponentu DDRX4 i DDTX4 u Loopback modu sa CoreRxIODBitAlign za simulaciju. Ovdje se generirani PRBS podaci prenose putem IOG_IOD_DDRTX4_0, serijski u IOG_IOD_DDRX4_PF_0.
- CoreRxIODBitAlign vrši obuku (BIT_ALIGN_START postavljen na 1, BIT_ALIGN_DONE postavljen na 0) sa komponentom IOG_IOD_DDRX4_PF_0, i konačno, kada se obuka završi (BIT_ALIGN_START postavljen na 0, BIT_ALIGN_DONE postavljen na 1) koristi se za provjeru PRBS podataka za provjeru integracije.
Testbench (Postavite pitanje)
- Objedinjeni testbench se koristi za verifikaciju i testiranje CoreRxIODBitAlign koji se naziva korisnički testbench.
Korisnik Testbench (Postavite pitanje)
- Korisnički testbench uključen je u izdanja CoreRxIODBitAlign koja provjerava nekoliko karakteristika CoreRxIODBitAlign. Sljedeća slika prikazuje CoreRxIODBitAlign korisnički testbench.
- Kao što je prikazano na prethodnoj slici, korisnički testni stol se sastoji od Microchip DirectCore CoreRxIODBitAlign DUT-a, PRBS_GEN, PRBS_CHK, CCC, IOG_IOD_TX i IOG_IOD_RX za provjeru u Loopback modu.
- Kolo za kondicioniranje sata (CCC) pokreće CORE_CLK i IO_CLK kada je sat stabilan.
- PRBS_GEN pokreće paralelne podatke u IOG_IOD_TX, a zatim IOG_ID_RX paralelno prima serijske podatke.
- CoreRxIODBitAlign DUT izvodi obuku sa IOD_CTRL signalima. Kada je obuka završena, blok PRBS_CHK je omogućen za provjeru podataka iz IOG_IOD_RX bloka za integritet podataka.
Važno: Korisnički testni stol podržava samo fiksnu konfiguraciju.
Vremenski dijagrami
- Ovaj odjeljak opisuje vremenski dijagram za CoreRxIODBitAlign.
CoreRxIODBitAlign vremenski dijagram treninga (Postavite pitanje)
- Sljedeći vremenski dijagram je nprample od trening sekvence sa sljedećim parametrima.
- CoreRxIODBitAlign radi na osnovu Fabric takta ili SCLK-a, ili OUT2_FABCLK_* iz CCC ili PLL komponente, a PF_IOD_GENERIC_RX IOD komponenta koristi radi baziran na OUT*_HS_IO_CLK_* ili Bank clock ili BCLK za poravnanje bita. Ovdje komponenta PF_IOD_GENERIC_RX IOD prima serijske podatke za poravnanje bitova. Za nprampda, ako je potrebna brzina podataka 1000 Mbps u DDRx4 Fabric modu, tada OUT2_FABCLK_0 ili SCLK mora biti pokrenut iz PLL ili CCC komponente kao 125 MHz i OUT0_HS_IO_CLK_0 ili BCLK do PF_IOD_GENERIC_RX mora biti 500.
- CoreRxIODBitAlign započinje obuku kada je PLL_LOCK stabilan i podignut visoko. Zatim početak treninga tako što će BIT_ALGN_START voziti na visoku i BIT_ALGN_DONE kao nisku, a zatim pokreće izlaz BIT_ALGN_LOAD da učita zadane postavke u komponenti PF_IOD_GENERIC_RX. BIT_ALGN_CLR_FLGS se koristi za brisanje zastavica IOD_EARLY, IOD_LATE i BIT_ALGN_OOR.
- CoreRxIODBitAlign nastavlja sa BIT_ALGN_MOVE nakon čega slijedi BIT_ALGN_CLR_FLGS za svaki TAP i bilježi oznake IOD_EARLY i IOD_LATE. Jednom kada komponenta PF_IOD_GENERIC_RX postavi BIT_ALGN_OOR visoko, CoreRxIODBitAlign prebacuje snimljene EARLY i LATE zastavice i pronalazi optimalne zastavice Early i Late za izračunavanje potrebnih TAP kašnjenja za usklađivanje bita sata i podataka.
- CoreRxIODBitAlign učitava izračunata TAP kašnjenja i pokreće BIT_ALGN_START nisko i BIT_ALGN_DONE visoko da označi završetak obuke.
- CoreRxIODBitAlign dinamički nastavlja ponovnu obuku ako otkrije bučnu IOD_EARLY ili IOD_LATE povratnu tvrdnju iz komponente PF_IOD_GENERIC_RX. Ovdje se BIT_ALGN_DONE resetuje i pokreće nisko, a BIT_ALGN_START se ponovo pokreće na visokom od strane CoreRxIODBitAlign kako bi se označilo ponovno pokretanje treninga. Brojač tajm-auta kada dostigne uslov isteka, potvrđuje BIT_ALGN_ERR na kraju treninga.
- CoreRxIODBitAlign također pruža mehanizam ponovnog pokretanja krajnjem korisniku da ponovo pokrene obuku kad god je to potrebno. Ulaz BIT_ALGN_RSTRT je aktivan-visoki impuls se mora pokrenuti visoko, nprample, osam sati.
- Ovdje se BIT_ALGN_DONE resetuje i dovodi do niskog nivoa, a BIT_ALGN_START se ponovo podiže na visoko od strane CoreRxIODBitAlign, da naznači novi početak treninga.
- CoreRxIODBitAlign takođe obezbeđuje mehanizam zadržavanja za održavanje treninga u sredini. Ovdje parametar HOLD_TRNG mora biti postavljen na 1, a zatim CoreRxIODBitAlign koristi ulaz BIT_ALGN_HOLD i mora potvrditi aktivni-visoki nivo dok ne zahtijeva CoreRxIODBitAlign da zadrži obuku i zatim nastavlja obuku kada se ulaz BIT_ALGN_HOLD spusti na nisko.
Dodatne reference
- Ovaj odjeljak sadrži listu dodatnih informacija.
- Za ažuriranja i dodatne informacije o softveru, uređajima i hardveru posjetite stranice Intelektualno vlasništvo na Microchip FPGA Intellectual Property Cores.
Poznati problemi i rješenja (Postavite pitanje)
- Ne postoje poznata ograničenja ili zaobilazna rješenja u CoreRxIODBitAlign v2.3.
Ukinute funkcije i uređaji (Postavite pitanje)
- U CoreRxIODBitAlign v2.3 nema ukinutih funkcija i uređaja.
Riješeni problemi
- Sljedeća tabela navodi sve riješene probleme za različita izdanja CoreRxIODbitAlign.
Tabela 7-1. Riješeni problemi
| Pusti | Opis |
| 2.3 | U ovom izdanju v2.3 nema riješenih problema |
| 2.2 | U ovom izdanju v2.2 nema riješenih problema |
| 1.0 | Prvo izdanje |
Korištenje uređaja i performanse
Makro CoreRxIODBitAlign implementiran je u porodice navedene u sljedećoj tabeli.
Tabela 8-1. Korištenje uređaja i performanse
| Uređaj Detalji | FPGA Resursi | Performanse (MHz) | |||
| Porodica | Uređaj | DFF | LUTs | Logika Elementi | SILK |
| PolarFire® | MPF300TS | 788 | 1004 | 1432 | 261 |
| PolarFire SoC | MPF250TS | 788 | 1004 | 1416 | 240 |
- Važno: The podaci u prethodnoj tabeli su postignuti pomoću Libero® SoC v2023.2.
- Podaci u prethodnoj tabeli su postignuti upotrebom tipičnih postavki sinteze i rasporeda.
- Sljedeći GUI parametri konfiguracije najviše razine su izmijenjeni iz svojih zadanih vrijednosti.
- Sljedeće su zadane vrijednosti:
- SKIP_TRNG = 1
- HOLD_TRNG = 1
- MIPI_TRNG = 1
- DEM_TAP_WAIT_CNT_WIDTH = 3
- Slijede ograničenja sata koja se koriste za postizanje brojeva performansi:
- SCLK = 200 MHz
- Speed Grade = −1
- Propusnost se izračunava na sljedeći način: (širina bita/broj ciklusa) × brzina takta (performanse).
Istorija revizija
Historija revizija opisuje promjene koje su implementirane u dokument. Promjene su navedene po reviziji, počevši od najnovije publikacije.
Tabela 9-1. Istorija revizija
| Revizija | Datum | Opis |
| B | 02/2024 | Slijedi lista izmjena u reviziji B dokumenta:
• Ažurirano za CoreRxIODBitAlign v2.3 • Dodate informacije dnevnika promjena u odeljku Uvod • Ažuriran 8. Odeljak Korištenje uređaja i performanse • Dodan 7. odjeljak Rešena pitanja |
| A | 03/2022 | Slijedi lista izmjena u reviziji A dokumenta:
• Dokument je migriran na Microchip šablon • Broj dokumenta je promijenjen iz 50200861 u DS50003255 |
| 3 | — | Slijedi lista izmjena u reviziji 3 dokumenta:
• Ažurirano za CoreRxIODBitAlign v2.2. • Ažuriran korisnički vodič za signale lijevog i desnog oka za podatke na vrhu. Za dodatne informacije pogledajte sliku 2-1 i 3.2. Luke. |
| 2 | — | Slijedi lista izmjena u reviziji 2 dokumenta:
• Ažurirano za CoreRxIODBitAlign v2.1. • Ažurirano: 2. Funkcionalni opis i 5. Vremenski dijagrami. |
| 1 | — | Revizija 1.0 je bila prva publikacija ovog dokumenta. Kreirano za CoreRxIODBitAlign v2.0. |
Microchip FPGA podrška
- Microchip FPGA grupa proizvoda podržava svoje proizvode raznim uslugama podrške, uključujući korisničku podršku, centar za tehničku podršku za korisnike, websajtu i prodajnim kancelarijama širom sveta.
- Korisnicima se predlaže da posjete Microchip online resurse prije nego kontaktiraju podršku jer je vrlo vjerovatno da su na njihova pitanja već odgovoreno.
- Kontaktirajte centar za tehničku podršku putem website at www.microchip.com/support. Pomenuti
- Broj dijela FPGA uređaja, odaberite odgovarajuću kategoriju kućišta i otpremite dizajn files dok kreirate slučaj tehničke podrške.
- Obratite se korisničkoj službi za netehničku podršku za proizvode, kao što su cijene proizvoda, nadogradnje proizvoda, ažurirane informacije, status narudžbe i autorizacija.
- Iz Sjeverne Amerike pozovite 8002621060
- Iz ostatka svijeta pozovite 6503184460
- Fax, sa bilo kojeg mjesta na svijetu, 6503188044
Informacije o mikročipu
Microchip Website
- Microchip pruža online podršku putem naše website at www.microchip.com/. Ovo webstranica se koristi za izradu filei informacije koje su lako dostupne kupcima. Neki od dostupnih sadržaja uključuju:
- Podrška za proizvode – Podaci i greške, napomene o aplikaciji i slample programi, resursi za dizajn, korisnički vodiči i dokumenti za podršku hardveru, najnovija izdanja softvera i arhivirani softver
- Opšta tehnička podrška – Često postavljana pitanja (FAQ), zahtjevi za tehničku podršku, online diskusione grupe, popis članova Microchip dizajn partnerskog programa
- Poslovanje Microchipa – Vodiči za odabir proizvoda i narudžbe, najnovija Microchip saopštenja za javnost, popis seminara i događaja, popisi Microchip prodajnih ureda, distributera i predstavnika tvornice
Usluga obavještavanja o promjeni proizvoda
- Microchipova usluga obavještavanja o promjeni proizvoda pomaže korisnicima da budu u toku sa Microchip proizvodima.
- Pretplatnici će primati obavještenja putem e-pošte kad god dođe do promjena, ažuriranja, revizija ili grešaka u vezi sa određenom porodicom proizvoda ili alatom za razvoj od interesa.
- Za registraciju idite na www.microchip.com/pcn i slijedite upute za registraciju.
Korisnička podrška
- Korisnici Microchip proizvoda mogu dobiti pomoć na nekoliko kanala:
- Distributer ili predstavnik
- Lokalna prodajna kancelarija
- Inženjer za ugrađena rješenja (ESE)
- Tehnička podrška
- Kupci bi trebali kontaktirati svog distributera, predstavnika ili ESE za podršku. Lokalni prodajni uredi su također dostupni za pomoć kupcima. Spisak prodajnih ureda i lokacija uključen je u ovaj dokument.
- Tehnička podrška je dostupna putem webstranica na: www.microchip.com/support
Funkcija zaštite koda uređaja Microchip
- Napomena sljedeće detalje o funkciji zaštite koda na Microchip proizvodima.
- Microchip proizvodi ispunjavaju specifikacije sadržane u njihovom posebnom Microchip Data Sheet.
- Microchip vjeruje da je njegova porodica proizvoda sigurna kada se koristi na predviđeni način, u okviru operativnih specifikacija i pod normalnim uvjetima.
- Microchip vrednuje i agresivno štiti svoja prava intelektualnog vlasništva. Pokušaji kršenja karakteristika zaštite koda Microchip proizvoda su strogo zabranjeni i mogu predstavljati kršenje Digital Millennium Copyright Act.
- Ni Microchip ni bilo koji drugi proizvođač poluprovodnika ne može garantirati sigurnost svog koda. Zaštita kodom ne znači da jamčimo da je proizvod „nelomljiv“.
- Zaštita koda se stalno razvija. Microchip je posvećen kontinuiranom poboljšanju karakteristika zaštite koda naših proizvoda.
Pravna obavijest
- Ova publikacija i informacije ovdje mogu se koristiti samo s Microchip proizvodima, uključujući dizajniranje, testiranje i integraciju Microchip proizvoda u vašu aplikaciju. Upotreba ovih informacija na bilo koji drugi način krši ove uslove. Informacije o aplikacijama uređaja date su samo za vašu udobnost i mogu biti zamijenjene ažuriranjima. Vaša je odgovornost osigurati da vaša aplikacija ispunjava vaše specifikacije. Obratite se lokalnom prodajnom uredu Microchipa za dodatnu podršku ili potražite dodatnu podršku na www.microchip.com/en-us/support/design-help/client-support-services.
- OVE INFORMACIJE DAJE MIKROČIP „KAKO JESU“. MICROCHIP NE DAJE NIKAKVE IZJAVE ILI GARANCIJE BILO KOJE VRSTE, IZRIČITI ILI IMPLICIRANI, PISANI ILI USMENI, ZAKONSKI ILI NA DRUGI, U VEZI SA INFORMACIJAMA UKLJUČUJUĆI, ALI NE OGRANIČENI NA BILO KAKVA IMPLICIRANA, NI IMPLICIRANA GARANCIJA PRILIKA ZA PRODAJU I PRIKLADNOST ZA ODREĐENU SVRHU ILI GARANCIJE U VEZI SA NJEGOVIM STANJEM, KVALITETOM ILI PERFORMANSE.
- MIKROČIP NEĆE BITI ODGOVORAN ZA BILO KAKVE INDIREKTNE, POSEBNE, KAZNENE, SLUČAJNE ILI POSLEDIČNE GUBITKE, ŠTETE, TROŠKOVE ILI TROŠKOVE BILO KOJE VRSTE BILO KOJI SE ODNOSE NA INFORMACIJE KOJI SMO IMALI, KOJI SMO BILI, SAVETOVANO ZA MOGUĆNOST ILI ŠTETE SU PREDVIĐENI. U NAJVEĆOJ MJERI DOZVOLJENOJ ZAKONOM, UKUPNA ODGOVORNOST MICROCHIP-a PO SVIM POTRAŽIVANJIMA NA BILO KOJI NAČIN KOJA SE ODNOSE NA INFORMACIJE ILI NJEGOVO UPOTREBU NEĆE PREMAŠITI BROJ NAKNADA, AKO IMA, KOJE STE PLATILI INFORMACIJSKIM INFORMACIJAMA.
- Upotreba Microchip uređaja u aplikacijama za održavanje života i/ili sigurnost je u potpunosti na rizik kupca, a kupac se slaže da će braniti, obeštetiti i držati Microchip bezopasnim od bilo kakve štete, potraživanja, tužbi ili troškova proizašlih iz takve upotrebe. Nikakve licence se ne prenose, implicitno ili na drugi način, pod bilo kojim Microchipovim pravima intelektualnog vlasništva osim ako nije drugačije navedeno.
Trademarks
- Ime i logotip Microchipa, logotip Microchip, Adaptec, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkTouchlus, mama MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Sym , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron i XMEGA su registrovani zaštitni znakovi kompanije Microchip Technology Incorporated u SAD-u i drugim zemljama.
- AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorna klupa, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet-Wire, SmartorFusion, Sync , TimeCesium, TimeHub, TimePictra, TimeProvider i ZL su registrovani zaštitni znakovi kompanije Microchip Technology Incorporated u SAD-u
- Supresija susjednih ključeva, AKS, Analogno-za-Digitalno doba, Bilo koji kondenzator, AnyIn, AnyOut, prošireno prebacivanje, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, DSPICDEMmic. , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, In-Circuit Serial Programming, ICSP, INICnet, Inteligentno paralelno, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, maxC Marginto, maxView, membrana, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSilicon, , QMatrix, REAL ICE, Ripple Bloker, RTAX, RTG4, SAM-ICE, Serial Quad I/O,
- jednostavna mapa, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, Viewraspon, WiperLock,
- XpressConnect i ZENA su zaštitni znakovi Microchip Technology Incorporated u SAD-u i drugim zemljama.
- SQTP je servisni znak kompanije Microchip Technology Incorporated u SAD
- Adaptec logo, Frequency on Demand, Silicon Storage Technology i Symmcom su registrovani zaštitni znakovi Microchip Technology Inc. u drugim zemljama.
- GestIC je registrovani zaštitni znak Microchip Technology Germany II GmbH & Co. KG, podružnice Microchip Technology Inc., u drugim zemljama.
- Svi ostali žigovi koji se ovdje spominju su vlasništvo njihovih odgovarajućih kompanija.
- © 2024, Microchip Technology Incorporated i njegove podružnice. Sva prava zadržana.
- ISBN: 9781668339879
Sistem upravljanja kvalitetom
- Za informacije u vezi Microchipovih sistema upravljanja kvalitetom, posjetite www.microchip.com/quality.
Prodaja i servis širom svijeta
| AMERIKA | AZIJA/PACIFIK | AZIJA/PACIFIK | EVROPA |
| Corporate Ured
2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 faks: 480-792-7277 tehnička podrška: www.microchip.com/support Web Adresa: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 faks: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 faks: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 faks: 630-285-0075 Dallas Addison, Teksas Tel: 972-818-7423 faks: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 faks: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 faks: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 Novo York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 faks: 905-695-2078 |
Australija – Sydney
Tel: 61-2-9868-6733 Kina – Peking Tel: 86-10-8569-7000 Kina – Čengdu Tel: 86-28-8665-5511 Kina – Chongqing Tel: 86-23-8980-9588 Kina – Dongguan Tel: 86-769-8702-9880 Kina – Guangdžou Tel: 86-20-8755-8029 Kina – Hangzhou Tel: 86-571-8792-8115 Kina – Hong Kong SAR Tel: 852-2943-5100 Kina – Nanjing Tel: 86-25-8473-2460 Kina – Qingdao Tel: 86-532-8502-7355 Kina – Šangaj Tel: 86-21-3326-8000 Kina – Šenjang Tel: 86-24-2334-2829 Kina – Šenžen Tel: 86-755-8864-2200 Kina – Suzhou Tel: 86-186-6233-1526 Kina – Wuhan Tel: 86-27-5980-5300 Kina – Xian Tel: 86-29-8833-7252 Kina – Xiamen Tel: 86-592-2388138 Kina – Zhuhai Tel: 86-756-3210040 |
Indija – Bangalore
Tel: 91-80-3090-4444 Indija – Nju Delhi Tel: 91-11-4160-8631 Indija – Pune Tel: 91-20-4121-0141 Japan – Osaka Tel: 81-6-6152-7160 Japan – Tokyo Tel: 81-3-6880-3770 Koreja – Daegu Tel: 82-53-744-4301 Koreja – Seul Tel: 82-2-554-7200 Malezija – Kuala Lumpur Tel: 60-3-7651-7906 Malezija – Penang Tel: 60-4-227-8870 Filipini – Manila Tel: 63-2-634-9065 Singapur Tel: 65-6334-8870 Tajvan – Hsin Chu Tel: 886-3-577-8366 Tajvan – Kaosjung Tel: 886-7-213-7830 Tajvan – Tajpej Tel: 886-2-2508-8600 Tajland – Bangkok Tel: 66-2-694-1351 Vijetnam – Ho Ši Min Tel: 84-28-5448-2100 |
Austrija – Wels
Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 Danska – Kopenhagen Tel: 45-4485-5910 Fax: 45-4485-2829 Finska – Espoo Tel: 358-9-4520-820 Francuska – Pariz Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Njemačka – garching Tel: 49-8931-9700 Njemačka – Haan Tel: 49-2129-3766400 Njemačka – Heilbronn Tel: 49-7131-72400 Njemačka – Karlsruhe Tel: 49-721-625370 Njemačka – Minhen Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Njemačka – Rosenheim Tel: 49-8031-354-560 Izrael – Ra'anana Tel: 972-9-744-7705 Italija – Milano Tel: 39-0331-742611 Fax: 39-0331-466781 Italija – Padova Tel: 39-049-7625286 Holandija – Drunen Tel: 31-416-690399 Fax: 31-416-690340 Norveška – Trondheim Tel: 47-72884388 Poljska – Varšava Tel: 48-22-3325737 Rumunija – Bukurešt Tel: 40-21-407-87-50 Španija - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Švedska – Geteborg Tel: 46-31-704-60-40 Švedska – Stokholm Tel: 46-8-5090-4654 UK – Wokingham Tel: 44-118-921-5800 Fax: 44-118-921-5820 |
Dokumenti / Resursi
 |
MICROCHIP v2.3 Gen 2 kontroler uređaja [pdf] Korisnički priručnik v2.3, v2.2, v2.3 Gen 2 kontroler uređaja, v2.3, Gen 2 kontroler uređaja, kontroler uređaja, kontroler |
