MICROCHIP v2.3 Gen 2 Device Controller
Introduzzjoni
Dan l-IP ta 'taħriġ ġeneriku tal-CoreRxIODBitAlign jintuża fil-blokka tal-ingranaġġ IO fil-mogħdija Rx għall-Allinjament tal-Bit indipendenti mid-dejta jew il-protokoll li qed jintuża. Il-CoreRxIODBitAlign jippermettilek taġġusta d-dewmien fil-mogħdija tad-dejta relattiva għall-mogħdija tal-arloġġ.
CoreRxIODBitAlign Sommarju
| Qalba Verżjoni | Dan id-dokument japplika għal CoreRxIODBitAlign v2.3 |
| Apparat Appoġġjat | CoreRxIODBitAlign jappoġġja l-familji li ġejjin: |
| Familji | • PolarFire® SoC |
| • PolarFire | |
| Nota: Għal informazzjoni addizzjonali, żur il- paġna tal-prodott | |
| Fluss tal-Għodda Appoġġjati | Jeħtieġ Libero® SoC v12.0 jew rilaxxi aktar tard |
| Interfaces Appoġġjati | — |
| Liċenzjar | CoreRxIODBitAlign ma jeħtieġx liċenzja |
| Istruzzjonijiet għall-installazzjoni | CoreRxIODBitAlign għandu jiġi installat fil-Katalgu IP tas-softwer Libero SoC awtomatikament, permezz tal-funzjoni tal-aġġornament tal-Katalgu IP fis-softwer Libero SoC, jew jiġi mniżżel manwalment mill-katalgu. Ladarba l-qalba tal-IP tiġi installata fil-Katalgu tal-IP tas-software tas-SoC Libero, hija kkonfigurata, ġġenerata u istanzijata fi SmartDesign għall-inklużjoni fil-proġett Libero. |
| Użu tal-Apparat u
Prestazzjoni |
Sommarju tal-użu u l-informazzjoni dwar il-prestazzjoni għal CoreRxIODBitAlign huwa elenkat f'8. Użu tal-Apparat u Performanza |
CoreRxIODBitAlign Informazzjoni dwar il-Logg tal-Bidla
Din it-taqsima tipprovdi ħarġa komprensivaview tal-karatteristiċi inkorporati ġodda, li jibdew bl-aktar rilaxx riċenti. Għal aktar informazzjoni dwar il-problemi solvuti, ara t-taqsima 7. Kwistjonijiet Riżolti.
| CoreRxIODBitAlign v2.3 | X'hemm Ġdid • Aġġornata għall-mekkaniżmu ta' taħriġ ibbażat fuq il-MIPI |
| CoreRxIODBitAlign v2.2 | X'hemm Ġdid • Miżjud Xellug u Dritt EYE Tektek idewwem informazzjoni fil-modulu ta 'fuq |
Karatteristiċi
CoreRxIODBitAlign għandu l-karatteristiċi li ġejjin:
- Jappoġġja l-Allinjament tal-Bit b'Wisgħat differenti tal-Għajnejn 1–7
- Jappoġġja Modi differenti ta 'Tessili Double Data Rate (DDR) 2/4/3p5/5
- Jappoġġja l-mekkaniżmu Skip and Restart/Hold
- Jappoġġja t-taħriġ tal-Interface tal-Proċessur tal-Industrija Mobbli (MIPI) permezz tas-sinjalar LP Bidu tal-Qafas
- Jappoġġja 256 Tektek Dewmien għall-Allinjament tal-Bits
Deskrizzjoni Funzjonali
CoreRxIODBitAlign mal-Interface Rx IOD
Il-figura li ġejja turi dijagramma blokk ta 'livell għoli tal-CoreRxIODBitAlign.
- Id-deskrizzjoni tirreferi għall-CoreRxIODBitAlign li jappoġġja l-apparati PolarFire® u PolarFire SoC.
- CoreRxIODBitAlign iwettaq taħriġ u huwa wkoll responsabbli għall-interfacing ta 'apparati IO Digital (IOD) u IO Gearing (IOG) biex jappoġġja bħala sors dinamiku b'aġġustament ta' dewmien biex jaqbad id-dejta b'mod korrett.
- Il-fluss sħiħ tal-mekkaniżmu tat-taħriġ huwa spjegat fit-taqsima 5. Dijagrammi tal-ħin.
- CoreRxIODBitAlign jappoġġa dinamikament iż-żieda jew it-tneħħija tad-dewmien mill-mogħdija tad-dejta relattiva għall-mogħdija tal-arloġġ. Hawnhekk RX_DDRX_DYN Interface jipprovdi kontrolli lill-CoreRxIODBitAlign biex iwettaq it-taħriġ tal-marġini tal-arloġġ għad-dejta billi żżid dewmien tal-vit f'direzzjoni 'l fuq. CoreRxIODBitAlign, min-naħa tiegħu għal aktar tard review (ta 'kull inkrement ta' dewmien tal-vit), jaħżen il-bnadar tal-istatus ta 'feedback mill-Interface RX_DDRX_DYN.
- Il-CoreRxIODBitAlign ikompli t-taħriġ għal kull inkrement tal-vit sakemm l-Interface RX_DDRX_DYN tilħaq il-kundizzjoni barra mill-firxa.
- Fl-aħħarnett, il-CoreRxIODBitAlign jiknes il-bnadar tal-istatus tal-feedback kompluti. Dan il-pass jottimizza u jikkalkula l-allinjament tal-bit tad-data biex ikun 90 grad iċċentrat mit-truf tal-arloġġ.
- Id-dewmien tal-vit ikkalkulat finali jitgħabba fl-Interface RX_DDRX_DYN biex jitlesta t-taħriġ tal-allinjament tal-bit.
- Il-karatteristiċi appoġġjati minn dan CoreRxIODBitAlign huma elenkati fid-dettall kif ġej.
Mekkaniżmu Dinamiku ta' Taħriġ mill-ġdid
- CoreRxIODBitAlign jimmonitorja kontinwament il-bnadar tal-Istatus ta' Feedback (IOD_EARLY/IOD_LATE) u jiċċekkja jekk il-bnadar humiex jaqilbu.
- L-IP l-ewwelnett jaġġusta l-viti kkalkulati qabel b'+/- 4 viti f'direzzjoni 'l fuq jew 'l isfel. Anke allura, jekk il-bnadar jaqilbu, l-IP jerġa 'jqajjem it-taħriġ mill-ġdid.
Mekkaniżmu ta' Żamma (Staqsi Mistoqsija)
- Din il-karatteristika tintuża meta t-taħriġ jeħtieġ li jkun fuq l-istat ta' Żomm. Il-BIT_ALGN_HOLD huwa input ibbażat fuq livell għoli attiv u għandu jiġi affermat biex iżomm u de-assert biex ikompli t-taħriġ.
- Il-parametru HOLD_TRNG għandu jiġi ssettjat għal 1 fil-konfiguratur biex din il-karatteristika tkun attiva. Dan il-parametru huwa ssettjat għal 0 awtomatikament.
Nerġgħu l-Mekkaniżmu (Staqsi Mistoqsija)
- Din il-karatteristika tintuża biex terġa 'tibda t-taħriġ. Biex terġa 'tibda t-taħriġ, l-input BIT_ALGN_RSTRT għandu jiġi affermat għal Arloġġ tas-Serjali tal-impuls ta' arloġġ wieħed (SCLK).
- Dan jibda r-reset artab tal-IP, li jerġa' jwaqqaf BIT_ALGN_DONE għal 0 u BIT_ALGN_START għal 1.
Aqbeż il-Mekkaniżmu (Staqsi Mistoqsija)
- Din il-karatteristika tintuża meta t-taħriġ ma jkunx meħtieġ, u t-taħriġ sħiħ jista 'jiġi bypassed. Il-BIT_ALGN_SKIP huwa input ibbażat fuq livell għoli attiv u għandu jiġi affermat biex taqbeż it-taħriġ sħiħ.
- Il-parametru SKIP_TRNG għandu jiġi ssettjat għal 1 fil-konfiguratur biex din il-karatteristika tkun attiva. Dan il-parametru huwa ssettjat għal 0 awtomatikament.
Mekkaniżmu ta' Taħriġ ibbażat fuq il-MIPI (Staqsi Mistoqsija)
- Il-parametru MIPI_TRNG għandu jiġi ssettjat għal 1 fil-konfiguratur biex din il-karatteristika tkun attiva. Jekk issettjat, allura l-port tal-input LP_IN jiżdied mal-CoreRxIODBitAlign.
- L-IP jiskopri t-tarf li jaqa 'tal-port tal-input LP_IN, li jindika l-bidu validu tal-qafas biex jibda t-taħriġ.
CoreRxIODBitAlign Parametri u Sinjali tal-Interface
Parametri GUI tal-Konfigurazzjoni (Staqsi Mistoqsija)
M'hemm l-ebda parametri ta 'konfigurazzjoni għal dan ir-rilaxx ewlieni.
Portijiet (Staqsi Mistoqsija)
It-tabella li ġejja telenka s-sinjali ta’ input u output użati fid-disinn ta’ CoreRxIODBitAlign.
Tabella 3-1. Sinjali ta' Input u Output
| Sinjal | Direzzjoni | Wisa' tal-port (bits) | Deskrizzjoni |
| Arloġġi u Irrisettja | |||
| ĦARIR | Input | 1 | Arloġġ tad-drapp |
| PLL_LOCK | Input | 1 | PLL Lock |
| RESET | Input | 1 | Reset asinkroniku Attiv-Baxx |
| Data bus u Kontroll | |||
| IOD_KARJU | Input | 1 | Tissorvelja l-għajnejn tad-dejta bandiera bikrija |
| IOD_TARD | Input | 1 | Għajnejn tad-dejta moniter tal-bandiera tard |
| IOD_ OOR | Input | 1 | Monitor tal-għajnejn tad-dejta barra mill-firxa għal-linja tad-dewmien |
| BIT_ALGN_EYE_IN | Input | 3 | L-utent jistabbilixxi l-wisa 'tal-monitor tal-għajnejn tad-dejta |
| BIT_ALGN_RSRT | Input | 1 | Bit Allinja It-Taħriġ mill-ġdid (Asserzjoni bbażata fuq il-polz) 1— Ibda mill-ġdid it-Taħriġ 0— L-ebda Taħriġ mill-ġdid |
| BIT_ALGN_CLR_FLGS | Output | 1 | Bnadar Kmieni jew Tard ċari |
| BIT_ALGN_LOAD | Output | 1 | Tagħbija default |
| BIT_ALGN_DIR | Output | 1 | Dewmien tal-linja 'l fuq jew 'l isfel direzzjoni 1— Fuq (inkrement 1 vit) 0— L isfel (naqqas 1 vit) |
| BIT_ALGN_MOVE | Output | 1 | Żid id-dewmien fuq il-polz tal-moviment |
| BIT_ALIGN_SKIP | Input | 1 | Bit Allinja skip tat-taħriġ (Asserzjoni bbażata fuq il-Livell)
1— Aqbeż it-taħriġ u validu biss meta l-parametru SKIP_TRNG ikun issettjat għal 1 0— It-taħriġ għandu jipproċedi b'mod normali |
| BIT_ALIGN_HOLD | Input | 1 | Żamma tat-taħriġ Bit Allinja (Asserzjoni bbażata fuq il-Livell)
1— Żomm it-taħriġ u validu biss meta l-parametru HOLD_TRNG ikun issettjat għal 1 0— It-taħriġ għandu jipproċedi b'mod normali |
| BIT_ALIGN_ERR | Output | 1 | Bit Allinja żball ta' taħriġ (Asserzjoni bbażata fuq il-Livell) 1— Żball 0— Ebda Żball |
| BIT_ALGN_START | Output | 1 | Bit Allinja bidu tat-taħriġ (Asserzjoni bbażata fuq il-Livell) 1— Bdiet 0— Mhux bdiet |
| BIT_ALGN_DONE | Output | 1 | Bit Allinja t-taħriġ magħmul (Asserzjoni bbażata fuq il-Livell) 1— Imlesta 0— Mhux komplut |
| Sinjal | Direzzjoni | Wisa' tal-port (bits) | Deskrizzjoni |
| LP_IN | Input | 1 | Taħriġ tal-qafas ibbażat fuq il-MIPI (Asserzjoni bbażata fuq il-Livell)
1— Is-sinjal Attiv-Baxx għandu jasserixxi baxx biex jindika l-bidu tal-qafas u għandu jneħħi biss fit-tarf tal-qafas. 0— It-taħriġ għandu jipproċedi b'mod normali u dan is-sinjal għandu jkun marbut baxx internament. |
| DEM_BIT_ALGN_TAPDLY | Output | 8 | Dewmien TAP ikkalkulat u validu ladarba BIT_ALGN_DONE jiġi stabbilit għoli mill-IP. |
| RX_BIT_ALIGN_LEFT_WIN | Output | 8 | Valur tal-moniter tal-Għajnejn tad-Data tax-Xellug
Nota: Il-valuri huma validi biss meta l-output BIT_ALGN_DONE huwa ssettjat għal 1 u l-output BIT_ALGN_START huwa ssettjat għal 0. Jekk il-parametru SKIP_TRNG huwa ssettjat allura jirritorna 0. |
| RX_BIT_ALIGN_RGHT_WIN | Output | 8 | Valur tal-monitor tal-Għajnejn tad-Data Dritt
Nota: Il-valuri huma validi biss meta l-output BIT_ALGN_DONE huwa ssettjat għal 1 u l-output BIT_ALGN_START huwa ssettjat għal 0. Jekk il-parametru SKIP_TRNG huwa ssettjat allura jirritorna 0. |
Timplimenta CoreRxIODBitAlign f'Libero Design Suite
SmartDesign (Staqsi Mistoqsija)
- CoreRxIODBitAlign huwa installat minn qabel fl-ambjent tad-disinn tal-iskjerament tal-IP SmartDesign. Il-figura li ġejja turi example ta' CoreRxIODBitAlign instanzjat.
- Il-qalba hija kkonfigurata bl-użu tat-tieqa tal-konfigurazzjoni fl-SmartDesign, kif muri fil-Figura 4-2.
- Għal aktar informazzjoni dwar l-użu tas-SmartDesign biex tistjanzja u tiġġenera cores, ara Gwida għall-Utent SmartDesign.
Konfigurazzjoni ta' CoreRxIODBitAlign fi SmartDesign (Staqsi Mistoqsija)
- Il-qalba hija kkonfigurata bl-użu tal-GUI tal-konfigurazzjoni fi SmartDesign kif muri fil-figura li ġejja.
Flussi ta' Simulazzjoni (Staqsi Mistoqsija)
- Il-bank tat-test tal-utent għal CoreRxIODBitAlign huwa inkluż fir-rilaxxi kollha.
- Biex tmexxi simulazzjonijiet, wettaq il-pass li ġej: agħżel il-fluss tal-Utent Testbench fl-SmartDesign, u mbagħad ikklikkja Save u Iġġenera fuq il-pannell Iġġenera.
- L-Utent testbench jintgħażel permezz tal-qalba testbench Konfigurazzjoni GUI. Meta SmartDesign jiġġenera l-proġett Libero® SoC, jinstalla t-testbench tal-utent files.
- Biex tħaddem il-bank tat-test tal-utent, issettja l-għerq tad-disinn għall-istanzizzjoni CoreRxIODBitAlign fil-pannell tal-ġerarkija tad-disinn tas-SoC Libero, u mbagħad ikklikkja Simulazzjoni fit-tieqa tal-Fluss tad-Disinn tal-Libero SoC.
- Dan jinvoka ModelSim® u awtomatikament imexxi s-simulazzjoni.
- Il-figura li ġejja turi eżample ta' subsistema ta' simulazzjoni. Juża l-komponent IOG_IOD DDRX4 u DDTX4 fil-modalità loopback mal-CoreRxIODBitAlign għas-simulazzjoni.
- Hawnhekk, id-dejta tal-PRBS ġġenerata hija trażmessa minn DDTX4 serjali lil DDRX4 u finalment, il-kontrollur PRBS jintuża biex jiċċekkja l-integrità tad-dejta wara li jitlesta t-taħriġ.
Sintesi f'Libero SoC (Staqsi Mistoqsija)
- Biex tmexxi s-sinteżi bil-konfigurazzjoni magħżula fil-GUI tal-konfigurazzjoni, issettja l-għerq tad-disinn b'mod xieraq. Taħt Implimenta Disinn, fit-tab tal-Fluss tad-Disinn, ikklikkja bil-lemin fuq Sintetizza u kklikkja Mexxi.
Post u Rotta fil-Libero SoC (Staqsi Mistoqsija)
- Wara li tissettja l-għerq tad-disinn b'mod xieraq u mexxi Sintesi. Taħt Implimenta Disinn fit-tab tal-Fluss tad-Disinn, ikklikkja bil-lemin fuq Post u Rotta, u kklikkja Mexxi.
Integrazzjoni tas-Sistema (Staqsi Mistoqsija)
- Din it-taqsima tagħti ħjiel biex titħaffef l-integrazzjoni ta' CoreRxIODBitAlign.
- L-IOG Rx/Tx użat jappoġġja diversi modi ta 'input u output. Din id-dejta u r-rati tal-arloġġ jistgħu jkunu aktar bil-mod u f'xi każijiet aktar mgħaġġla, ibbażati fuq il-karatterizzazzjoni finali tas-silikon.
- It-tabella li ġejja telenka d-dejta u r-rata tal-arloġġ.
Tabella 4-1. Data u Rata tal-Arloġġ
| Modalità IOG | Direzzjoni | Proporzjon tal-Gear | Max IO Data Rata Mistennija | IO Arloġġ Rata | Qalba Arloġġ Rata | Tip ta' Data |
| DDRX4 | Input | 8:1 | 1600 Mbps | 800 MHz | 200 MHz | DDR |
Il-figura li ġejja turi eżample tal-integrazzjoni tas-sottosistema CoreRXIODBitAlign.
- Is-subsistema preċedenti tuża l-komponent IOG_IOD DDRX4 u DDTX4 fil-modalità Loopback mal-CoreRxIODBitAlign għas-simulazzjoni. Hawnhekk, id-dejta PRBS ġġenerata hija trażmessa minn IOG_IOD_DDRTX4_0, serjali lil IOG_IOD_DDRX4_PF_0.
- Il-CoreRxIODBitAlign jagħmel it-taħriġ (BIT_ALIGN_START issettjat għal 1, BIT_ALIGN_DONE issettjat għal 0) bil-komponent IOG_IOD_DDRX4_PF_0, u finalment, ladarba jsir it-taħriġ (BIT_ALIGN_START issettjat għal 0, BIT_ALIGN_DONE issettjat għal 1) jintuża l-PRBS data checker biex jiċċekkja l-integrità.
Testbank (Staqsi Mistoqsija)
- Testbench unifikat jintuża biex jivverifika u jittestja CoreRxIODBitAlign imsejjaħ testbench tal-utent.
Utent Testbench (Staqsi Mistoqsija)
- Il-bank tat-test tal-utent huwa inkluż mar-rilaxxi tal-CoreRxIODBitAlign li jivverifika ftit karatteristiċi tal-CoreRxIODBitAlign. Il-figura li ġejja turi l-bank tat-test tal-utent CoreRxIODBitAlign.
- Kif muri fil-figura preċedenti, il-bank tat-test tal-utent jikkonsisti minn Microchip DirectCore CoreRxIODBitAlign DUT, PRBS_GEN, PRBS_CHK, CCC, IOG_IOD_TX, u IOG_IOD_RX biex jivverifika fil-modalità Loopback.
- Iċ-Ċirkwit tal-Kundizzjonament tal-Arloġġ (CCC) imexxi l-CORE_CLK u IO_CLK meta l-arloġġ ikun stabbli.
- PRBS_GEN imexxi d-dejta parallela għal IOG_IOD_TX, u mbagħad IOG_ID_RX jirċievi d-dejta tas-serje b'mod parallel.
- Il-CoreRxIODBitAlign DUT iwettaq it-taħriġ b'sinjali IOD_CTRL. Ladarba jitlesta t-taħriġ, il-blokka PRBS_CHK hija attivata biex tiċċekkja d-dejta mill-blokk IOG_IOD_RX għall-integrità tad-dejta.
Importanti: Il-bank tat-test tal-utent jappoġġja biss il-konfigurazzjoni fissa.
Dijagrammi taż-żmien
- Din it-taqsima tiddeskrivi d-dijagramma tal-ħin tal-CoreRxIODBitAlign.
CoreRxIODBitAlign Dijagramma tal-Ħin tat-Taħriġ (Staqsi Mistoqsija)
- Id-dijagramma taż-żmien li ġejja hija example ta' sekwenza ta' taħriġ bil-parametri li ġejjin.
- CoreRxIODBitAlign jaħdem ibbażat fuq arloġġ tad-drapp jew SCLK, jew OUT2_FABCLK_* minn komponent CCC jew PLL, u komponent PF_IOD_GENERIC_RX IOD użat jaħdem ibbażat fuq OUT*_HS_IO_CLK_* jew arloġġ tal-Bank jew BCLK għall-allinjament tal-bit. Hawnhekk, il-komponent PF_IOD_GENERIC_RX IOD jirċievi d-dejta tas-serje għall-allinjament tal-bit. Per example, jekk ir-rata tad-dejta meħtieġa hija 1000 Mbps fil-modalità Tessili DDRx4, allura l-OUT2_FABCLK_0 jew SCLK għandhom jiġu misjuqa mill-komponent PLL jew CCC bħala 125 MHz u OUT0_HS_IO_CLK_0 jew BCLK għal PF_IOD_GENERIC_RX għandu jkun 500 MHz.
- CoreRxIODBitAlign jibda t-taħriġ ladarba l-PLL_LOCK ikun stabbli u misjuq għoli. Imbagħad il-bidu tat-taħriġ billi jsuq BIT_ALGN_START għoli u BIT_ALGN_DONE baxx u mbagħad imexxi l-output BIT_ALGN_LOAD biex jgħabbi s-settings default fil-komponent PF_IOD_GENERIC_RX. Il-BIT_ALGN_CLR_FLGS jintuża biex ineħħi l-bnadar IOD_EARLY, IOD_LATE, u BIT_ALGN_OOR.
- CoreRxIODBitAlign jipproċedi b'BIT_ALGN_MOVE segwit minn BIT_ALGN_CLR_FLGS għal kull TAP u jirreġistra l-bnadar IOD_EARLY u IOD_LATE. Ladarba BIT_ALGN_OOR jiġi ssettjat għoli mill-komponent PF_IOD_GENERIC_RX, CoreRxIODBitAlign jiknes il-bnadar EARLY u LATE irreġistrati u jsib l-aqwa bnadar Kmieni u Tard biex jikkalkula d-dewmien TAP meħtieġ għall-allinjament tal-bit tal-arloġġ u tad-data.
- CoreRxIODBitAlign jgħabbi d-dewmien TAP ikkalkulat u jmexxi BIT_ALGN_START baxx u BIT_ALGN_DONE għoli biex jindika t-tlestija tat-taħriġ.
- CoreRxIODBitAlign ikompli t-Taħriġ mill-ġdid b'mod dinamiku jekk jiskopri asserzjoni ta' feedback storbjuża IOD_EARLY jew IOD_LATE mill-komponent PF_IOD_GENERIC_RX. Hawnhekk, il-BIT_ALGN_DONE jiġi reset u misjuq baxx u BIT_ALGN_START jerġa' jitmexxa għoli minn CoreRxIODBitAlign biex jindika l-bidu mill-ġdid tat-taħriġ. Il-counter tal-time-out meta jilħaq il-kundizzjoni tal-time-out, jasserixxi l-BIT_ALGN_ERR fit-tmiem tat-taħriġ.
- CoreRxIODBitAlign jipprovdi wkoll mekkaniżmu ta' bidu mill-ġdid għall-utent aħħari biex jerġa' jibda t-taħriġ kull meta jkun meħtieġ. L-input BIT_ALGN_RSRT huwa attiv-polz għoli għandu jiġi misjuq għoli, pereżempjuample, tmien arloġġi.
- Hawnhekk il-BIT_ALGN_DONE huwa reset u misjuq baxx, u BIT_ALGN_START jerġa 'jitħaddem għoli minn CoreRxIODBitAlign, biex jindika l-bidu ġdid tat-taħriġ.
- CoreRxIODBitAlign jipprovdi wkoll mekkaniżmu ta 'żamma biex iżomm it-taħriġ fin-nofs. Hawnhekk il-parametru HOLD_TRNG għandu jiġi ssettjat għal 1, u mbagħad CoreRxIODBitAlign juża l-input BIT_ALGN_HOLD u għandu jasserixxi livell attiv-għoli ibbażat sakemm jeħtieġ li CoreRxIODBitAlign iżomm it-taħriġ u mbagħad ikompli t-taħriġ ladarba l-input BIT_ALGN_HOLD jitmexxa baxx.
Referenzi Addizzjonali
- Din it-taqsima tipprovdi lista ta' informazzjoni addizzjonali.
- Għal aġġornamenti u informazzjoni addizzjonali dwar is-softwer, l-apparati u l-ħardwer, żur il-paġni tal-Proprjetà Intellettwali fuq il- Microchip FPGA Cores tal-Proprjetà Intellettwali.
Kwistjonijiet Magħrufa u Soluzzjonijiet (Staqsi Mistoqsija)
- M'hemm l-ebda limitazzjoni magħrufa jew soluzzjonijiet fil-CoreRxIODBitAlign v2.3.
Karatteristiċi u Apparat li ma tkomplewx (Staqsi Mistoqsija)
- M'hemm l-ebda karatteristiċi u tagħmir li ma tkomplewx f'CoreRxIODBitAlign v2.3.
Kwistjonijiet Solvuti
- It-tabella li ġejja telenka l-kwistjonijiet kollha solvuti għar-rilaxxi varji tal-CoreRxIODbitAlign.
Tabella 7-1. Kwistjonijiet Solvuti
| Rilaxx | Deskrizzjoni |
| 2.3 | M'hemm l-ebda kwistjoni solvuta f'din ir-rilaxx v2.3 |
| 2.2 | M'hemm l-ebda kwistjoni solvuta f'din ir-rilaxx v2.2 |
| 1.0 | Rilaxx Inizjali |
Użu u Prestazzjoni tal-Apparat
Il-makro CoreRxIODBitAlign hija implimentata fil-familji elenkati fit-tabella li ġejja.
Tabella 8-1. Użu u Prestazzjoni tal-Apparat
| Apparat Dettalji | FPGA Riżorsi | Prestazzjoni (MHz) | |||
| Familja | Apparat | DFF | LUTs | Loġika Elementi | ĦARIR |
| PolarFire® | MPF300TS | 788 | 1004 | 1432 | 261 |
| PolarFire SoC | MPF250TS | 788 | 1004 | 1416 | 240 |
- Importanti: Il- id-dejta fit-tabella preċedenti tinkiseb bl-użu ta' Libero® SoC v2023.2.
- Id-dejta fit-tabella preċedenti tinkiseb bl-użu ta' sinteżi tipiċi u settings tat-tqassim.
- Il-parametri GUI tal-konfigurazzjoni tal-ogħla livell li ġejjin ġew modifikati mill-valuri awtomatiċi tagħhom.
- Dawn li ġejjin huma l-valuri awtomatiċi:
- SKIP_TRNG = 1
- HOLD_TRNG = 1
- MIPI_TRNG = 1
- DEM_TAP_WAIT_CNT_WIDTH = 3
- Dawn li ġejjin huma r-restrizzjonijiet tal-arloġġ użati biex jinkisbu n-numri tal-prestazzjoni:
- SCLK = 200 MHz
- Grad tal-Veloċità = −1
- It-throughput huwa kkalkulat kif ġej: (Wsa' tal-bit/Numru ta' ċikli) × Rata tal-Arloġġ (Prestazzjoni).
Storja tar-Reviżjoni
L-istorja tar-reviżjoni tiddeskrivi l-bidliet li ġew implimentati fid-dokument. Il-bidliet huma elenkati b'reviżjoni, li tibda bil-pubblikazzjoni l-aktar attwali.
Tabella 9-1. Storja tar-Reviżjoni
| Reviżjoni | Data | Deskrizzjoni |
| B | 02/2024 | Din li ġejja hija l-lista tal-bidliet fir-reviżjoni B tad-dokument:
• Aġġornat għal CoreRxIODBitAlign v2.3 • Miżjud informazzjoni tar-reġistru tal-bidliet fit-taqsima Introduzzjoni • Aġġornata 8. It-taqsima tal-Użu u l-Prestazzjoni tal-Apparat • Miżjud 7. Sezzjoni Kwistjonijiet Riżolti |
| A | 03/2022 | Din li ġejja hija l-lista tal-bidliet fir-reviżjoni A tad-dokument:
• Id-dokument ġie emigrat għall-mudell tal-Mikroċipp • In-numru tad-dokument inbidel minn 50200861 għal DS50003255 |
| 3 | — | Din li ġejja hija l-lista tal-bidliet fir-reviżjoni 3 tad-dokument:
• Aġġornata għal CoreRxIODBitAlign v2.2. • Aġġornata l-gwida tal-utent għas-sinjali tal-għajnejn tad-dejta tax-xellug u tal-lemin fin-naħa ta 'fuq. Għal informazzjoni addizzjonali, irreferi għal Figura 2-1 u 3.2. Portijiet. |
| 2 | — | Din li ġejja hija l-lista tal-bidliet fir-reviżjoni 2 tad-dokument:
• Aġġornata għal CoreRxIODBitAlign v2.1. • Aġġornat: 2. Deskrizzjoni Funzjonali u 5. Dijagrammi taż-żmien. |
| 1 | — | Ir-Reviżjoni 1.0 kienet l-ewwel pubblikazzjoni ta’ dan id-dokument. Maħluq għal CoreRxIODBitAlign v2.0. |
Appoġġ FPGA Microchip
- Il-grupp ta' prodotti Microchip FPGA jappoġġja l-prodotti tiegħu b'diversi servizzi ta' appoġġ, inkluż is-Servizz tal-Klijent, iċ-Ċentru ta' Appoġġ Tekniku tal-Klijent, websit, u uffiċċji tal-bejgħ madwar id-dinja.
- Il-klijenti huma ssuġġeriti li jżuru r-riżorsi onlajn tal-Mikroċippa qabel ma jikkuntattjaw lill-appoġġ peress li huwa probabbli ħafna li l-mistoqsijiet tagħhom diġà ġew imwieġba.
- Ikkuntattja liċ-Ċentru ta' Appoġġ Tekniku permezz tal- websit fuq www.microchip.com/support. Semmi l-
- Numru tal-Parti tal-Apparat FPGA, agħżel il-kategorija tal-każ xierqa, u ttella 'disinn files filwaqt li toħloq każ ta ' appoġġ tekniku.
- Ikkuntattja lis-Servizz tal-Klijent għal appoġġ mhux tekniku tal-prodott, bħall-ipprezzar tal-prodott, titjib tal-prodott, informazzjoni ta’ aġġornament, status tal-ordni, u awtorizzazzjoni.
- Mill-Amerika ta' Fuq, ċempel 8002621060
- Mill-bqija tad-dinja, ċempel 6503184460
- Fax, minn kullimkien fid-dinja, 6503188044
Informazzjoni dwar il-Mikroċippa
Il-Mikroċippa Websit
- Microchip jipprovdi appoġġ onlajn permezz tagħna websit fuq www.microchip.com/. Dan websit huwa użat biex tagħmel files u informazzjoni faċilment disponibbli għall-klijenti. Uħud mill-kontenut disponibbli jinkludi:
- Appoġġ għall-Prodott – Datasheets u errata, noti tal-applikazzjoni u sample programmi, riżorsi tad-disinn, gwidi tal-utent u dokumenti ta 'appoġġ tal-ħardwer, l-aħħar rilaxxi ta' softwer u softwer arkivjat
- Appoġġ Tekniku Ġenerali – Mistoqsijiet Frekwenti (FAQs), talbiet ta’ appoġġ tekniku, gruppi ta’ diskussjoni onlajn, lista tal-membri tal-programm tal-imsieħba tad-disinn ta’ Microchip
- Negozju tal-Mikroċippa - Selettur tal-prodotti u gwidi għall-ordnijiet, l-aħħar stqarrijiet għall-istampa tal-Mikroċippa, lista ta’ seminars u avvenimenti, listi ta’ uffiċċji tal-bejgħ tal-Mikroċippa, distributuri, u rappreżentanti tal-fabbrika
Servizz ta' Notifika ta' Bidla fil-Prodott
- Is-servizz ta 'notifika tal-bidla tal-prodott ta' Microchip jgħin biex iżomm lill-klijenti kurrenti dwar il-prodotti Microchip.
- L-abbonati se jirċievu notifiki bl-email kull meta jkun hemm bidliet, aġġornamenti, reviżjonijiet, jew errata relatati ma 'familja ta' prodotti speċifikata jew għodda ta 'żvilupp ta' interess.
- Biex tirreġistra, mur fuq www.microchip.com/pcn u segwi l-istruzzjonijiet tar-reġistrazzjoni.
Appoġġ għall-Klijent
- L-utenti tal-prodotti Microchip jistgħu jirċievu assistenza permezz ta’ diversi mezzi:
- Distributur jew Rappreżentant
- Uffiċċju tal-Bejgħ Lokali
- Inġinier tas-Soluzzjonijiet Inkorporati (ESE)
- Appoġġ Tekniku
- Il-klijenti għandhom jikkuntattjaw lid-distributur, ir-rappreżentant jew l-ESE tagħhom għall-appoġġ. Uffiċċji tal-bejgħ lokali huma wkoll disponibbli biex jgħinu lill-klijenti. Lista ta' uffiċċji u postijiet tal-bejgħ hija inkluża f'dan id-dokument.
- L-appoġġ tekniku huwa disponibbli permezz tal- websit fuq: www.microchip.com/support
Karatteristika tal-Protezzjoni tal-Kodiċi tat-Tagħmir tal-Mikroċippa
- Nota id-dettalji li ġejjin tal-karatteristika tal-protezzjoni tal-kodiċi fuq il-prodotti Microchip.
- Il-prodotti tal-Mikroċippa jissodisfaw l-ispeċifikazzjonijiet li jinsabu fl-Iskeda tad-Data tal-Mikroċippa partikolari tagħhom.
- Microchip jemmen li l-familja ta 'prodotti tagħha hija sigura meta tintuża fil-mod maħsub, fi ħdan l-ispeċifikazzjonijiet operattivi, u taħt kundizzjonijiet normali.
- Microchip valuri u jipproteġi b'mod aggressiv id-drittijiet tal-proprjetà intellettwali tiegħu. It-tentattivi biex jiksru l-karatteristiċi tal-protezzjoni tal-kodiċi tal-prodotti tal-Mikroċippa huma strettament ipprojbiti u jistgħu jiksru l-Att dwar id-Dritt tal-Millenju Diġitali.
- La Microchip u lanqas kwalunkwe manifattur ieħor tas-semikondutturi ma jistgħu jiggarantixxu s-sigurtà tal-kodiċi tiegħu. Il-protezzjoni tal-kodiċi ma tfissirx li qed niggarantixxu li l-prodott huwa "li ma jinkisirx".
- Il-protezzjoni tal-kodiċi qed tevolvi kontinwament. Microchip hija impenjata li ttejjeb kontinwament il-karatteristiċi tal-protezzjoni tal-kodiċi tal-prodotti tagħna.
Avviż Legali
- Din il-pubblikazzjoni u l-informazzjoni hawnhekk jistgħu jintużaw biss mal-prodotti Microchip, inkluż biex jiddisinjaw, jittestjaw, u jintegraw prodotti Microchip mal-applikazzjoni tiegħek. L-użu ta' din l-informazzjoni bi kwalunkwe mod ieħor jikser dawn it-termini. L-informazzjoni dwar l-applikazzjonijiet tal-apparat hija pprovduta biss għall-konvenjenza tiegħek u tista’ tiġi sostitwita minn aġġornamenti. Hija r-responsabbiltà tiegħek li tiżgura li l-applikazzjoni tiegħek tissodisfa l-ispeċifikazzjonijiet tiegħek. Ikkuntattja l-uffiċċju lokali tal-bejgħ tal-Mikroċippa tiegħek għal appoġġ addizzjonali jew, ikseb appoġġ addizzjonali fuq www.microchip.com/en-us/support/design-help/client-support-services.
- DIN L-INFORMAZZJONI HIJA PROVVISTA MILL-MICROCHIP “KIF INHI”. MICROCHIP MA JAGĦMEL L-EBDA RAPPREŻENTAZZJONIJIET JEW GARANZIJI TA’ KULL TIP KEMM KEMM ESPLIĊI JEW IMPLIKATI, BIL-MIKTUBA JEW ORALI, STATUTAJI JEW MOD IEĦOR, RELATATI MA’ L-INFORMAZZJONI INKLUŻI IMMA MHUX LIMITATA GĦAL KWALUNKWE GARANZIJI IMPLICITI TA’ NUQQAS TA’ Ksur, KUMMERĊJALITÀ U PARTECJENZA GĦALL-AFFARIJIET. GARANZIJI RELATATI MAL-KONDIZZJONI, KWALITÀ, JEW PRESTAZZJONI TAGĦHA.
- FL-EBDA KAŻ MIKROCHIP MA JKUN RESPONSABBLI GĦAL KWALUNKWE TELF INDIRETT, SPEĊJALI, PUNITTIVI, INĊIDENTALI, JEW KONSEKWENZJALI, ĦSARA, SPIŻA, JEW SPEJJA TA’ KULL TIP RELATATI MA’ L-INFORMAZZJONI JEW L-UŻU TAGĦHA, IKUN IKKAWŻAT, ANKE KIF JINKUN ADMIKU. IL-POSSIBILTÀ JEW IL-ĦSANI HUMA PREVABBIL. SAL-ESTENT SĦIĦ PERMESS MILL-LIĠI, IR-RESPONSABBILTÀ TOTALI TA’ MICROCHIP DWAR KOLLHA TALBIET B’KULL MOD RELATATI MA’ L-INFORMAZZJONI JEW L-UŻU TAGĦHA MHUX SE TAQBED MILL-NUMRU TA’ MIŻATI, JEKK HEKK, LI INTI ĦALLAS DIRETTAMENT LILL-MICROCHIP GĦALL-INFORMAZZJONI.
- L-użu ta 'apparati Microchip f'applikazzjonijiet ta' appoġġ għall-ħajja u/jew sigurtà huwa kompletament għar-riskju tax-xerrej, u x-xerrej jaqbel li jiddefendi, jindennizza, u jżomm lil Microchip mingħajr ħsara minn kwalunkwe danni, pretensjonijiet, ilbiesi, jew spejjeż li jirriżultaw minn tali użu. L-ebda liċenzja ma tingħata, impliċitament jew mod ieħor, taħt xi drittijiet ta' proprjetà intellettwali ta' Microchip sakemm ma jkunx iddikjarat mod ieħor.
Trademarks
- L-isem u l-logo tal-Mikroċippa, il-logo tal-Mikroċippa, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStyluuchs, MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, logo MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, u XMEGA huma trademarks reġistrati ta' Microchip Technology Incorporated fl-Istati Uniti u f'pajjiżi oħra.
- AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, bank tal-mutur, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld , TimeCesium, TimeHub, TimePictra, TimeProvider, u ZL huma trademarks reġistrati ta' Microchip Technology Incorporated fl-Istati Uniti
- Soppressjoni taċ-ċavetta adjaċenti, AKS, Analog-for-the-Digital Age, Kwalunkwe Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM Media Matching, Dynamic Matching. , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, Programmazzjoni Serjali In-Circuit, ICSP, INICnet, Parallelment Intelliġenti, IntelliMOS, Konnettività Inter-Chip, JitterBlocker, Knob-on-Display, MarginLink, maxC maxView, membrana, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon, REAL QMaxRTx, Ripple RTG4, SAM-ICE, Serial Quad I/O,
- mappa sempliċi, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock,
- XpressConnect u ZENA huma trademarks ta' Microchip Technology Incorporated fl-Istati Uniti u f'pajjiżi oħra.
- SQTP hija marka ta' servizz ta' Microchip Technology Incorporated fl-Istati Uniti
- Il-logo Adaptec, Frequency on Demand, Silicon Storage Technology, u Symmcom huma trademarks reġistrati ta' Microchip Technology Inc. f'pajjiżi oħra.
- GestIC hija trademark reġistrata ta' Microchip Technology Germany II GmbH & Co. KG, sussidjarja ta' Microchip Technology Inc., f'pajjiżi oħra.
- It-trademarks l-oħra kollha msemmija hawn huma l-proprjetà tal-kumpaniji rispettivi tagħhom.
- © 2024, Microchip Technology Incorporated u s-sussidjarji tagħha. Id-Drittijiet Kollha Riservati.
- ISBN: 9781668339879
Sistema ta 'Ġestjoni tal-Kwalità
- Għal informazzjoni dwar is-Sistemi ta' Ġestjoni tal-Kwalità ta' Microchip, jekk jogħġbok żur www.microchip.com/quality.
Bejgħ u Servizz mad-dinja kollha
| L-AMERIKA | ASJA/PAĊIFIKU | ASJA/PAĊIFIKU | L-EWROPA |
| Korporattiva Uffiċċju
2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 Appoġġ Tekniku: www.microchip.com/support Web Indirizz: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Fax: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 Ġdid York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 Fax: 905-695-2078 |
Awstralja – Sydney
Tel: 61-2-9868-6733 Iċ-Ċina – Beijing Tel: 86-10-8569-7000 Iċ-Ċina – Chengdu Tel: 86-28-8665-5511 Iċ-Ċina – Chongqing Tel: 86-23-8980-9588 Iċ-Ċina – Dongguan Tel: 86-769-8702-9880 Ċina – Guangzhou Tel: 86-20-8755-8029 Iċ-Ċina – Hangzhou Tel: 86-571-8792-8115 Iċ-Ċina – Ħong Kong SAR Tel: 852-2943-5100 Iċ-Ċina – Nanjing Tel: 86-25-8473-2460 Iċ-Ċina – Qingdao Tel: 86-532-8502-7355 Iċ-Ċina – Shanghai Tel: 86-21-3326-8000 Iċ-Ċina – Shenyang Tel: 86-24-2334-2829 Ċina – Shenzhen Tel: 86-755-8864-2200 Iċ-Ċina – Suzhou Tel: 86-186-6233-1526 Iċ-Ċina – Wuhan Tel: 86-27-5980-5300 Iċ-Ċina – Xian Tel: 86-29-8833-7252 Iċ-Ċina – Xiamen Tel: 86-592-2388138 Iċ-Ċina – Zhuhai Tel: 86-756-3210040 |
Indja – Bangalore
Tel: 91-80-3090-4444 Indja – New Delhi Tel: 91-11-4160-8631 Indja – Pune Tel: 91-20-4121-0141 Ġappun – Osaka Tel: 81-6-6152-7160 Ġappun – Tokyo Tel: 81-3-6880- 3770 Korea – Daegu Tel: 82-53-744-4301 Korea – Seoul Tel: 82-2-554-7200 Malasja – Kuala Lumpur Tel: 60-3-7651-7906 Malasja – Penang Tel: 60-4-227-8870 Filippini – Manila Tel: 63-2-634-9065 Singapor Tel: 65-6334-8870 Tajwan – Hsin Chu Tel: 886-3-577-8366 Tajwan – Kaohsiung Tel: 886-7-213-7830 Tajwan – Tajpej Tel: 886-2-2508-8600 Tajlandja – Bangkok Tel: 66-2-694-1351 Vjetnam – Ho Chi Minh Tel: 84-28-5448-2100 |
L-Awstrija – Wels
Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 id-Danimarka – Kopenħagen Tel: 45-4485-5910 Fax: 45-4485-2829 Finlandja – Espoo Tel: 358-9-4520-820 Franza – Pariġi Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 il-Ġermanja – garching Tel: 49-8931-9700 il-Ġermanja – Haan Tel: 49-2129-3766400 il-Ġermanja – Heilbronn Tel: 49-7131-72400 il-Ġermanja – Karlsruhe Tel: 49-721-625370 il-Ġermanja – Munich Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 il-Ġermanja – Rosenheim Tel: 49-8031-354-560 Iżrael – Ra'anana Tel: 972-9-744-7705 Italja – Milan Tel: 39-0331-742611 Fax: 39-0331-466781 L-Italja – Padova Tel: 39-049-7625286 Olanda – Drunen Tel: 31-416-690399 Fax: 31-416-690340 Norveġja – Trondheim Tel: 47-72884388 Polonja – Varsavja Tel: 48-22-3325737 ir-Rumanija – Bukarest Tel: 40-21-407-87-50 Spanja – Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 L-Isvezja – Gothenburg Tel: 46-31-704-60-40 L-Isvezja – Stokkolma Tel: 46-8-5090-4654 Renju Unit – Wokingham Tel: 44-118-921-5800 Fax: 44-118-921-5820 |
Dokumenti / Riżorsi
 |
MICROCHIP v2.3 Gen 2 Device Controller [pdfGwida għall-Utent v2.3, v2.2, v2.3 Gen 2 Device Controller, v2.3, Gen 2 Device Controller, Device Controller, Controller |
