MICROCHIP v2.3 Gen 2 Piranti Controller

Pambuka

Takon Pitakonan

IP latihan umum CoreRxIODBitAlign iki digunakake ing blok gearing IO ing jalur Rx kanggo Bit Alignment bebas saka data utawa protokol sing digunakake. CoreRxIODBitAlign ngijini sampeyan kanggo nyetel wektu tundha ing path data relatif kanggo path jam.

CoreRxIODBitAlign Ringkesan

Informasi Log Ganti CoreRxIODBitAlign

Bagian iki nyedhiyakake luwih lengkapview fitur sing mentas digabung, diwiwiti karo rilis paling anyar. Kanggo informasi luwih lengkap babagan masalah sing ditanggulangi, deleng bagean 7. Masalah sing ditanggulangi.

Fitur

Takon Pitakonan

CoreRxIODBitAlign nduweni fitur ing ngisor iki:

• Ndhukung Bit Alignment karo Jembar Mripat sing beda 1–7
• Ndhukung beda Fabric Double Data Rate (DDR) Mode 2/4/3p5/5
• Ndhukung mekanisme Skip lan Wiwiti maneh / Tahan
• Ndhukung pelatihan Mobile Industry Processor Interface (MIPI) liwat LP signaling Start of Frame
• Ndhukung 256 Tundha Tutul kanggo Bit Alignment

Deskripsi Fungsional

Takon Pitakonan

CoreRxIODBitAlign karo Rx IOD Interface

Takon Pitakonan

Tokoh ing ngisor iki nuduhake diagram blok tingkat dhuwur saka CoreRxIODBitAlign.

• Katrangan kasebut nuduhake CoreRxIODBitAlign sing ndhukung piranti PolarFire® lan PolarFire SoC.
• CoreRxIODBitAlign nindakake latihan lan uga tanggung jawab kanggo interfacing piranti IO Digital (IOD) lan IO Gearing (IOG) kanggo ndhukung minangka sumber dinamis kanthi nyetel wektu tundha kanggo njupuk data kanthi bener.
• Alur mekanisme latihan lengkap diterangake ing bagean 5. Diagram Wektu.
• CoreRxIODBitAlign dinamis ndhukung nambah utawa mbusak wektu tundha saka path data relatif kanggo path jam. Ing kene RX_DDRX_DYN Interface nyedhiyakake kontrol menyang CoreRxIODBitAlign kanggo nindakake latihan margin jam-kanggo-data kanthi nambahake tundha tunyuk ing arah munggah. CoreRxIODBitAlign, ing siji kanggo mengko review (saben nambah tundha tunyuk), nyimpen panji status umpan balik saka RX_DDRX_DYN Interface.
• CoreRxIODBitAlign nerusake latihan kanggo saben kenaikan tunyuk nganti Antarmuka RX_DDRX_DYN tekan kondisi sing ora ana.
• Pungkasan, CoreRxIODBitAlign nyapu panji status umpan balik lengkap. Langkah iki ngoptimalake lan ngetung alignment bit saka data dadi 90 derajat tengah saka sudhut jam.
• Tundha tunyuk sing diwilang pungkasan dimuat ing Antarmuka RX_DDRX_DYN kanggo ngrampungake latihan alignment bit.
• Fitur sing didhukung dening CoreRxIODBitAlign iki kadhaptar kanthi rinci kaya ing ngisor iki.

Mekanisme Re-training Dinamis

Takon Pitakonan

• CoreRxIODBitAlign terus-terusan ngawasi gendera Status Umpan Balik (IOD_EARLY/IOD_LATE) lan mriksa yen gendera ganti.
• IP pisanan nyetel tunyuk sing wis diwilang sadurunge kanthi +/- 4 tunyuk kanthi arah munggah utawa mudhun. Malah banjur, yen gendéra malih, IP maneh micu latihan maneh.

Mekanisme Tahan (Takon Pitakonan)

• Fitur iki digunakake nalika latihan kudu ing negara ditahan. BIT_ALGN_HOLD minangka input adhedhasar tingkat aktif-dhuwur lan kudu ditegesake kanggo terus lan de-asserted kanggo nerusake latihan.
• Parameter HOLD_TRNG kudu disetel dadi 1 ing configurator kanggo ngaktifake fitur iki. Parameter iki disetel dadi 0 kanthi standar.

Mekanisme Wiwiti maneh (Takon Pitakonan)

• Fitur iki digunakake kanggo miwiti maneh latihan. Kanggo miwiti maneh latihan, input BIT_ALGN_RSTRT kudu ditegesake kanggo siji jam pulsa Serial Clock (SCLK).
• Iki miwiti reset IP sing alus, sing ngreset BIT_ALGN_DONE dadi 0 lan BIT_ALGN_START dadi 1.

Mekanisme Skip (Takon Pitakonan)

• Fitur iki digunakake nalika latihan ora dibutuhake, lan latihan lengkap bisa dilewati. BIT_ALGN_SKIP minangka input adhedhasar tingkat aktif lan kudu ditegesake kanggo ngliwati latihan lengkap.
• Parameter SKIP_TRNG kudu disetel dadi 1 ing configurator kanggo ngaktifake fitur iki. Parameter iki disetel dadi 0 kanthi standar.

Mekanisme Pelatihan berbasis MIPI (Takon Pitakonan)

• Parameter MIPI_TRNG kudu disetel dadi 1 ing configurator kanggo ngaktifake fitur iki. Yen disetel, port input LP_IN ditambahake menyang CoreRxIODBitAlign.
• IP ndeteksi pinggiran Mudhun saka port input LP_IN, kang nuduhake wiwitan bener pigura kanggo miwiti latihan.

Parameter CoreRxIODBitAlign lan Sinyal Antarmuka

Takon Pitakonan

Parameter GUI Konfigurasi (Takon Pitakonan)

Ora ana paramèter konfigurasi kanggo release inti iki.

Pelabuhan (Takon Pitakonan)

Tabel ing ngisor iki nampilake sinyal input lan output sing digunakake ing desain CoreRxIODBitAlign.

Tabel 3-1. Sinyal Input lan Output

Ngleksanakake CoreRxIODBitAlign ing Libero Design Suite

Takon Pitakonan

SmartDesign (Takon Pitakonan)

• CoreRxIODBitAlign wis diinstal ing lingkungan desain penyebaran IP SmartDesign. Gambar ing ngisor iki nuduhake mantanample saka instantiated CoreRxIODBitAlign.
• Inti dikonfigurasi nggunakake jendhela konfigurasi ing SmartDesign, minangka ditampilake ing Figure 4-2.
• Kanggo informasi luwih lengkap babagan nggunakake SmartDesign kanggo instantiate lan generate intine, ndeleng Pandhuan pangguna SmartDesign.

Konfigurasi CoreRxIODBitAlign ing SmartDesign (Takon Pitakonan)

• Inti dikonfigurasi nggunakake GUI konfigurasi ing SmartDesign minangka ditampilake ing gambar ing ngisor iki.

Aliran Simulasi (Takon Pitakonan)

• Testbench pangguna kanggo CoreRxIODBitAlign kalebu ing kabeh rilis.
• Kanggo mbukak simulasi, tindakake langkah ing ngisor iki: pilih aliran Testbench pangguna ing SmartDesign, banjur klik Simpen lan Generate ing panel Generate.
• Testbench pangguna dipilih liwat GUI Konfigurasi testbench inti. Nalika SmartDesign ngasilake proyek Libero® SoC, nginstal testbench pangguna files.
• Kanggo mbukak testbench pangguna, atur root desain menyang instantiation CoreRxIODBitAlign ing panel hierarki desain Libero SoC, banjur klik Simulasi ing jendhela Libero SoC Design Flow.
• Iki invokes ModelSim® lan kanthi otomatis mbukak simulasi.
• Gambar ing ngisor iki nuduhake mantanampsubsistem simulasi. Iku nggunakake komponen IOG_IOD DDRX4 lan DDTX4 ing mode loopback karo CoreRxIODBitAlign kanggo simulasi.
• Ing kene, data PRBS sing diasilake dikirim dening DDTX4 kanthi serial menyang DDRX4 lan pungkasane, pamriksa PRBS digunakake kanggo mriksa integritas data sawise latihan rampung.

Sintesis ing Libero SoC (Takon Pitakonan)

• Kanggo mbukak sintesis karo konfigurasi sing dipilih ing GUI konfigurasi, nyetel ROOT desain jumbuh. Ing Implement Design, ing tab Design Flow, klik-tengen ing Synthesize banjur klik Run.

Panggonan lan Rute ing Libero SoC (Takon Pitakonan)

• Sawise nyetel ROOT desain jumbuh lan mbukak Sintesis. Ing Implement Design ing tab Design Flow, klik-tengen ing Place and Route, banjur klik Run.

Integrasi Sistem (Takon Pitakonan)

• Bagean iki menehi pitunjuk kanggo nggampangake integrasi CoreRxIODBitAlign.
• Rx/Tx IOG sing digunakake ndhukung akeh mode input lan output. Data lan tarif jam iki bisa uga luwih alon lan ing sawetara kasus luwih cepet, adhedhasar karakterisasi silikon pungkasan.
• Tabel ing ngisor iki nampilake data lan tingkat jam.

Tabel 4-1. Data lan Clock Rate

Gambar ing ngisor iki nuduhake mantanampintegrasi subsistem CoreRXIODBitAlign.

• Subsistem sadurunge nggunakake komponen IOG_IOD DDRX4 lan DDTX4 ing mode Loopback karo CoreRxIODBitAlign kanggo simulasi. Ing kene, data PRBS sing diasilake dikirim dening IOG_IOD_DDRTX4_0, kanthi serial menyang IOG_IOD_DDRX4_PF_0.
• CoreRxIODBitAlign nindakake latihan (BIT_ALIGN_START disetel dadi 1, BIT_ALIGN_DONE disetel dadi 0) kanthi komponen IOG_IOD_DDRX4_PF_0, lan pungkasane, sawise latihan rampung (BIT_ALIGN_START disetel dadi 0, BIT_ALIGN_DONE disetel dadi 1) mriksa integritas data PRBS digunakake kanggo mriksa integritas data.

Testbench (Takon Pitakonan)

• Testbench manunggal digunakake kanggo verifikasi lan nyoba CoreRxIODBitAlign disebut testbench pangguna.

Pangguna Testbench (Takon Pitakonan)

• Testbench pangguna kalebu karo rilis CoreRxIODBitAlign sing verifikasi sawetara fitur saka CoreRxIODBitAlign. Tokoh ing ngisor iki nuduhake testbench pangguna CoreRxIODBitAlign.
• Kaya sing ditampilake ing gambar sadurunge, testbench pangguna kalebu Microchip DirectCore CoreRxIODBitAlign DUT, PRBS_GEN, PRBS_CHK, CCC, IOG_IOD_TX, lan IOG_IOD_RX kanggo verifikasi ing mode Loopback.
• Clock Conditioning Circuit (CCC) nyopir CORE_CLK lan IO_CLK nalika jam stabil.
• PRBS_GEN drive data podo kanggo IOG_IOD_TX, lan banjur IOG_ID_RX nampa data serial ing podo karo.
• CoreRxIODBitAlign DUT nindakake latihan nganggo sinyal IOD_CTRL. Sawise latihan rampung, blok PRBS_CHK diaktifake kanggo mriksa data saka blok IOG_IOD_RX kanggo integritas data.
• penting: Testbench pangguna mung ndhukung konfigurasi tetep.

Diagram wektu

(Takon Pitakonan)

• Bagean iki nggambarake diagram wektu saka CoreRxIODBitAlign.

Diagram Wektu Latihan CoreRxIODBitAlign (Takon Pitakonan)

• Diagram wektu ing ngisor iki minangka contoample saka urutan latihan karo paramèter ing ngisor iki.
• CoreRxIODBitAlign dianggo adhedhasar jam kain utawa SCLK, utawa OUT2_FABCLK_ * saka komponen CCC utawa PLL, lan komponen PF_IOD_GENERIC_RX IOD digunakake adhedhasar OUT * _HS_IO_CLK_ * utawa jam Bank utawa BCLK kanggo dicokot Alignment. Ing kene, komponen PF_IOD_GENERIC_RX IOD nampa data serial kanggo keselarasan bit. Kanggo example, yen tingkat data dibutuhake 1000 Mbps ing mode Kain DDRx4, kudu OUT2_FABCLK_0 utawa SCLK saka komponen PLL utawa CCC minangka 125 MHz lan OUT0_HS_IO_CLK_0 utawa BCLK kanggo PF_IOD_GENERIC_RX kudu 500 MHz.
• CoreRxIODBitAlign miwiti latihan sawise PLL_LOCK stabil lan mimpin dhuwur. Banjur miwiti latihan kanthi nyopir BIT_ALGN_START minangka dhuwur lan BIT_ALGN_DONE minangka kurang lan banjur nyopir output BIT_ALGN_LOAD kanggo mbukak setelan gawan ing komponen PF_IOD_GENERIC_RX. BIT_ALGN_CLR_FLGS digunakake kanggo mbusak gendera IOD_EARLY, IOD_LATE, lan BIT_ALGN_OOR.
• CoreRxIODBitAlign nerusake karo BIT_ALGN_MOVE banjur BIT_ALGN_CLR_FLGS kanggo saben TAP lan ngrekam gendera IOD_EARLY lan IOD_LATE. Sawise BIT_ALGN_OOR disetel dhuwur dening komponen PF_IOD_GENERIC_RX, CoreRxIODBitAlign nyapu flag AWAL lan LATE sing direkam lan nemokake gendéra Awal lan Pungkasan sing optimal kanggo ngetung tundha TAP sing dibutuhake kanggo alignment bit jam lan data.
• CoreRxIODBitAlign ngemot wektu tundha TAP sing diwilang lan nyopir BIT_ALGN_START sithik lan BIT_ALGN_DONE dhuwur kanggo nunjukake rampunge latihan.
• CoreRxIODBitAlign nerusake latihan maneh kanthi dinamis yen ndeteksi pratelan umpan balik IOD_EARLY utawa IOD_LATE sing rame saka komponen PF_IOD_GENERIC_RX. Ing kene, BIT_ALGN_DONE direset lan didorong mudhun lan BIT_ALGN_START didhuwur maneh dening CoreRxIODBitAlign kanggo nunjukake latihan maneh. Counter wektu entek nalika tekan kondisi wektu entek, negesake BIT_ALGN_ERR ing pungkasan latihan.
• CoreRxIODBitAlign uga nyedhiyakake mekanisme restart kanggo pangguna pungkasan kanggo miwiti maneh latihan yen dibutuhake. Input BIT_ALGN_RSTRT aktif-dhuwur pulsa kudu mimpin dhuwur, contoneample, wolung jam.
• Ing kene BIT_ALGN_DONE wis direset lan mimpin kurang, lan BIT_ALGN_START mimpin maneh dhuwur dening CoreRxIODBitAlign, kanggo nunjukaké wiwitan anyar saka latihan.
• CoreRxIODBitAlign uga nyedhiyakake mekanisme nyekeli kanggo nahan latihan ing tengah. Ing kene parameter HOLD_TRNG kudu disetel dadi 1, banjur CoreRxIODBitAlign nggunakake input BIT_ALGN_HOLD lan kudu ngetutake level aktif-dhuwur nganti mbutuhake CoreRxIODBitAlign kanggo terus latihan lan banjur nerusake latihan sawise input BIT_ALGN_HOLD kurang.

Referensi Tambahan

(Takon Pitakonan)

• Bagian iki nyedhiyakake dhaptar informasi tambahan.
• Kanggo nganyari lan informasi tambahan babagan piranti lunak, piranti, lan hardware, bukak kaca Kekayaan Intelektual ing Inti Kekayaan Intelektual FPGA Microchip.

Masalah sing Dikenal lan Solusi (Takon Pitakonan)

• Ora ana watesan utawa solusi sing dingerteni ing CoreRxIODBitAlign v2.3.

Fitur lan Piranti sing dihentikan (Takon Pitakonan)

• Ora ana fitur lan piranti sing mandheg ing CoreRxIODBitAlign v2.3.

Masalah sing Ditanggulangi

(Takon Pitakonan)

• Tabel ing ngisor iki nampilake kabeh masalah sing ditanggulangi kanggo macem-macem rilis CoreRxIODbitAlign.

Tabel 7-1. Masalah sing Ditanggulangi

Panggunaan lan Kinerja Piranti

(Takon Pitakonan)

Makro CoreRxIODBitAlign dileksanakake ing kulawarga sing kadhaptar ing tabel ing ngisor iki.

Tabel 8-1. Panggunaan lan Kinerja Piranti

• Penting: Ing data ing tabel sadurunge digayuh nggunakake Libero® SoC v2023.2.
• Data ing tabel sadurunge digayuh nggunakake setelan sintesis lan tata letak sing khas.
• Paramèter GUI konfigurasi tingkat ndhuwur ing ngisor iki wis diowahi saka nilai standar.
• Ing ngisor iki minangka nilai standar:
  • SKIP_TRNG = 1
  • HOLD_TRNG = 1
  • MIPI_TRNG = 1
  • DEM_TAP_WAIT_CNT_WIDTH = 3
• Ing ngisor iki watesan jam sing digunakake kanggo nggayuh angka kinerja:
  • SCLK = 200 MHz
  • Kelas Kacepetan = −1
• Throughput diitung kaya ing ngisor iki: (Bit width/Jumlah siklus) × Clock Rate (Performance).

Riwayat Revisi

(Takon Pitakonan)

Riwayat revisi nggambarake owah-owahan sing ditindakake ing dokumen kasebut. Owah-owahan kasebut didhaptar kanthi revisi, diwiwiti saka publikasi paling anyar.

Tabel 9-1. Riwayat Revisi

Dhukungan FPGA Microchip

• Klompok produk Microchip FPGA ndhukung produk karo macem-macem layanan dhukungan, kalebu Layanan Pelanggan, Pusat Dhukungan Teknis Pelanggan, a websitus, lan kantor sales donya.
• Pelanggan disaranake ngunjungi sumber online Microchip sadurunge ngubungi dhukungan amarga kemungkinan pitakone wis dijawab.
• Hubungi Pusat Dhukungan Teknis liwat websitus ing www.microchip.com/support. Sebutake
• Nomer Part Piranti FPGA, pilih kategori kasus sing cocog, lan upload desain files nalika nggawe cilik support technical.
• Hubungi Layanan Pelanggan kanggo dhukungan produk non-teknis, kayata rega produk, upgrade produk, informasi nganyari, status pesenan, lan wewenang.
• Saka Amerika Utara, telpon 8002621060
• Saka negara liya, hubungi 6503184460
• Fax, saka ngendi wae ing donya, 6503188044

Informasi Microchip

Microchip kasebut Websitus

• Microchip nyedhiyakake dhukungan online liwat kita websitus ing www.microchip.com/. Iki websitus digunakake kanggo nggawe files lan informasi gampang kasedhiya kanggo pelanggan. Sawetara konten sing kasedhiya kalebu:
• Dhukungan produk - Lembar data lan kesalahan, cathetan aplikasi lan sampprogram le, sumber desain, Panuntun pangguna lan dokumen support hardware, Rilis piranti lunak paling anyar lan piranti lunak arsip
• Dhukungan Teknis Umum - Pitakonan sing Sering Ditakoni (FAQ), panjalukan dhukungan teknis, grup diskusi online, daftar anggota program mitra desain Microchip
• Bisnis Microchip - Pandhuan pamilih lan pesenan produk, siaran pers Microchip paling anyar, dhaptar seminar lan acara, dhaptar kantor penjualan Microchip, distributor, lan perwakilan pabrik

Layanan Notifikasi Ganti Produk

• Layanan kabar pangowahan produk Microchip mbantu para pelanggan tetep saiki ing produk Microchip.
• Pelanggan bakal nampa kabar email yen ana owah-owahan, nganyari, revisi, utawa kesalahan sing ana gandhengane karo kulawarga produk utawa alat pangembangan sing dikarepake.
• Kanggo ndhaftar, pindhah menyang www.microchip.com/pcn lan tindakake pandhuan registrasi.

Dhukungan Pelanggan

• Pangguna produk Microchip bisa nampa pitulung liwat sawetara saluran:
• Distributor utawa Perwakilan
• Kantor Penjualan Lokal
• Embedded Solution Engineer (ESE)
• Dhukungan Teknis
• Pelanggan kudu ngontak distributor, perwakilan, utawa ESE kanggo dhukungan. Kantor penjualan lokal uga kasedhiya kanggo mbantu para pelanggan. Dhaptar kantor penjualan lan lokasi kalebu ing dokumen iki.
• Dhukungan teknis kasedhiya liwat websitus ing: www.microchip.com/support

Fitur Proteksi Kode Piranti Microchip

• Cathetan rincian ing ngisor iki fitur pangayoman kode ing produk Microchip.
• Produk Microchip cocog karo spesifikasi sing ana ing Lembar Data Microchip tartamtu.
• Microchip percaya yen kulawarga produk kasebut aman nalika digunakake kanthi cara sing dikarepake, ing spesifikasi operasi, lan ing kahanan normal.
• Nilai Microchip lan agresif nglindhungi hak properti intelektual sawijining. Usaha kanggo nglanggar fitur perlindungan kode produk Microchip dilarang banget lan bisa uga nglanggar Digital Millennium Copyright Act.
• Microchip utawa pabrikan semikonduktor liyane ora bisa njamin keamanan kode kasebut. Proteksi kode ora ateges manawa produk kasebut "ora bisa dipecah".
• Proteksi kode terus berkembang. Microchip nduweni komitmen kanggo terus ningkatake fitur perlindungan kode produk kita.

Kabar Legal

• Publikasi iki lan informasi ing kene mung bisa digunakake karo produk Microchip, kalebu kanggo ngrancang, nguji, lan nggabungake produk Microchip karo aplikasi sampeyan. Panganggone informasi iki kanthi cara liya nglanggar syarat kasebut. Informasi babagan aplikasi piranti diwenehake mung kanggo penak lan bisa diganti karo nganyari. Sampeyan tanggung jawab kanggo mesthekake yen aplikasi sampeyan cocog karo spesifikasi sampeyan. Hubungi kantor sales Microchip lokal kanggo dhukungan tambahan utawa, entuk dhukungan tambahan ing www.microchip.com/en-us/support/design-help/client-support-services.
• INFORMASI IKI DISEDIAKAN BY MICROCHIP "AS IS". MICROCHIP TANPA REPRESENTASI UTAWA JAMINAN APA SAJA APA SAJA UTAWA TERSURAT, TERTULIS UTAWA LISAN, STATUTORY UTAWA LAIN, sing ana hubungane karo informasi kasebut kalebu nanging ora winates karo JAMINAN NON-INFLARITY, NON-INFRINGEMENT. TUJUAN, Utawa JAMINAN sing ana gandhengane karo KONDISI, KUALITAS, UTAWA KINERJA.
• MICROCHIP ORA TANGGUH TANGGUNG JAWAB ANGGARAN, KHUSUS, PUNITIF, INSIDENTAL, UTAWA KONSEKUENSI, RUGI, KERUSAKAN, BIAYA, UTAWA BAYARAN APA SAJA KANGGO ING INFORMASI UTAWA PENGGUNAAN, NANGING SING DIBUNTAK, SANAYAN IKI KEMUNGKINAN UTAWA KERUSAKAN SING BISA. SAKA FULLEST diijini dening hukum, tanggung jawab TOTAL MICROCHIP ing kabeh pratelan ing sembarang cara sing ana hubungane karo informasi utawa panggunaan ora ngluwihi nomer biaya, yen ana, sing wis mbayar langsung menyang microchip kanggo informasi.
• Panggunaan piranti Microchip ing support urip lan / utawa aplikasi safety tanggung ing resiko panuku, lan panuku setuju kanggo defend, indemnify, lan terus Microchip mbebayani saka karusakan, claims, cocog, utawa expenses asil saka nggunakake kuwi. Ora ana lisensi sing diwenehake, kanthi implisit utawa liya, miturut hak properti intelektual Microchip kajaba nyatakake.

merek dagang

• Jeneng lan logo Microchip, logo Microchip, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, lan XMEGA minangka merek dagang kadhaptar saka Microchip Technology Incorporated ing AS lan negara liya.
• AgileSwitch, ClockWorks, Perusahaan Solusi Kontrol Embedded, EtherSynch, Flashtec, Kontrol Kacepetan Hiper, Beban HyperLight, Libero, bangku motor, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld , TimeCesium, TimeHub, TimePictra, TimeProvider, lan ZL minangka merek dagang kadhaptar saka Microchip Technology Incorporated ing AS
• Penindasan Tombol Adjacent, AKS, Analog-kanggo-Digital Age, Kapasitor Apa wae, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net Average Matching, Dynamic Matching , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralling, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, MarginLink, maxC maksView, membran, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O,
• peta sederhana, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock,
• XpressConnect lan ZENA minangka merek dagang saka Microchip Technology Incorporated ing AS lan negara liyane.
• SQTP minangka tandha layanan saka Microchip Technology Incorporated ing AS
• Logo Adaptec, Frequency on Demand, Silicon Storage Technology, lan Symmcom minangka merek dagang kadhaptar saka Microchip Technology Inc. ing negara liya.
• GestIC minangka merek dagang kadhaptar saka Microchip Technology Germany II GmbH & Co. KG, anak perusahaan saka Microchip Technology Inc., ing negara liya.
• Kabeh merek dagang liyane sing kasebut ing kene minangka properti saka perusahaan kasebut.
• © 2024, Microchip Technology Incorporated lan anak perusahaan. Kabeh hak dilindhungi undhang-undhang.
• ISBN: 9781668339879

Sistem Manajemen Mutu

• Kanggo informasi babagan Sistem Manajemen Kualitas Microchip, bukak www.microchip.com/quality.

Dodolan lan Layanan ing saindenging jagad

Dokumen / Sumber Daya

MICROCHIP v2.3 Gen 2 Piranti Controller [pdf] Pandhuan pangguna v2.3, v2.2, v2.3 Pengontrol Piranti Gen 2, v2.3, Pengontrol Piranti Gen 2, Pengontrol Piranti, Pengontrol

Referensi

• Manual pangguna