MICROCHIP v2.3 Gen 2 Toestelbeheerder
Inleiding
Hierdie CoreRxIODBitAlign generiese opleiding IP word gebruik in die IO ratblok in die Rx pad vir Bit Alignment onafhanklik van die data of protokol wat gebruik word. Die CoreRxIODBitAlign laat jou toe om die vertraging in die datapad relatief tot die klokpad aan te pas.
CoreRxIODBitAlign Opsomming
| Kern Weergawe | Hierdie dokument is van toepassing op CoreRxIODBitAlign v2.3 |
| Ondersteunde toestel | CoreRxIODBitAlign ondersteun die volgende gesinne: |
| Families | • PolarFire® SoC |
| • PolarFire | |
| Let wel: Vir bykomende inligting, besoek die produk bladsy | |
| Ondersteunde Tool Flow | Vereis Libero® SoC v12.0 of later vrystellings |
| Ondersteunde koppelvlakke | — |
| Lisensiëring | CoreRxIODBitAlign vereis nie 'n lisensie nie |
| Installasie-instruksies | CoreRxIODBitAlign moet outomaties by die IP-katalogus van Libero SoC-sagteware geïnstalleer word deur die IP-katalogus-bywerkingsfunksie in Libero SoC-sagteware, of dit word met die hand van die katalogus afgelaai. Sodra die IP-kern in die Libero SoC-sagteware IP-katalogus geïnstalleer is, word dit binne SmartDesign gekonfigureer, gegenereer en geïnstantieer vir insluiting by die Libero-projek. |
| Toestelgebruik en
Prestasie |
'n Opsomming van gebruik- en prestasie-inligting vir CoreRxIODBitAlign word in 8 gelys. Toestelbenutting en Performasie |
CoreRxIODBitAlign Change Log Information
Hierdie afdeling bied 'n omvattende oorview van die nuut ingeboude kenmerke, begin met die mees onlangse vrystelling. Vir meer inligting oor die probleme wat opgelos is, sien die afdeling 7. Opgeloste kwessies.
| CoreRxIODBitAlign v2.3 | Wat is Nuut • Opgedateer vir MIPI-gebaseerde opleidingsmeganisme |
| CoreRxIODBitAlign v2.2 | Wat is nuut • Bygevoeg Left and Right EYE Tap vertraag inligting in die boonste module |
Kenmerke
CoreRxIODBitAlign het die volgende kenmerke:
- Ondersteun bietjie-belyning met verskillende oogwydtes 1–7
- Ondersteun verskillende stof dubbel datasnelheid (DDR) modusse 2/4/3p5/5
- Ondersteun Skip en Herbegin / Hou meganisme
- Ondersteun Mobile Industry Processor Interface (MIPI) opleiding deur LP sein Begin van raam
- Ondersteun 256 tikvertragings vir bitbelyning
Funksionele beskrywing
CoreRxIODBit Belyn met Rx IOD-koppelvlak
Die volgende figuur toon 'n hoëvlak blokdiagram van die CoreRxIODBitAlign.
- Die beskrywing verwys na die CoreRxIODBitAlign wat PolarFire® en PolarFire SoC-toestelle ondersteun.
- CoreRxIODBitAlign voer opleiding uit en is ook verantwoordelik vir die koppelvlak van IO Digital (IOD) toestelle en IO Gearing (IOG) om te ondersteun as 'n dinamiese bron met aanpassing van vertragings om die data korrek vas te lê.
- Die volledige opleidingsmeganismevloei word in die 5. Tyddiagramme-afdeling verduidelik.
- CoreRxIODBitAlign ondersteun dinamies die byvoeging of verwydering van vertraging van die datapad relatief tot die klokpad. Hier bied RX_DDRX_DYN-koppelvlak kontroles aan die CoreRxIODBitAlign om die klok-tot-data-marge-opleiding uit te voer deur tikvertragings in 'n opwaartse rigting by te voeg. CoreRxIODBitAlign, op sy beurt vir later review (van elke tikvertragingsverhoging), stoor die terugvoerstatusvlae vanaf RX_DDRX_DYN-koppelvlak.
- Die CoreRxIODBitAlign gaan voort met die opleiding vir elke tikverhoging totdat die RX_DDRX_DYN-koppelvlak die buite-reeks-toestand bereik.
- Ten slotte, die CoreRxIODBitAlign vee die volledige terugvoerstatusvlae. Hierdie stap optimaliseer en bereken die bis-belyning van die data om 90 grade gesentreer vanaf die klokrande te wees.
- Die finale berekende tapvertragings word in die RX_DDRX_DYN-koppelvlak gelaai om die bietjie-belyningsopleiding te voltooi.
- Die kenmerke wat deur hierdie CoreRxIODBitAlign ondersteun word, word soos volg in detail gelys.
Dinamiese heropleidingsmeganisme
- CoreRxIODBitAlign monitor voortdurend die terugvoerstatusvlae (IOD_EARLY/IOD_LATE) en kyk of die vlae wissel.
- Die IP pas eerstens die voorheen berekende krane met +/- 4 krane in 'n opwaartse of afwaartse rigting aan. Selfs dan, as die vlae wissel, aktiveer die IP die opleiding weer.
Vashoumeganisme (Vra 'n Vraag)
- Hierdie kenmerk word gebruik wanneer die opleiding op Hou-toestand moet wees. Die BIT_ALGN_HOLD is aktief-hoëvlak-gebaseerde insette en moet beweer word om vas te hou en ontgeld te word om die opleiding voort te sit.
- Die HOLD_TRNG-parameter moet op 1 in die konfigureerder gestel word om hierdie kenmerk te aktiveer. Hierdie parameter is by verstek op 0 gestel.
Herbegin meganisme (Vra 'n Vraag)
- Hierdie kenmerk word gebruik om die opleiding te herbegin. Om die opleiding te herbegin, moet die BIT_ALGN_RSTRT-invoer vir een klokpuls Serial Clock (SCLK) bevestig word.
- Dit begin die sagte terugstelling van die IP, wat BIT_ALGN_DONE na 0 en BIT_ALGN_START na 1 terugstel.
Slaan meganisme (Vra 'n Vraag)
- Hierdie kenmerk word gebruik wanneer die opleiding nie vereis word nie, en die volledige opleiding kan omseil word. Die BIT_ALGN_SKIP is aktief-hoëvlak-gebaseerde insette en moet beweer word om die volledige opleiding oor te slaan.
- Die SKIP_TRNG-parameter moet in die konfigurator op 1 gestel word om hierdie kenmerk te aktiveer. Hierdie parameter is by verstek op 0 gestel.
MIPI-gebaseerde opleidingsmeganisme (Vra 'n Vraag)
- Die MIPI_TRNG-parameter moet in die konfigurator op 1 gestel word om hierdie kenmerk te aktiveer. As dit gestel is, word die LP_IN-invoerpoort by die CoreRxIODBitAlign gevoeg.
- Die IP bespeur die dalende rand van die LP_IN-invoerpoort, wat die geldige begin van die raam aandui om die opleiding te begin.
CoreRxIODBitAlign-parameters en koppelvlakseine
Konfigurasie GUI-parameters (Vra 'n Vraag)
Daar is geen konfigurasieparameters vir hierdie kernvrystelling nie.
Poorte (Vra 'n Vraag)
Die volgende tabel lys die inset- en uitsetseine wat gebruik word in die ontwerp van CoreRxIODBitAlign.
Tabel 3-1. Invoer- en uitsetseine
| Sein | Rigting | Poortwydte (bietjies) | Beskrywing |
| Horlosies en Stel terug | |||
| SY | Invoer | 1 | Stof horlosie |
| PLL_LOCK | Invoer | 1 | PLL-slot |
| TERUGSTEL | Invoer | 1 | Aktief-Lae asinchroniese terugstelling |
| Databus en beheer | |||
| IOD_EARLY | Invoer | 1 | Data oogmonitor vroeë vlag |
| IOD_LATE | Invoer | 1 | Data oogmonitor laat vlag |
| IOD_ OOR | Invoer | 1 | Data-oogmonitor buite-bereikvlag vir vertragingslyn |
| BIT_ALGN_EYE_IN | Invoer | 3 | Die gebruiker stel die data oogmonitor breedte |
| BIT_ALGN_RSTRT | Invoer | 1 | Bietjie-belyn opleiding herbegin (polsgebaseerde bewering) 1— Herbegin opleiding 0— Geen herbegin opleiding |
| BIT_ALGN_CLR_FLGS | Uitset | 1 | Vee vroeë of laat vlae uit |
| BIT_ALGN_LOAD | Uitset | 1 | Laai verstek |
| BIT_ALGN_DIR | Uitset | 1 | Vertraag lyn op of af rigting 1— Op (toeneem 1 tik) 0— Af (verlaag 1 tik) |
| BIT_ALGN_MOVE | Uitset | 1 | Verhoog die vertraging op die bewegingspuls |
| BIT_ALIGN_SKIP | Invoer | 1 | Bietjie-belyn opleiding oorslaan (vlakgebaseerde bewering)
1— Slaan die opleiding oor en is slegs geldig wanneer die SKIP_TRNG-parameter op 1 gestel is 0— Opleiding moet normaalweg verloop |
| BIT_ALIGN_HOLD | Invoer | 1 | Bietjie-belyning opleiding hou (vlak-gebaseerde bewering)
1— Hou die opleiding en slegs geldig wanneer die HOLD_TRNG-parameter op 1 gestel is 0— Opleiding moet normaalweg verloop |
| BIT_ALIGN_ERR | Uitset | 1 | Bietjie Belyn opleidingsfout (Vlakgebaseerde bewering) 1— Fout 0— Geen fout |
| BIT_ALGN_START | Uitset | 1 | Bietjie Belyn opleiding begin (Vlak-gebaseerde bewering) 1— Begin 0— Nie begin nie |
| BIT_ALGN_DONE | Uitset | 1 | Bietjie Belyn opleiding gedoen (Vlakgebaseerde bewering) 1— Voltooi 0— Nie voltooi nie |
| Sein | Rigting | Poortwydte (bietjies) | Beskrywing |
| LP_IN | Invoer | 1 | MIPI-gebaseerde raamopleiding (Vlakgebaseerde bewering)
1— Aktief-Lae sein moet laag beweer om die begin van raam aan te dui en moet slegs aan die einde van die raam afskakel. 0— Opleiding moet normaalweg voortgaan en hierdie sein moet intern laag gebind word. |
| DEM_BIT_ALGN_TAPDLY | Uitset | 8 | Berekende TAP-vertragings en geldig sodra BIT_ALGN_DONE hoog gestel is deur die IP. |
| RX_BIT_ALIGN_LEFT_WIN | Uitset | 8 | Linker Data Eye monitor waarde
Let wel: Die waardes is slegs geldig wanneer die afvoer BIT_ALGN_DONE op 1 gestel is en die afvoer BIT_ALGN_START op 0 gestel is. As die parameter SKIP_TRNG gestel is, gee dit 0 terug. |
| RX_BIT_ALIGN_RGHT_WIN | Uitset | 8 | Right Data Eye monitor waarde
Let wel: Die waardes is slegs geldig wanneer die afvoer BIT_ALGN_DONE op 1 gestel is en die afvoer BIT_ALGN_START op 0 gestel is. As die parameter SKIP_TRNG gestel is, gee dit 0 terug. |
Implementering van CoreRxIODBitAlign in Libero Design Suite
SmartDesign (Vra 'n Vraag)
- CoreRxIODBitAlign is vooraf geïnstalleer in die SmartDesign IP-ontplooiing-ontwerpomgewing. Die volgende figuur toon 'n example van geïnstantieerde CoreRxIODBitAlign.
- Die kern word gekonfigureer deur die konfigurasievenster in die SmartDesign te gebruik, soos getoon in Figuur 4-2.
- Vir meer inligting oor die gebruik van die SmartDesign om kerne te instansieer en te genereer, sien SmartDesign Gebruikersgids.
Konfigureer CoreRxIODBitAlign in SmartDesign (Vra 'n Vraag)
- Die kern word gekonfigureer met behulp van die konfigurasie-GUI binne SmartDesign soos in die volgende figuur getoon.
Simulasie vloei (Vra 'n Vraag)
- Die gebruikerstoetsbank vir CoreRxIODBitAlign is by al die vrystellings ingesluit.
- Om simulasies uit te voer, voer die volgende stap uit: kies die Gebruikerstoetsbank-vloei in die SmartDesign, en klik dan Stoor en Genereer op die Genereer-paneel.
- Die gebruiker-toetsbank word gekies deur die kern-toetsbank-konfigurasie-GUI. Wanneer SmartDesign die Libero® SoC-projek genereer, installeer dit die gebruikerstoetsbank files.
- Om die gebruiker-toetsbank te laat loop, stel die ontwerpwortel na die CoreRxIODBitAlign-instansiasie in die Libero SoC-ontwerphiërargie-paneel, en klik dan Simulasie in die Libero SoC Design Flow-venster.
- Dit roep ModelSim® aan en laat die simulasie outomaties loop.
- Die volgende figuur toon 'n example van 'n simulasie substelsel. Dit gebruik die IOG_IOD-komponent DDRX4 en DDTX4 in terugloopmodus met die CoreRxIODBitAlign vir simulasie.
- Hier word die PRBS-data wat gegenereer word deur DDTX4 serieel na DDRX4 oorgedra en uiteindelik word die PRBS-kontroleerder gebruik om die data-integriteit na te gaan nadat die opleiding voltooi is.
Sintese in Libero SoC (Vra 'n Vraag)
- Om sintese uit te voer met die konfigurasie wat in die konfigurasie-GUI gekies is, stel die ontwerpwortel gepas. Onder Implementeer ontwerp, in die Ontwerpvloei-oortjie, regskliek op Sintetiseer en klik Run.
Plek en roete in Libero SoC (Vra 'n Vraag)
- Nadat u die ontwerpwortel toepaslik gestel het en voer Sintese uit. Onder Implementeer Ontwerp in die Ontwerpvloei-oortjie, regskliek op Plek en Roete, en klik Hardloop.
Stelselintegrasie (Vra 'n Vraag)
- Hierdie afdeling gee wenke om die integrasie van CoreRxIODBitAlign te vergemaklik.
- Die Rx/Tx IOG wat gebruik word, ondersteun talle invoer- en uitvoermodusse. Hierdie data en kloktempo's kan stadiger en in sommige gevalle vinniger wees, gebaseer op finale silikonkarakterisering.
- Die volgende tabel lys die data en kloktempo.
Tabel 4-1. Data en kloktempo
| IOG-modus | Rigting | Ratverhouding | Maksimum IO-datatempo verwag | IO Horlosie Beoordeel | Kern Horlosie Beoordeel | Datatipe |
| DDRX4 | Invoer | 8:1 | 1600 Mbps | 800 MHz | 200 MHz | DDR |
Die volgende figuur toon 'n example van CoreRXIODBitAlign substelsel integrasie.
- Die voorafgaande substelsel gebruik IOG_IOD-komponent DDRX4 en DDTX4 in Loopback-modus met die CoreRxIODBitAlign vir simulasie. Hier word die PRBS-data wat gegenereer word, deur IOG_IOD_DDRTX4_0, serieel na IOG_IOD_DDRX4_PF_0 oorgedra.
- Die CoreRxIODBitAlign doen die opleiding (BIT_ALIGN_START gestel op 1, BIT_ALIGN_DONE gestel op 0) met die komponent IOG_IOD_DDRX4_PF_0, en laastens, sodra opleiding gedoen is (BIT_ALIGN_START gestel op 0, BIT_ALIGN_DONE gestel na 1, word die PRBS gebruik om die integriteit na te gaan).
Toetsbank (Vra 'n Vraag)
- 'n Verenigde toetsbank word gebruik om CoreRxIODBitAlign te verifieer en te toets wat 'n gebruikerstoetsbank genoem word.
Gebruikerstoetsbank (Vra 'n Vraag)
- Die gebruikerstoetsbank is ingesluit by die vrystellings van CoreRxIODBitAlign wat 'n paar kenmerke van die CoreRxIODBitAlign verifieer. Die volgende figuur toon die CoreRxIODBitAlign-gebruikerstoetsbank.
- Soos getoon in die voorafgaande figuur, bestaan die gebruiker-toetsbank uit 'n Microchip DirectCore CoreRxIODBitAlign DUT, PRBS_GEN, PRBS_CHK, CCC, IOG_IOD_TX en IOG_IOD_RX om in Loopback-modus te verifieer.
- Die klokkondisioneringskring (CCC) dryf die CORE_CLK en IO_CLK aan wanneer die klok stabiel is.
- PRBS_GEN dryf die parallelle data na IOG_IOD_TX, en dan ontvang IOG_ID_RX die reeksdata in parallel.
- Die CoreRxIODBitAlign DUT voer die opleiding uit met IOD_CTRL-seine. Sodra die opleiding voltooi is, word die PRBS_CHK-blok geaktiveer om die data van die IOG_IOD_RX-blok vir data-integriteit na te gaan.
Belangrik: Die gebruikerstoetsbank ondersteun slegs die vaste konfigurasie.
Tydsberekening Diagramme
- Hierdie afdeling beskryf die tydsberekeningdiagram van die CoreRxIODBitAlign.
CoreRxIODBitAlign Training Tydsberekening Diagram (Vra 'n Vraag)
- Die volgende tydsberekeningdiagram is 'n example van 'n oefenreeks met die volgende parameters.
- CoreRxIODBitAlign werk gebaseer op Stofklok of SCLK, of OUT2_FABCLK_* vanaf CCC of PLL komponent, en PF_IOD_GENERIC_RX IOD komponent gebruik werk gebaseer op OUT*_HS_IO_CLK_* of Bank klok of BCLK vir bietjie belyning. Hier ontvang die PF_IOD_GENERIC_RX IOD-komponent die reeksdata vir bietjie-belyning. Byvoorbeeldample, as die vereiste datatempo 1000 Mbps by DDRx4 Fabric-modus is, dan moet die OUT2_FABCLK_0 of SCLK vanaf die PLL- of CCC-komponent as 125 MHz aangedryf word en OUT0_HS_IO_CLK_0 of BCLK na PF_IOD_GENERIC_RX moet 500 MHz wees.
- CoreRxIODBitAlign begin die opleiding sodra die PLL_LOCK stabiel en hoog gedryf is. Dan die begin van opleiding deur BIT_ALGN_START so hoog en BIT_ALGN_DONE so laag te ry en dan die uitset BIT_ALGN_LOAD aan te dryf om die verstek instellings in die PF_IOD_GENERIC_RX komponent te laai. Die BIT_ALGN_CLR_FLGS word gebruik om die IOD_EARLY-, IOD_LATE- en BIT_ALGN_OOR-vlae skoon te maak.
- CoreRxIODBitAlign gaan voort met BIT_ALGN_MOVE gevolg deur BIT_ALGN_CLR_FLGS vir elke TAP en teken die IOD_EARLY en IOD_LATE vlae aan. Sodra BIT_ALGN_OOR hoog gestel is deur die PF_IOD_GENERIC_RX komponent, vee CoreRxIODBitAlign die aangetekende EARLY en LATE vlae en vind die optimale Vroeë en Laat vlae om die vereiste TAP vertragings vir klok- en databis-belyning te bereken.
- CoreRxIODBitAlign laai die berekende TAP-vertragings en dryf BIT_ALGN_START laag en BIT_ALGN_DONE hoog om die voltooiing van die opleiding aan te dui.
- CoreRxIODBitAlign gaan voort met die heropleiding dinamies as dit lawaaierige IOD_EARLY- of IOD_LATE-terugvoerbewering van die PF_IOD_GENERIC_RX-komponent bespeur. Hier word die BIT_ALGN_DONE teruggestel en laag gedryf en BIT_ALGN_START word weer hoog aangedryf deur CoreRxIODBitAlign om die herbegin van die opleiding aan te dui. Die uittelteller wanneer die uitteltoestand bereik, bevestig die BIT_ALGN_ERR aan die einde van die opleiding.
- CoreRxIODBitAlign bied ook 'n herbeginmeganisme vir die eindgebruiker om die opleiding te herbegin wanneer ook al. Die BIT_ALGN_RSTRT-invoer is aktief-hoë pols moet hoog aangedryf word, bvample, agt horlosies.
- Hier word die BIT_ALGN_DONE teruggestel en laag gedryf, en BIT_ALGN_START word weer hoog aangedryf deur CoreRxIODBitAlign, om die nuwe begin van die opleiding aan te dui.
- CoreRxIODBitAlign bied ook 'n houmeganisme om die opleiding in die middel te hou. Hier moet die HOLD_TRNG-parameter op 1 gestel word, en dan gebruik CoreRxIODBitAlign die BIT_ALGN_HOLD-invoer en moet aktief-hoë vlak gebaseer wees totdat dit CoreRxIODBitAlign vereis om die opleiding te hou en gaan dan voort met die opleiding sodra die inset BIT_ALGN_HOLD laag gedryf is.
Bykomende verwysings
- Hierdie afdeling verskaf 'n lys van bykomende inligting.
- Vir opdaterings en bykomende inligting oor die sagteware, toestelle en hardeware, besoek die Intellektuele Eiendom bladsye op die Mikroskyfie FPGA Intellektuele Eiendom Cores.
Bekende kwessies en oplossings (Vra 'n Vraag)
- Daar is geen bekende beperkings of oplossings in die CoreRxIODBitAlign v2.3 nie.
Beëindigde kenmerke en toestelle (Vra 'n Vraag)
- Daar is geen gestaakde kenmerke en toestelle in CoreRxIODBitAlign v2.3 nie.
Kwessies opgelos
- Die volgende tabel lys al die opgelosde probleme vir die verskillende CoreRxIODbitAlign-vrystellings.
Tabel 7-1. Kwessies opgelos
| Loslaat | Beskrywing |
| 2.3 | Daar is geen opgelosde probleme in hierdie v2.3-weergawe nie |
| 2.2 | Daar is geen opgelosde probleme in hierdie v2.2-weergawe nie |
| 1.0 | Aanvanklike vrystelling |
Toestelbenutting en -prestasie
Die CoreRxIODBitAlign-makro word geïmplementeer in die families wat in die volgende tabel gelys word.
Tabel 8-1. Toestelbenutting en -prestasie
| Toestel Besonderhede | FPGA Hulpbronne | Werkverrigting (MHz) | |||
| Familie | Toestel | DFF | LUTs | Logika Elemente | SY |
| PolarFire® | MPF300TS | 788 | 1004 | 1432 | 261 |
| PolarFire SoC | MPF250TS | 788 | 1004 | 1416 | 240 |
- Belangrik: Die data in die voorafgaande tabel word verkry met behulp van Libero® SoC v2023.2.
- Die data in die voorafgaande tabel word verkry deur gebruik te maak van tipiese sintese- en uitleginstellings.
- Die volgende topvlak-konfigurasie GUI-parameters is van hul verstekwaardes verander.
- Die volgende is die verstekwaardes:
- SKIP_TRNG = 1
- HOLD_TRNG = 1
- MIPI_TRNG = 1
- DEM_TAP_WAIT_CNT_WIDTH = 3
- Die volgende is die klokbeperkings wat gebruik word om die prestasiegetalle te bereik:
- SCLK = 200 MHz
- Spoedgraad = −1
- Deurset word soos volg bereken: (Bitwydte/Aantal siklusse) × Kloktempo (Prestasie).
Hersieningsgeskiedenis
Die hersieningsgeskiedenis beskryf die veranderinge wat in die dokument geïmplementeer is. Die veranderinge word volgens hersiening gelys, wat begin met die nuutste publikasie.
Tabel 9-1. hersiening Geskiedenis
| Hersiening | Datum | Beskrywing |
| B | 02/2024 | Die volgende is die lys van veranderinge in hersiening B van die dokument:
• Opgedateer vir CoreRxIODBitAlign v2.3 • Bygevoeg Verander log inligting in die Inleiding afdeling • Opgedateer 8. Toestelbenutting en -prestasie-afdeling • Bygevoeg 7. Opgeloste Kwessies afdeling |
| A | 03/2022 | Die volgende is die lys van veranderinge in hersiening A van die dokument:
• Die dokument is na die Mikroskyfie-sjabloon gemigreer • Die dokumentnommer is verander van 50200861 na DS50003255 |
| 3 | — | Die volgende is die lys van veranderinge in hersiening 3 van die dokument:
• Opgedateer vir CoreRxIODBitAlign v2.2. • Die gebruikershandleiding vir linker- en regterdataoogseine aan die bokant opgedateer. Vir bykomende inligting, verwys na Figuur 2-1 en 3.2. Hawens. |
| 2 | — | Die volgende is die lys van veranderinge in hersiening 2 van die dokument:
• Opgedateer vir CoreRxIODBitAlign v2.1. • Opgedateer: 2. Funksionele beskrywing en 5. Tyddiagramme. |
| 1 | — | Hersiening 1.0 was die eerste publikasie van hierdie dokument. Geskep vir CoreRxIODBitAlign v2.0. |
Mikroskyfie FPGA Ondersteuning
- Microchip FPGA-produktegroep ondersteun sy produkte met verskeie ondersteuningsdienste, insluitend kliëntediens, kliënte-tegniese ondersteuningsentrum, 'n webwebwerf, en wêreldwye verkoopskantore.
- Kliënte word voorgestel om Microchip aanlyn hulpbronne te besoek voordat hulle ondersteuning kontak, aangesien dit baie waarskynlik is dat hul navrae reeds beantwoord is.
- Kontak die Tegniese Ondersteuningsentrum deur die webwebwerf by www.microchip.com/support. Noem die
- FPGA-toestelonderdeelnommer, kies die toepaslike gevalkategorie en laai ontwerp op files terwyl die skep van 'n tegniese ondersteuning geval.
- Kontak Kliëntediens vir nie-tegniese produkondersteuning, soos produkpryse, produkopgraderings, opdateringsinligting, bestellingstatus en magtiging.
- Van Noord-Amerika, skakel 8002621060
- Van die res van die wêreld, skakel 6503184460
- Faks, van enige plek in die wêreld, 6503188044
Mikroskyfie inligting
Die mikroskyfie Webwebwerf
- Microchip bied aanlyn ondersteuning via ons webwebwerf by www.microchip.com/. Hierdie webwebwerf word gebruik om te maak files en inligting maklik beskikbaar vir kliënte. Sommige van die beskikbare inhoud sluit in:
- Produk Ondersteuning – Datablaaie en errata, toepassingsnotas en aample-programme, ontwerphulpbronne, gebruikersgidse en hardeware-ondersteuningsdokumente, nuutste sagtewarevrystellings en argiefsagteware
- Algemene Tegniese Ondersteuning - Gereelde Vrae (Gereelde Vrae), tegniese ondersteuningsversoeke, aanlyn besprekingsgroepe, mikroskyfie-ontwerpvennootprogramledelys
- Besigheid van Microchip – Produkkieser- en bestelgidse, jongste Microchip-persvrystellings, 'n lys van seminare en geleenthede, lyste van Microchip-verkoopskantore, -verspreiders en fabrieksverteenwoordigers
Kennisgewingdiens vir produkverandering
- Microchip se kennisgewingdiens vir produkverandering help om kliënte op hoogte te hou van Microchip-produkte.
- Intekenare sal e-poskennisgewings ontvang wanneer daar veranderinge, opdaterings, hersienings of foute is wat verband hou met 'n spesifieke produkfamilie of ontwikkelingsinstrument van belang.
- Om te registreer, gaan na www.microchip.com/pcn en volg die registrasie-instruksies.
Kliënte ondersteuning
- Gebruikers van Microchip-produkte kan bystand deur verskeie kanale ontvang:
- Verspreider of verteenwoordiger
- Plaaslike Verkoopskantoor
- Ingebedde oplossingsingenieur (ESE)
- Tegniese Ondersteuning
- Kliënte moet hul verspreider, verteenwoordiger of ESE kontak vir ondersteuning. Plaaslike verkoopskantore is ook beskikbaar om kliënte te help. 'n Lys van verkoopskantore en liggings is by hierdie dokument ingesluit.
- Tegniese ondersteuning is beskikbaar deur die webwebwerf by: www.microchip.com/support
Mikroskyfie-toestelle-kodebeskermingsfunksie
- Let wel die volgende besonderhede van die kodebeskermingsfunksie op Mikroskyfie-produkte.
- Mikroskyfie-produkte voldoen aan die spesifikasies vervat in hul spesifieke mikroskyfie-datablad.
- Microchip glo dat sy familie produkte veilig is wanneer dit op die beoogde manier gebruik word, binne bedryfspesifikasies en onder normale toestande.
- Mikroskyfie waardeer en beskerm sy intellektuele eiendomsregte aggressief. Pogings om die kodebeskermingskenmerke van Mikroskyfie-produkte te oortree is streng verbode en kan die Digital Millennium Copyright Act oortree.
- Nóg Microchip nóg enige ander halfgeleiervervaardiger kan die sekuriteit van sy kode waarborg. Kodebeskerming beteken nie dat ons waarborg dat die produk “onbreekbaar” is nie.
- Kodebeskerming ontwikkel voortdurend. Microchip is daartoe verbind om die kodebeskermingseienskappe van ons produkte voortdurend te verbeter.
Regskennisgewing
- Hierdie publikasie en die inligting hierin mag slegs met Mikroskyfie-produkte gebruik word, insluitend om Mikroskyfie-produkte met jou toepassing te ontwerp, te toets en te integreer. Gebruik van hierdie inligting op enige ander wyse oortree hierdie bepalings. Inligting rakende toesteltoepassings word slegs vir u gerief verskaf en kan deur opdaterings vervang word. Dit is jou verantwoordelikheid om te verseker dat jou aansoek aan jou spesifikasies voldoen. Kontak jou plaaslike Microchip-verkoopskantoor vir bykomende ondersteuning of, kry bykomende ondersteuning by www.microchip.com/en-us/support/design-help/client-support-services.
- HIERDIE INLIGTING WORD “SOOS IS” DEUR MICROCHIP VERSKAF. MICROCHIP MAAK GEEN VERTOë OF WAARBORGE VAN ENIGE AARD, HETsy UITDRUKKELIJK OF GEÏMPLISEERD, SKRIFTELIK OF MONDELING, STATUTÊR OF ANDERS NIE, VERWANTE MET DIE INLIGTING INGESLUIT, MAAR NIE BEPERK TOT ENIGE GEÏSPLISEERDE WAARBORGE-EN-VERBORGING, GESKIKTHEID VIR 'N SPESIFIEKE DOEL, OF WAARBORGE VERWANTE MET DIE TOESTAND, KWALITEIT OF PRESTASIE.
- IN GEEN GEVAL SAL MICROCHIP AANSPREEKLIK WEES VIR ENIGE INDIREKTE, SPESIALE, STRAF-, TOEVALLE OF GEVOLLIKE VERLIES, SKADE, KOSTE OF UITGAWE VAN ENIGE AARD WAT OOKAL VERWANT IS MET DIE INLIGTING OF DIE GEBRUIK DAARVAN, WANNEER DIE OORSAAK IS, WANNEER OOKAL DIE OORSAAK IS. MOONTLIKHEID OF DIE SKADE IS VOORSIENBAAR. IN DIE VOLSTE MAAT DEUR WET TOEGELAAT, SAL MICROCHIP SE TOTALE AANSPREEKLIKHEID OP ALLE EISE OP ENIGE MANIER VERBAND MET DIE INLIGTING OF DIE GEBRUIK DAARVAN NIE DIE AANTAL FOOIE, INDIEN ENIGE, WAARVOOR U DIREKS AAN DIE INFORMATIONOCHIP BETAAL HET, OORSKRYF NIE.
- Die gebruik van Mikroskyfie-toestelle in lewensondersteunings- en/of veiligheidstoepassings is geheel en al op die koper se risiko, en die koper stem in om Mikroskyfie te verdedig, te vrywaar en skadeloos te hou teen enige skade, eise, regsgedinge of uitgawes wat uit sodanige gebruik voortspruit. Geen lisensies word, implisiet of andersins, onder enige mikroskyfie intellektuele eiendomsregte oorgedra nie, tensy anders vermeld.
Handelsmerke
- Die mikroskyfie naam en logo, die mikroskyfie logo, Adaptec, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron en XMEGA is geregistreerde handelsmerke van Microchip Technology Incorporated in die VSA en ander lande.
- AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorbank, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus-logo, Quiet-Wire, SmartFusion, SyncWorld , TimeCesium, TimeHub, TimePictra, TimeProvider en ZL is geregistreerde handelsmerke van Microchip Technology Incorporated in die V.S.A.
- Aangrensende sleutelonderdrukking, AKS, Analoog-vir-die-Digitale Ouderdom, Enige Kapasitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, Dynamic , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, In-Circuit Serial Programmering, ICSP, INICnet, Intelligente Paralleling, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, MarginLinko, maxCrypto maksView, membraan, Mindi, MiWi, MPASM, MPF, MPLAB Certified-logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O,
- eenvoudige kaart, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock,
- XpressConnect en ZENA is handelsmerke van Microchip Technology Incorporated in die VSA en ander lande.
- SQTP is 'n diensmerk van Microchip Technology Incorporated in die VSA
- Die Adaptec-logo, Frequency on Demand, Silicon Storage Technology en Symmcom is geregistreerde handelsmerke van Microchip Technology Inc. in ander lande.
- GestIC is 'n geregistreerde handelsmerk van Microchip Technology Germany II GmbH & Co. KG, 'n filiaal van Microchip Technology Inc., in ander lande.
- Alle ander handelsmerke wat hierin genoem word, is die eiendom van hul onderskeie maatskappye.
- © 2024, Microchip Technology Incorporated en sy filiale. Alle regte voorbehou.
- ISBN: 9781668339879
Gehaltebestuurstelsel
- Vir inligting rakende Microchip se kwaliteitbestuurstelsels, besoek asseblief www.microchip.com/quality.
Wêreldwye verkope en diens
| AMERIKA | ASIA/PASIFIK | ASIA/PASIFIK | EUROPA |
| Korporatiewe Kantoor
2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Faks: 480-792-7277 Tegniese ondersteuning: www.microchip.com/support Web Adres: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Faks: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Faks: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Faks: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Faks: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Faks: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Faks: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 Nuut York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 Faks: 905-695-2078 |
Australië – Sydney
Tel: 61-2-9868-6733 China – Beijing Tel: 86-10-8569-7000 China – Chengdu Tel: 86-28-8665-5511 China – Chongqing Tel: 86-23-8980-9588 China – Dongguan Tel: 86-769-8702-9880 China – Guangzhou Tel: 86-20-8755-8029 China – Hangzhou Tel: 86-571-8792-8115 China – Hong Kong SAR Tel: 852-2943-5100 China – Nanjing Tel: 86-25-8473-2460 China – Qingdao Tel: 86-532-8502-7355 China – Sjanghai Tel: 86-21-3326-8000 China – Shenyang Tel: 86-24-2334-2829 China – Shenzhen Tel: 86-755-8864-2200 China – Suzhou Tel: 86-186-6233-1526 China – Wuhan Tel: 86-27-5980-5300 China – Xian Tel: 86-29-8833-7252 China – Xiamen Tel: 86-592-2388138 China – Zhuhai Tel: 86-756-3210040 |
Indië – Bangalore
Tel: 91-80-3090-4444 Indië – Nieu-Delhi Tel: 91-11-4160-8631 Indië – Pune Tel: 91-20-4121-0141 Japan – Osaka Tel: 81-6-6152-7160 Japan – Tokio Tel: 81-3-6880- 3770 Korea – Daegu Tel: 82-53-744-4301 Korea – Seoel Tel: 82-2-554-7200 Maleisië – Kuala Lumpur Tel: 60-3-7651-7906 Maleisië – Penang Tel: 60-4-227-8870 Filippyne – Manila Tel: 63-2-634-9065 Singapoer Tel: 65-6334-8870 Taiwan – Hsin Chu Tel: 886-3-577-8366 Taiwan – Kaohsiung Tel: 886-7-213-7830 Taiwan – Taipei Tel: 886-2-2508-8600 Thailand – Bangkok Tel: 66-2-694-1351 Viëtnam – Ho Chi Minh Tel: 84-28-5448-2100 |
Oostenryk – Wels
Tel: 43-7242-2244-39 Faks: 43-7242-2244-393 Denemarke – Kopenhagen Tel: 45-4485-5910 Faks: 45-4485-2829 Finland – Esbo Tel: 358-9-4520-820 Frankryk – Parys Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Duitsland – garching Tel: 49-8931-9700 Duitsland – Haan Tel: 49-2129-3766400 Duitsland – Heilbronn Tel: 49-7131-72400 Duitsland – Karlsruhe Tel: 49-721-625370 Duitsland – München Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Duitsland – Rosenheim Tel: 49-8031-354-560 Israel – Ra'anana Tel: 972-9-744-7705 Italië - Milaan Tel: 39-0331-742611 Faks: 39-0331-466781 Italië – Padova Tel: 39-049-7625286 Nederland – Drunen Tel: 31-416-690399 Faks: 31-416-690340 Noorweë – Trondheim Tel: 47-72884388 Pole – Warskou Tel: 48-22-3325737 Roemenië – Boekarest Tel: 40-21-407-87-50 Spanje - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Swede – Göteborg Tel: 46-31-704-60-40 Swede – Stockholm Tel: 46-8-5090-4654 VK – Wokingham Tel: 44-118-921-5800 Faks: 44-118-921-5820 |
Dokumente / Hulpbronne
 |
MICROCHIP v2.3 Gen 2 Toestelbeheerder [pdf] Gebruikersgids v2.3, v2.2, v2.3 Gen 2 Toestelbeheerder, v2.3, Gen 2 Toestelbeheerder, Toestelbeheerder, Beheerder |
