Содржини скриј
1 eSRAM Intel FPGA IP
2 Информации за производот
3 Упатство за употреба на производот
4 eSRAM Intel® Agilex™ FPGA IP
5 Белешки за издавање на IP на eSRAM Intel FPGA (Уреди Intel Stratix® 10)
6 Документи / ресурси
6.1 Референци
7 Поврзани мислења

eSRAM Intel FPGA IP Упатство за употреба Избрана слика: бр file избрано Ажурирај објава Додај MediaVisualText Заглавие 3 H3 Затвори дијалог Додај медиум Акции Постави filesMedia Library Филтер за медиумиФилтер по тип Сите медиумски ставки Филтрирај по датум Сите датуми Барај список со медиуми Се прикажуваат 81 од 5375076 медиумски ставки Вчитај повеќе ДЕТАЛИ ЗА ПРИЛОГ eSRAM-logo-image-1.jpg 22 јули 2023 година 13 KB 357 со 74 пиксели Трајно изменете ја сликата Алтернативен текст Научете како да ја опишете целта на сликата (се отвора во ново јазиче). Оставете празно ако сликата е чисто декоративна. Наслов eSRAM-лого-слика Наслов Опис File URL: https://manuals.plus/wp-content/uploads/2023/07/eSRAM-logo-image-1.jpg Копија URL до таблата со исечоци ПРИЛОГ ПОСТАВКИ ЗА ЕКРАН Порамнување центар Врска до ниеден Големина Целосна големина – 357 × 74 Избрани медиумски дејства Избрана е 1 ставка Избриши Вметни во објава Бр. file избрани

eSRAM Intel FPGA IP

eSRAM Intel FPGA IP Упатство за употреба Избрана слика: бр file избрано Ажурирај објава Додај MediaVisualText Заглавие 4 DIV » H4 Затвори дијалог Додај медиум Акции Постави filesMedia Library Филтрирај медиумиФилтер по тип Сите медиумски ставки Филтрирај по датум Сите датуми Барај список со медиуми Се прикажуваат 82 од 5375077 медиумски ставки Вчитај повеќе ДЕТАЛИ ЗА ПРИЛОГ eSRAM-Intel-FPGA-IP-produt-image.jpg 22 јули 2023 година 35 KB 442 од Измени слика Трајно бришење Алтернативен текст Научете како да ја опишете целта на сликата (се отвора во нов таб). Оставете празно ако сликата е чисто декоративна. Наслов eSRAM-Intel-FPGA-IP-produt-image Опис на насловот File URL: https://manuals.plus/wp-content/uploads/2023/07/eSRAM-Intel-FPGA-IP-produt-image.jpg Копирај URL до таблата со исечоци ПРИЛОГ ПОСТАВКИ ЗА ЕКРАН Порамнување центар Врска до ниеден Големина Целосна големина – 442 × 328 Избрани медиумски дејства Избрана е 1 ставка Избриши Вметни во објава Бр. file избрани

Информации за производот

Производот е Intel FPGA IP, кој е компатибилен со софтверот Intel Quartus Prime Design Suite. IP има различни верзии кои се совпаѓаат со верзиите на софтверот до верзијата 19.1. Почнувајќи од верзијата на софтверот 19.2, воведена е нова шема за верзии за Intel FPGA IP.

Верзиите на IP се како што следува:

Верзија Датум Интел Quartus Prime верзија Опис Влијание
v20.1.0 2022.09.26 22.3 Овозможено поврзување на системската компонента на Intel AgilexTM eSRAM IP
поддршка во алатката Platform Designer.		 Регистриран ISO 9001:2015
v20.0.0 2021.10.04 21.3 Ги ажурираше ch{0-7}_ecc_dec_eccmode и ch{0-7}_ecc_enc_eccmode
параметри до ECC_DISABLED за неискористени порти.		 Потребна е надградба на IP за да се добие компилацијата на пропусницата за дизајн
со верзијата 21.3 на софтверот Intel Quartus Prime Pro Edition.
v19.2.1 2021.06.29 21.2 Поправено е прекршување на задржувањето со додавање (* altera_attribute = -name
HYPER_REGISTER_DELAY_CHAIN ​​100*) на eSRAM Intel Agilex FPGA
IP.		 Промената е опционална. Потребна е надградба на IP ако вашата IP адреса
не може да ја исполни максималната спецификација за изведба поради задржување
повреда.
v19.2.0 2020.12.14 19.4 Отстранет е динамичниот ECC енкодер и декодер — бајпас
карактеристика.		 N/A
v19.1.1 2019.07.01 19.2 Почетно издание за уредите Intel Agilex. N/A

Ако белешката за ослободување не е достапна за одредена IP верзија, тоа значи дека нема промени во таа верзија.

Забелешка: Бројот на Intel FPGA IP верзијата (XYZ) може да се менува со секоја верзија на софтверот Intel Quartus Prime.

Упатство за употреба на производот

За да користите IP IP на Intel FPGA, следете ги овие чекори:

  1. Погрижете се да го имате инсталирано компатибилниот софтвер Intel Quartus Prime Design Suite на вашиот систем.
  2. Преземете ја соодветната IP верзија на Intel FPGA што одговара на вашата верзија на софтверот.
  3. Извлечете ја преземената IP адреса files на соодветна локација на вашиот компјутер.
  4. Отворете го софтверот Intel Quartus Prime и креирајте нов проект или отворете постоечки проект.
  5. Во поставките на проектот или во каталогот на IP, лоцирајте и додајте ја IP IP на Intel FPGA на вашиот проект.
  6. Конфигурирајте ги IP параметрите според вашите барања.
  7. Поврзете ја IP адресата со други компоненти или модули во вашиот дизајн користејќи ја алатката Platform Designer.
  8. Осигурајте се дека се извршени потребните надградби на IP ако е наведено во информациите за производот.
  9. Компилирајте и потврдете го вашиот дизајн користејќи го софтверот Intel Quartus Prime.
  10. Продолжете со понатамошни чекори според вашите барања за дизајн и цели на проектот.

eSRAM Intel® Agilex™ FPGA IP

Белешки за издавање
Ако белешката за ослободување не е достапна за одредена IP верзија, IP нема промени во таа верзија. За информации за изданија на IP ажурирања до v18.1, погледнете во Белешките за издавање на ажурирањето на Intel® Quartus® Prime Design Suite.
Верзиите на Intel FPGA IP се совпаѓаат со верзиите на софтверот Intel Quartus Prime Design Suite до верзијата 19.1. Почнувајќи од верзијата 19.2 на софтверот Intel Quartus Prime Design Suite, Intel FPGA IP има нова шема за верзии.
Бројот на Intel FPGA IP верзијата (XYZ) може да се менува со секоја верзија на софтверот Intel Quartus Prime.

Промена во:
  • X означува голема ревизија на IP. Ако го ажурирате софтверот Intel Quartus Prime, мора да ја регенерирате IP-адресата.
  • Y покажува дека IP вклучува нови функции. Регенерирајте ја вашата IP адреса за да ги вклучите овие нови функции.
  • Z покажува дека IP вклучува мали промени. Регенерирајте ја вашата IP адреса за да ги вклучите овие промени.

Поврзани информации

  • Белешки за изданието за ажурирање на Intel Quartus Prime Design Suite
  • Корисничко упатство за вградена меморија Intel Agilex™
  • Грешка за eSRAM Intel Agilex™ FPGA IP во базата на знаење

 eSRAM Intel Agilex™ FPGA IP v20.1.0

Табела 1. v20.1.0 2022.09.26

Интел Quartus Prime верзија Опис Влијание
22.3 Овозможена поддршка за поврзување на компоненти на системот Intel Agilex™ eSRAM IP во алатката Platform Designer. Надградбата на IP е опционална во верзијата 22.3 на софтверот Intel Quartus Prime Pro Edition.
  • Регенерацијата на IP е потребна само ако клиентите сакаат да користат eSRAM IP во алатката Platform Designer.
  • Нема промени на постојните карактеристики на eSRAM.

eSRAM Intel Agilex FPGA IP v20.0.0

Табела 2. v20.0.0 2021.10.04

Интел Quartus Prime верзија Опис Влијание
21.3 Ги ажурираше параметрите ch{0-7}_ecc_dec_eccmode и ch{0-7}_ecc_enc_eccmode на ECC_DISABLED за неискористени порти. Потребна е надградба на IP за да се добие компилација за дизајн пропусница со софтверот Intel Quartus Prime Pro Edition верзија 21.3.
 eSRAM Intel Agilex FPGA IP v19.2.1
Табела 3. v19.2.1 2021.06.29
Интел Quartus Prime верзија Опис Влијание
21.2 Поправено е прекршување на задржувањето со додавање (* altera_attribute = “-name HYPER_REGISTER_DELAY_CHAIN ​​100″*) на IP-а на eSRAM Intel Agilex FPGA. Промената е опционална. Од вас се бара да извршите надградба на IP ако вашата IP адреса не може да ја исполни максималната спецификација за перформанси поради прекршување на задржувањето.

 eSRAM Intel Agilex FPGA IP v19.2.0

Табела 4. v19.2.0 2020.12.14

Интел Quartus Prime верзија Опис Влијание
19.4 Отстранет е динамичниот ECC енкодер и функцијата за бајпас на декодерот. —

eSRAM Intel Agilex FPGA IP v19.1.1

Табела 5. v19.1.1 2019.07.01

Интел Quartus Prime верзија Опис Влијание
19.2 Почетно издание за уредите Intel Agilex. —

Белешки за издавање на IP на eSRAM Intel FPGA (Уреди Intel Stratix® 10)

Ако белешката за ослободување не е достапна за одредена IP верзија, IP нема промени во таа верзија. За информации за изданија на IP ажурирања до v18.1, погледнете во Белешките за издавање на ажурирање на Intel Quartus Prime Design Suite.

Верзиите на Intel FPGA IP се совпаѓаат со верзиите на софтверот Intel Quartus Prime Design Suite до верзијата 19.1. Почнувајќи од верзијата 19.2 на софтверот Intel Quartus Prime Design Suite, Intel FPGA IP има нова шема за верзии.

Бројот на Intel FPGA IP верзијата (XYZ) може да се менува со секоја верзија на софтверот Intel Quartus Prime. Промена во:

  • X означува голема ревизија на IP. Ако го ажурирате софтверот Intel Quartus Prime, мора да ја регенерирате IP-адресата.
  •  Y покажува дека IP вклучува нови функции. Регенерирајте ја вашата IP адреса за да ги вклучите овие нови функции.
  •  Z покажува дека IP вклучува мали промени. Регенерирајте ја вашата IP адреса за да ги вклучите овие промени.

Поврзани информации

  • Белешки за изданието за ажурирање на Intel Quartus Prime Design Suite
  • Корисничко упатство за вградена меморија Intel Stratix® 10
  • Грешка за eSRAM Intel FPGA IP во базата на знаење

 eSRAM Intel FPGA IP v19.2.0

Табела 6. v19.2.0 2022.09.26

Интел Quartus Prime верзија Опис Влијание
22.3 Овозможена поддршка за поврзување на компоненти на системот Intel Stratix® 10 eSRAM IP во алатката Platform Designer. Надградбата на IP е опционална во верзијата 22.3 на софтверот Intel Quartus Prime Pro Edition.
  • Регенерацијата на IP е потребна само ако клиентите сакаат да користат eSRAM IP во алатката Platform Designer.
  • Нема промени на постојните карактеристики на eSRAM.

 eSRAM Intel FPGA IP v19.1.5

Табела 7. v19.1.5 2020.10.12

Интел Quartus Prime верзија Опис Влијание
20.3 Ажуриран опис за Овозможи режим на ниска моќност во уредувачот на параметрите на eSRAM Intel FPGA IP. —

eSRAM Intel FPGA IP v19.1.4

Табела 8. v19.1.4 2020.08.03

Интел Quartus Prime верзија Опис Влијание
20.2 Преименуван во I/O PLL fileиме за да се откаже од предупредувачката порака од IOPLL file.

Ако двата eSRAM ги имаат истите параметри на PLL (референтна фреквенција на часовникот PLL и саканата фреквенција на часовникот PLL), предупредувачката порака може да се игнорира.

Ако двата eSRAM имаат различни PLL параметри, по компилацијата тие ќе бидат поставени на истите PLL фреквенции земени од еден од параметрите на eSRAM Intel FPGA IP. Видете на Извештај на Quartus Fitter ➤ План Сtage ➤ Резиме за употреба на PLL да се набљудуваат имплементираните eSRAM IOPLL фреквенции.

Потребно е ажурирање на IP кога параметарот PLL за двата eSRAM е различен.

 —

eSRAM Intel FPGA IP v19.1.3

Табела 9. v19.1.3 2019.10.11

Интел Quartus Prime верзија Опис Влијание
19.3 Ажуриран опис за Фреквенција на референтен часовник на PLL во уредувачот на параметрите на eSRAM Intel FPGA IP. —

 eSRAM Intel FPGA IP v18.1

Табела 10. v18.1 2018.10.03

Интел Quartus Prime верзија Опис Влијание
18.1 Отстранет HIPI регистарот за iopll_lock2core_reg. Може да го надградите вашето IP јадро.

eSRAM Intel FPGA IP v18.0

Табела 11. v18.0 мај 2018 г

Опис Влијание
Преименувано природно јадро eSRAM IP во eSRAM Intel FPGA IP според ребрендирањето на Intel. —
Додаден е нов сигнал за интерфејс:
  • iopll_lock2core

Статус на заклучување на eSRAM IOPLL.

 —

Поврзани информации

  • Вовед во Intel FPGA IP јадра
  • Корисничко упатство за вградена меморија Intel Stratix 10
  • Грешка за други IP јадра во Базата на знаење

 Мајчин еSRAM IP Core v17.1

Табела 12. v17.1 ноември 2017 г

Опис Влијание
Почетно ослободување. Ова IP-јадро е достапно само во уредите Intel Stratix 10. —

Поврзани информации

  • Вовед во Intel FPGA IP јадра
  • Корисничко упатство за вградена меморија Intel Stratix 10
  • Грешка за други IP јадра во Базата на знаење

Архиви за корисничко упатство за вградена меморија Intel Stratix 10
За најновите и претходните верзии на ова упатство за корисникот, погледнете во Упатството за корисникот за вградена меморија Intel® Stratix® 10. Ако IP или верзија на софтвер не е наведена, се применува упатството за корисникот за претходната IP или верзија на софтверот.

Белешки за издавање на eSRAM Intel® FPGA IP

Документи / ресурси

intel eSRAM Intel FPGA IP [pdf] Упатство за корисникот
eSRAM Intel FPGA IP, Intel FPGA IP, FPGA IP, IP

Референци

Поврзани мислења

Оставете коментар

Вашата адреса за е-пошта нема да биде објавена. Задолжителните полиња се означени *