Obsah skryť
1 eSRAM Intel FPGA IP
2 Informácie o produkte
3 Návod na použitie produktu
4 eSRAM Intel® Agilex™ FPGA IP
5 Poznámky k vydaniu eSRAM Intel FPGA IP (zariadenia Intel Stratix® 10)
6 Dokumenty / zdroje
6.1 Referencie
7 Súvisiace príspevky

Používateľská príručka eSRAM Intel FPGA IP Odporúčaný obrázok: Nie file zvolené Aktualizovať príspevok Pridať MediaVisualText Nadpis 3 H3 Zavrieť dialóg Pridať akcie médií Nahrať filesMedia Library Filtrovať médiáFiltrovať podľa typu Všetky mediálne položky Filtrovať podľa dátumu Všetky dátumy Hľadať Zoznam médií Zobrazuje sa 81 z 5375076 mediálnych položiek Načítať ďalšie PODROBNOSTI PRÍLOHY eSRAM-logo-image-1.jpg 22. júla 2023 13 KB 357 x 74 pixelov Upraviť obrázok Natrvalo odstrániť Alternatívny text Naučte sa opísať účel obrázka (otvorí sa na novej karte). Ak je obrázok čisto dekoratívny, ponechajte prázdne. Názov eSRAM-logo-image Popis Popis File URL: https://manuals.plus/wp-content/uploads/2023/07/eSRAM-logo-image-1.jpg Kópia URL do schránky NASTAVENIA ZOBRAZENIA PRÍLOHY Zarovnanie Stred Odkaz Žiadne Veľkosť Plná veľkosť – 357 × 74 Vybraté mediálne akcie Vybratá 1 položka Vymazať Vložiť do príspevku Nie file vybraný

eSRAM Intel FPGA IP

Používateľská príručka eSRAM Intel FPGA IP Odporúčaný obrázok: Nie file zvolené Aktualizovať príspevok Pridať MediaVisualText Nadpis 4 DIV » H4 Zavrieť dialóg Pridať akcie médií Nahrať filesMedia Library Filtrovať médiáFiltrovať podľa typu Všetky mediálne položky Filtrovať podľa dátumu Všetky dátumy Hľadať Zoznam médií Zobrazuje sa 82 z 5375077 mediálnych položiek Načítať ďalšie PODROBNOSTI PRÍLOHY eSRAM-Intel-FPGA-IP-produt-image.jpg 22. júla 2023 35 KB 442 x 328 pixelov Upraviť obrázok Trvale odstrániť Alternatívny text Naučte sa opísať účel obrázka (otvorí sa na novej karte). Ak je obrázok čisto dekoratívny, ponechajte prázdne. Názov eSRAM-Intel-FPGA-IP-produt-image Popis Popis File URL: https://manuals.plus/wp-content/uploads/2023/07/eSRAM-Intel-FPGA-IP-produt-image.jpg Kopírovať URL do schránky NASTAVENIA ZOBRAZENIA PRÍLOHY Zarovnanie Stred Odkaz Žiadne Veľkosť Plná veľkosť – 442 × 328 Vybraté mediálne akcie Vybratá 1 položka Vymazať Vložiť do príspevku Nie file vybraný

Informácie o produkte

Produkt je Intel FPGA IP, ktorý je kompatibilný so softvérom Intel Quartus Prime Design Suite. IP má rôzne verzie, ktoré zodpovedajú verziám softvéru do v19.1. Počnúc softvérovou verziou 19.2 je pre Intel FPGA IP zavedená nová schéma verzovania.

Verzie IP sú nasledovné:

Verzia Dátum Verzia Intel Quartus Prime Popis Vplyv
v20.1.0 2022.09.26 22.3 Povolené pripojenie systémových komponentov Intel AgilexTM eSRAM IP
podpora v nástroji Platform Designer.		 Registrované podľa ISO 9001:2015
v20.0.0 2021.10.04 21.3 Aktualizované ch{0-7}_ecc_dec_eccmode a ch{0-7}_ecc_enc_eccmode
parametre na ECC_DISABLED pre nepoužívané porty.		 Na získanie kompilácie prechodu návrhu je potrebná inovácia IP
so softvérom Intel Quartus Prime Pro Edition verzie 21.3.
v19.2.1 2021.06.29 21.2 Opravené porušenie pozdržania pridaním (* altera_attribute = -name
HYPER_REGISTER_DELAY_CHAIN ​​100*) na eSRAM Intel Agilex FPGA
IP.		 Zmena je voliteľná. Ak je vaša IP adresa, vyžaduje sa upgrade IP
nemôže splniť špecifikáciu maximálneho výkonu z dôvodu zadržania
porušenie.
v19.2.0 2020.12.14 19.4 Odstránil sa dynamický kódovač a dekodér ECC – bypass
vlastnosť.		 N/A
v19.1.1 2019.07.01 19.2 Prvé vydanie pre zariadenia Intel Agilex. N/A

Ak poznámka k vydaniu nie je k dispozícii pre konkrétnu verziu IP, znamená to, že v tejto verzii nie sú žiadne zmeny.

Poznámka: Číslo verzie Intel FPGA IP (XYZ) sa môže meniť s každou verziou softvéru Intel Quartus Prime.

Návod na použitie produktu

Ak chcete použiť Intel FPGA IP, postupujte podľa týchto krokov:

  1. Uistite sa, že máte v systéme nainštalovaný kompatibilný softvér Intel Quartus Prime Design Suite.
  2. Stiahnite si príslušnú verziu Intel FPGA IP, ktorá zodpovedá vašej verzii softvéru.
  3. Extrahujte stiahnutú IP files na vhodné miesto vo vašom počítači.
  4. Otvorte softvér Intel Quartus Prime a vytvorte nový projekt alebo otvorte existujúci projekt.
  5. V nastaveniach projektu alebo katalógu IP nájdite a pridajte Intel FPGA IP do svojho projektu.
  6. Nakonfigurujte parametre IP podľa svojich požiadaviek.
  7. Pripojte IP k iným komponentom alebo modulom vo vašom návrhu pomocou nástroja Platform Designer.
  8. Zabezpečte, aby sa vykonali všetky potrebné inovácie IP, ak sú uvedené v informáciách o produkte.
  9. Zostavte a overte svoj návrh pomocou softvéru Intel Quartus Prime.
  10. Pokračujte ďalšími krokmi podľa vašich požiadaviek na dizajn a cieľov projektu.

eSRAM Intel® Agilex™ FPGA IP

Poznámky k vydaniu
Ak pre konkrétnu verziu IP nie je k dispozícii poznámka k vydaniu, adresa IP nemá v tejto verzii žiadne zmeny. Informácie o vydaniach aktualizácií IP až po v18.1 nájdete v poznámkach k vydaniu aktualizácie Intel® Quartus® Prime Design Suite.
Verzie Intel FPGA IP zodpovedajú verziám softvéru Intel Quartus Prime Design Suite až do verzie 19.1. Počnúc softvérom Intel Quartus Prime Design Suite verzie 19.2 má Intel FPGA IP novú schému verzií.
Číslo verzie Intel FPGA IP (XYZ) sa môže meniť s každou verziou softvéru Intel Quartus Prime.

Zmena v:
  • X označuje veľkú revíziu IP. Ak aktualizujete softvér Intel Quartus Prime, musíte obnoviť adresu IP.
  • Y označuje, že IP obsahuje nové funkcie. Obnovte svoju IP tak, aby obsahovala tieto nové funkcie.
  • Z znamená, že IP obsahuje menšie zmeny. Obnovte svoju adresu IP, aby zahŕňala tieto zmeny.

Súvisiace informácie

  • Poznámky k vydaniu aktualizácie Intel Quartus Prime Design Suite
  • Používateľská príručka vstavanej pamäte Intel Agilex™
  • Errata pre eSRAM Intel Agilex™ FPGA IP v databáze znalostí

 eSRAM Intel Agilex™ FPGA IP v20.1.0

Tabuľka 1. v20.1.0 2022.09.26

Verzia Intel Quartus Prime Popis Vplyv
22.3 Povolená podpora pripojenia systémových komponentov Intel Agilex™ eSRAM IP v nástroji Platform Designer. Inovácia IP je voliteľná v softvéri Intel Quartus Prime Pro Edition verzie 22.3.
  • Regenerácia IP sa vyžaduje len vtedy, ak chcú zákazníci používať eSRAM IP v nástroji Platform Designer.
  • Neexistujú žiadne zmeny existujúcich funkcií eSRAM.

eSRAM Intel Agilex FPGA IP v20.0.0

Tabuľka 2. v20.0.0 2021.10.04

Verzia Intel Quartus Prime Popis Vplyv
21.3 Aktualizované parametre ch{0-7}_ecc_dec_eccmode a ch{0-7}_ecc_enc_eccmode na ECC_DISABLED pre nepoužívané porty. Na získanie kompilácie dizajnu so softvérom Intel Quartus Prime Pro Edition verzie 21.3 je potrebná inovácia IP.
 eSRAM Intel Agilex FPGA IP v19.2.1
Tabuľka 3. v19.2.1 2021.06.29
Verzia Intel Quartus Prime Popis Vplyv
21.2 Opravené porušenie blokovania pridaním (* altera_attribute = “-name HYPER_REGISTER_DELAY_CHAIN ​​100″*) do eSRAM Intel Agilex FPGA IP. Zmena je voliteľná. Musíte vykonať upgrade IP, ak vaša IP nemôže spĺňať špecifikáciu maximálneho výkonu z dôvodu porušenia pozastavenia.

 eSRAM Intel Agilex FPGA IP v19.2.0

Tabuľka 4. v19.2.0 2020.12.14

Verzia Intel Quartus Prime Popis Vplyv
19.4 Odstránená funkcia dynamického kódovania ECC a dekodéra. —

eSRAM Intel Agilex FPGA IP v19.1.1

Tabuľka 5. v19.1.1 2019.07.01

Verzia Intel Quartus Prime Popis Vplyv
19.2 Prvé vydanie pre zariadenia Intel Agilex. —

Poznámky k vydaniu eSRAM Intel FPGA IP (zariadenia Intel Stratix® 10)

Ak pre konkrétnu verziu IP nie je k dispozícii poznámka k vydaniu, adresa IP nemá v tejto verzii žiadne zmeny. Informácie o vydaniach aktualizácií IP až po v18.1 nájdete v poznámkach k vydaniu aktualizácie Intel Quartus Prime Design Suite.

Verzie Intel FPGA IP zodpovedajú verziám softvéru Intel Quartus Prime Design Suite až do verzie 19.1. Počnúc softvérom Intel Quartus Prime Design Suite verzie 19.2 má Intel FPGA IP novú schému verzií.

Číslo verzie Intel FPGA IP (XYZ) sa môže meniť s každou verziou softvéru Intel Quartus Prime. Zmena v:

  • X označuje veľkú revíziu IP. Ak aktualizujete softvér Intel Quartus Prime, musíte obnoviť adresu IP.
  •  Y označuje, že IP obsahuje nové funkcie. Obnovte svoju IP tak, aby obsahovala tieto nové funkcie.
  •  Z znamená, že IP obsahuje menšie zmeny. Obnovte svoju adresu IP, aby zahŕňala tieto zmeny.

Súvisiace informácie

  • Poznámky k vydaniu aktualizácie Intel Quartus Prime Design Suite
  • Používateľská príručka vstavanej pamäte Intel Stratix® 10
  • Errata pre eSRAM Intel FPGA IP v databáze znalostí

 eSRAM Intel FPGA IP v19.2.0

Tabuľka 6. v19.2.0 2022.09.26

Verzia Intel Quartus Prime Popis Vplyv
22.3 Povolená podpora pripojenia systémových komponentov Intel Stratix® 10 eSRAM IP v nástroji Platform Designer. Inovácia IP je voliteľná v softvéri Intel Quartus Prime Pro Edition verzie 22.3.
  • Regenerácia IP sa vyžaduje len vtedy, ak chcú zákazníci používať eSRAM IP v nástroji Platform Designer.
  • Neexistujú žiadne zmeny existujúcich funkcií eSRAM.

 eSRAM Intel FPGA IP v19.1.5

Tabuľka 7. v19.1.5 2020.10.12

Verzia Intel Quartus Prime Popis Vplyv
20.3 Aktualizovaný popis pre Povoliť režim nízkej spotreby v editore parametrov eSRAM Intel FPGA IP. —

eSRAM Intel FPGA IP v19.1.4

Tabuľka 8. v19.1.4 2020.08.03

Verzia Intel Quartus Prime Popis Vplyv
20.2 Premenovaný na I/O PLL filemeno, aby ste zrušili varovnú správu z IOPLL file.

Ak majú dve eSRAM rovnaké parametre PLL (referenčná hodinová frekvencia PLL a požadovaná hodinová frekvencia PLL), varovnú správu možno ignorovať.

Ak majú dva eSRAM rôzne parametre PLL, po kompilácii budú nastavené na rovnaké frekvencie PLL prevzaté z jedného z parametrov IP eSRAM Intel FPGA. Pozrite si Správa Quartus Fitter ➤ Plán Stage ➤ Súhrn používania PLL dodržiavať implementované frekvencie eSRAM IOPLL.

Aktualizácia IP je potrebná, keď sa parameter PLL pre obe eSRAM líši.

 —

eSRAM Intel FPGA IP v19.1.3

Tabuľka 9. v19.1.3 2019.10.11

Verzia Intel Quartus Prime Popis Vplyv
19.3 Aktualizovaný popis pre Referenčná hodinová frekvencia PLL v editore parametrov eSRAM Intel FPGA IP. —

 eSRAM Intel FPGA IP v18.1

Tabuľka 10. v18.1 2018.10.03

Verzia Intel Quartus Prime Popis Vplyv
18.1 Odstránil sa register HIPI pre iopll_lock2core_reg. Môžete upgradovať svoje jadro IP.

eSRAM Intel FPGA IP v18.0

Tabuľka 11. v18.0 máj 2018

Popis Vplyv
Premenované natívne jadro eSRAM IP na eSRAM Intel FPGA IP podľa rebrandingu Intel. —
Pridaný nový signál rozhrania:
  • iopll_lock2core

Stav zámku eSRAM IOPLL.

 —

Súvisiace informácie

  • Úvod do Intel FPGA IP jadier
  • Používateľská príručka vstavanej pamäte Intel Stratix 10
  • Errata pre ostatné jadrá IP v databáze znalostí

 Natívne eSRAM IP Core v17.1

Tabuľka 12. v17.1 November 2017

Popis Vplyv
Prvotné uvoľnenie. Toto jadro IP je dostupné iba v zariadeniach Intel Stratix 10. —

Súvisiace informácie

  • Úvod do Intel FPGA IP jadier
  • Používateľská príručka vstavanej pamäte Intel Stratix 10
  • Errata pre ostatné jadrá IP v databáze znalostí

Archív používateľskej príručky vstavanej pamäte Intel Stratix 10
Najnovšie a predchádzajúce verzie tejto používateľskej príručky nájdete v Používateľskej príručke vstavanej pamäte Intel® Stratix® 10. Ak IP alebo verzia softvéru nie je uvedená, platí používateľská príručka pre predchádzajúcu verziu IP alebo softvéru.

Poznámky k vydaniu eSRAM Intel® FPGA IP

Dokumenty / zdroje

intel eSRAM Intel FPGA IP [pdf] Používateľská príručka
eSRAM Intel FPGA IP, Intel FPGA IP, FPGA IP, IP

Referencie

Súvisiace príspevky

Zanechajte komentár

Vaša emailová adresa nebude zverejnená. Povinné polia sú označené *