Sadržaj sakriti
1 eSRAM Intel FPGA IP
2 Informacije o proizvodu
3 Upute za upotrebu proizvoda
4 eSRAM Intel® Agilex™ FPGA IP
5 eSRAM Intel FPGA IP napomene o izdanju (Intel Stratix® 10 uređaji)
6 Dokumenti / Resursi
6.1 Reference
7 Related Posts

eSRAM Intel FPGA IP korisnički vodič Istaknuta slika: br file odabrani Ažuriraj Objavi Dodaj MediaVisualText Naslov 3 H3 Zatvori dijalog Dodaj radnje medija Upload filesMedia Library Filtriraj medije Filtriraj po tipu Sve medijske stavke Filtriraj po datumu Svi datumi Pretraga Lista medija Prikazuje 81 od 5375076 medijskih stavki Učitaj više DETALJI O PRILOGU eSRAM-logo-image-1.jpg 22. jul 2023. 13 KB 357 po 74 piksela Izbriši trajno Alt Text Naučite kako opisati svrhu slike (otvara se u novoj kartici). Ostavite prazno ako je slika isključivo dekorativna. Naslov eSRAM-logo-image Naslov Opis File URL: https://manuals.plus/wp-content/uploads/2023/07/eSRAM-logo-image-1.jpg Kopija URL u međuspremnik PODEŠAVANJA PRIKAZA PRILOGA Poravnavanje Centar Link prema nijednoj Veličina Puna veličina – 357 × 74 Odabrane medijske radnje 1 stavka odabrana Obriši Ubaci u post Ne file izabrani

eSRAM Intel FPGA IP

eSRAM Intel FPGA IP korisnički vodič Istaknuta slika: br file odabrano Ažuriraj Objavi Dodaj MediaVisualText Naslov 4 DIV » H4 Zatvori dijalog Dodaj medijske radnje Učitaj filesMedia Library Filtriraj medije Filtriraj po tipu Sve medijske stavke Filtriraj po datumu Svi datumi Pretraga Lista medija Prikazuje 82 od 5375077 medijskih stavki Učitaj više DETALJI PRILOGA eSRAM-Intel-FPGA-IP-produt-image.jpg 22. jul 2023. 35 KB 442 piksela po Uredi sliku Izbriši trajno Alt Text Naučite kako opisati svrhu slike (otvara se u novoj kartici). Ostavite prazno ako je slika isključivo dekorativna. Naslov eSRAM-Intel-FPGA-IP-proizvod-slika Naslov Opis File URL: https://manuals.plus/wp-content/uploads/2023/07/eSRAM-Intel-FPGA-IP-produt-image.jpg Kopiraj URL u međuspremnik PODEŠAVANJA PRIKAZA PRILOGA Poravnavanje Centar Link prema nijednoj Veličina Puna veličina – 442 × 328 Odabrane medijske radnje 1 stavka odabrana Obriši Ubaci u post Ne file izabrani

Informacije o proizvodu

Proizvod je Intel FPGA IP, koji je kompatibilan sa softverom Intel Quartus Prime Design Suite. IP ima različite verzije koje odgovaraju verzijama softvera do v19.1. Počevši od verzije softvera 19.2, uvedena je nova šema upravljanja verzijama za Intel FPGA IP.

IP verzije su sljedeće:

Verzija Datum Intel Quartus Prime verzija Opis Uticaj
v20.1.0 2022.09.26 22.3 Omogućeno povezivanje komponenti sistema Intel AgilexTM eSRAM IP sistema
podrška u alatu Platform Designer.		 ISO 9001:2015 Registrovan
v20.0.0 2021.10.04 21.3 Ažurirani su ch{0-7}_ecc_dec_eccmode i ch{0-7}_ecc_enc_eccmode
parametri na ECC_DISABLED za neiskorištene portove.		 IP nadogradnja je potrebna za dobijanje kompilacije propusnice za dizajn
sa verzijom softvera Intel Quartus Prime Pro Edition 21.3.
v19.2.1 2021.06.29 21.2 Ispravljeno je kršenje zadržavanja dodavanjem (* altera_attribute = -name
HYPER_REGISTER_DELAY_CHAIN ​​100*) na eSRAM Intel Agilex FPGA
IP.		 Promjena nije obavezna. Nadogradnja IP-a je potrebna ako je vaš IP
ne može ispuniti specifikaciju maksimalne performanse zbog zadržavanja
kršenje.
v19.2.0 2020.12.14 19.4 Uklonjen dinamički ECC enkoder i dekoder — bypass
karakteristika.		 N/A
v19.1.1 2019.07.01 19.2 Prvo izdanje za Intel Agilex uređaje. N/A

Ako napomena o izdanju nije dostupna za određenu IP verziju, to znači da nema promjena u toj verziji.

Napomena: Broj Intel FPGA IP verzije (XYZ) može se promijeniti sa svakom verzijom softvera Intel Quartus Prime.

Upute za upotrebu proizvoda

Da biste koristili Intel FPGA IP, slijedite ove korake:

  1. Uverite se da imate kompatibilan softver Intel Quartus Prime Design Suite instaliran na vašem sistemu.
  2. Preuzmite odgovarajuću Intel FPGA IP verziju koja odgovara verziji vašeg softvera.
  3. Izvucite preuzetu IP adresu files na odgovarajuću lokaciju na vašem računaru.
  4. Otvorite softver Intel Quartus Prime i kreirajte novi projekat ili otvorite postojeći projekat.
  5. U postavkama projekta ili IP katalogu, pronađite i dodajte Intel FPGA IP svom projektu.
  6. Konfigurirajte IP parametre prema vašim zahtjevima.
  7. Povežite IP sa drugim komponentama ili modulima u svom dizajnu pomoću alata Platform Designer.
  8. Uvjerite se da su sve potrebne IP nadogradnje izvršene ako je navedeno u informacijama o proizvodu.
  9. Sastavite i provjerite svoj dizajn pomoću softvera Intel Quartus Prime.
  10. Nastavite s daljnjim koracima prema vašim zahtjevima dizajna i projektnim ciljevima.

eSRAM Intel® Agilex™ FPGA IP

Bilješke o izdanju
Ako napomena o izdanju nije dostupna za određenu IP verziju, IP nema promjena u toj verziji. Za informacije o izdanjima IP ažuriranja do v18.1, pogledajte napomene o ažuriranju paketa Intel® Quartus® Prime Design Suite.
Intel FPGA IP verzije odgovaraju verzijama softvera Intel Quartus Prime Design Suite do v19.1. Počevši od verzije softvera Intel Quartus Prime Design Suite 19.2, Intel FPGA IP ima novu šemu verzioniranja.
Broj Intel FPGA IP verzije (XYZ) može se promijeniti sa svakom verzijom softvera Intel Quartus Prime.

Promjena u:
  • X označava veliku reviziju IP-a. Ako ažurirate softver Intel Quartus Prime, morate regenerisati IP.
  • Y označava da IP uključuje nove funkcije. Regenerirajte svoj IP da biste uključili ove nove funkcije.
  • Z označava da IP uključuje manje promjene. Ponovo generirajte svoj IP kako biste uključili ove promjene.

Povezane informacije

  • Napomene o izdanju ažuriranja Intel Quartus Prime Design Suite
  • Korisnički vodič za Intel Agilex™ ugrađenu memoriju
  • Greške za eSRAM Intel Agilex™ FPGA IP u bazi znanja

 eSRAM Intel Agilex™ FPGA IP v20.1.0

Tabela 1. v20.1.0 2022.09.26

Intel Quartus Prime verzija Opis Uticaj
22.3 Omogućena podrška za povezivanje komponenti sistema Intel Agilex™ eSRAM IP sistema u alatu Platform Designer. IP nadogradnja je opciona u verziji softvera Intel Quartus Prime Pro Edition 22.3.
  • Regeneracija IP-a je potrebna samo ako korisnici žele koristiti eSRAM IP u alatu Platform Designer.
  • Nema promjena u postojećim funkcijama eSRAM-a.

eSRAM Intel Agilex FPGA IP v20.0.0

Tabela 2. v20.0.0 2021.10.04

Intel Quartus Prime verzija Opis Uticaj
21.3 Ažurirani parametri ch{0-7}_ecc_dec_eccmode i ch{0-7}_ecc_enc_eccmode na ECC_DISABLED za neiskorištene portove. IP nadogradnja je potrebna za dobijanje kompilacije propusnice za dizajn sa verzijom softvera Intel Quartus Prime Pro Edition 21.3.
 eSRAM Intel Agilex FPGA IP v19.2.1
Tabela 3. v19.2.1 2021.06.29
Intel Quartus Prime verzija Opis Uticaj
21.2 Ispravljeno je kršenje čekanja dodavanjem (* altera_attribute = “-name HYPER_REGISTER_DELAY_CHAIN ​​100″*) na eSRAM Intel Agilex FPGA IP. Promjena je opciona. Od vas se traži da izvršite nadogradnju IP-a ako vaš IP ne može ispuniti specifikaciju maksimalne performanse zbog kršenja čekanja.

 eSRAM Intel Agilex FPGA IP v19.2.0

Tabela 4. v19.2.0 2020.12.14

Intel Quartus Prime verzija Opis Uticaj
19.4 Uklonjena je funkcija dinamičkog ECC kodera i zaobilaženja dekodera. —

eSRAM Intel Agilex FPGA IP v19.1.1

Tabela 5. v19.1.1 2019.07.01

Intel Quartus Prime verzija Opis Uticaj
19.2 Prvo izdanje za Intel Agilex uređaje. —

eSRAM Intel FPGA IP napomene o izdanju (Intel Stratix® 10 uređaji)

Ako napomena o izdanju nije dostupna za određenu IP verziju, IP nema promjena u toj verziji. Za informacije o izdanjima IP ažuriranja do v18.1, pogledajte napomene o ažuriranju Intel Quartus Prime Design Suite.

Intel FPGA IP verzije odgovaraju verzijama softvera Intel Quartus Prime Design Suite do v19.1. Počevši od verzije softvera Intel Quartus Prime Design Suite 19.2, Intel FPGA IP ima novu šemu verzioniranja.

Broj Intel FPGA IP verzije (XYZ) može se promijeniti sa svakom verzijom softvera Intel Quartus Prime. Promjena u:

  • X označava veliku reviziju IP-a. Ako ažurirate softver Intel Quartus Prime, morate regenerisati IP.
  •  Y označava da IP uključuje nove funkcije. Regenerirajte svoj IP da biste uključili ove nove funkcije.
  •  Z označava da IP uključuje manje promjene. Ponovo generirajte svoj IP kako biste uključili ove promjene.

Povezane informacije

  • Napomene o izdanju ažuriranja Intel Quartus Prime Design Suite
  • Uputstvo za upotrebu za Intel Stratix® 10 ugrađenu memoriju
  • Greške za eSRAM Intel FPGA IP u bazi znanja

 eSRAM Intel FPGA IP v19.2.0

Tabela 6. v19.2.0 2022.09.26

Intel Quartus Prime verzija Opis Uticaj
22.3 Omogućena podrška za povezivanje komponenti sistema Intel Stratix® 10 eSRAM IP sistema u alatu Platform Designer. IP nadogradnja je opciona u verziji softvera Intel Quartus Prime Pro Edition 22.3.
  • Regeneracija IP-a je potrebna samo ako korisnici žele koristiti eSRAM IP u alatu Platform Designer.
  • Nema promjena u postojećim funkcijama eSRAM-a.

 eSRAM Intel FPGA IP v19.1.5

Tabela 7. v19.1.5 2020.10.12

Intel Quartus Prime verzija Opis Uticaj
20.3 Ažuriran opis za Omogućite režim niske potrošnje energije u eSRAM Intel FPGA IP uređivaču parametara. —

eSRAM Intel FPGA IP v19.1.4

Tabela 8. v19.1.4 2020.08.03

Intel Quartus Prime verzija Opis Uticaj
20.2 Preimenovan u I/O PLL filename za odustajanje od poruke upozorenja od IOPLL-a file.

Ako dva eSRAM-a imaju iste PLL parametre (frekvencija referentnog takta PLL-a i željena frekvencija takta PLL-a), poruka upozorenja se može zanemariti.

Ako dva eSRAM-a imaju različite PLL parametre, nakon kompilacije će biti postavljeni na iste PLL frekvencije preuzete iz jednog od eSRAM Intel FPGA IP parametara. Pogledajte na Izvještaj montera Quartusa ➤ Plan Stage ➤ Sažetak upotrebe PLL-a za praćenje implementiranih eSRAM IOPLL frekvencija.

IP ažuriranje je potrebno kada je PLL parametar za oba eSRAM-a različit.

 —

eSRAM Intel FPGA IP v19.1.3

Tabela 9. v19.1.3 2019.10.11

Intel Quartus Prime verzija Opis Uticaj
19.3 Ažuriran opis za PLL referentna frekvencija sata u eSRAM Intel FPGA IP uređivaču parametara. —

 eSRAM Intel FPGA IP v18.1

Tabela 10. v18.1 2018.10.03

Intel Quartus Prime verzija Opis Uticaj
18.1 Uklonjen je HIPI registar za iopll_lock2core_reg. Možete nadograditi svoje IP jezgro.

eSRAM Intel FPGA IP v18.0

Tabela 11. v18.0 Maj 2018

Opis Uticaj
Preimenovano je Native eSRAM IP jezgro u eSRAM Intel FPGA IP prema Intelovom rebrandingu. —
Dodan novi signal interfejsa:
  • iopll_lock2core

eSRAM IOPLL status zaključavanja.

 —

Povezane informacije

  • Uvod u Intel FPGA IP jezgra
  • Uputstvo za upotrebu za Intel Stratix 10 ugrađenu memoriju
  • Greške za druga IP jezgra u Bazi znanja

 Native eSRAM IP Core v17.1

Tabela 12. v17.1 novembar 2017

Opis Uticaj
Prvo izdanje. Ova IP jezgra je dostupna samo u Intel Stratix 10 uređajima. —

Povezane informacije

  • Uvod u Intel FPGA IP jezgra
  • Uputstvo za upotrebu za Intel Stratix 10 ugrađenu memoriju
  • Greške za druga IP jezgra u Bazi znanja

Korisnički vodič za Intel Stratix 10 ugrađenu memoriju Arhive
Za najnoviju i prethodnu verziju ovog korisničkog vodiča pogledajte Intel® Stratix® 10 Uputstvo za upotrebu za ugrađenu memoriju. Ako IP ili verzija softvera nisu navedeni, primjenjuje se korisnički vodič za prethodnu IP adresu ili verziju softvera.

eSRAM Intel® FPGA IP napomene o izdanju

Dokumenti / Resursi

intel eSRAM Intel FPGA IP [pdf] Korisnički priručnik
eSRAM Intel FPGA IP, Intel FPGA IP, FPGA IP, IP

Reference

Related Posts

Ostavite komentar

Vaša email adresa neće biti objavljena. Obavezna polja su označena *