eSRAM Intel FPGA IP
Impormasyon ng Produkto
Ang produkto ay ang Intel FPGA IP, na tugma sa software ng Intel Quartus Prime Design Suite. Ang IP ay may iba't ibang bersyon na tumutugma sa mga bersyon ng software hanggang v19.1. Simula sa software na bersyon 19.2, isang bagong bersyon ng scheme ay ipinakilala para sa Intel FPGA IP.
Ang mga bersyon ng IP ay ang mga sumusunod:
| Bersyon | Petsa | Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
|---|---|---|---|---|
| v20.1.0 | 2022.09.26 | 22.3 | Pinagana ang koneksyon ng component ng Intel AgilexTM eSRAM IP system suporta sa tool ng Platform Designer. |
ISO 9001:2015 Nakarehistro |
| v20.0.0 | 2021.10.04 | 21.3 | Na-update ang ch{0-7}_ecc_dec_eccmode at ch{0-7}_ecc_enc_eccmode mga parameter sa ECC_DISABLED para sa mga hindi nagamit na port. |
Kinakailangan ang pag-upgrade ng IP para makuha ang compilation ng design pass gamit ang software ng Intel Quartus Prime Pro Edition na bersyon 21.3. |
| v19.2.1 | 2021.06.29 | 21.2 | Inayos ang paglabag sa hold sa pamamagitan ng pagdaragdag ng (* altera_attribute = -name HYPER_REGISTER_DELAY_CHAIN 100*) sa eSRAM Intel Agilex FPGA IP. |
Opsyonal ang pagbabago. Kinakailangan ang pag-upgrade ng IP kung ang iyong IP hindi matugunan ang maximum na detalye ng pagganap dahil sa isang hold paglabag. |
| v19.2.0 | 2020.12.14 | 19.4 | Inalis ang dynamic na ECC encoder at decoder — bypass tampok. |
N/A |
| v19.1.1 | 2019.07.01 | 19.2 | Paunang release para sa mga Intel Agilex device. | N/A |
Kung ang isang tala sa paglabas ay hindi magagamit para sa isang partikular na bersyon ng IP, nangangahulugan ito na walang mga pagbabago sa bersyon na iyon.
Tandaan: Maaaring magbago ang numero ng Intel FPGA IP version (XYZ) sa bawat bersyon ng software ng Intel Quartus Prime.
Mga Tagubilin sa Paggamit ng Produkto
Upang gamitin ang Intel FPGA IP, sundin ang mga hakbang na ito:
- Tiyaking mayroon kang katugmang software ng Intel Quartus Prime Design Suite na naka-install sa iyong system.
- I-download ang kaukulang bersyon ng Intel FPGA IP na tumutugma sa bersyon ng iyong software.
- I-extract ang na-download na IP files sa isang angkop na lokasyon sa iyong computer.
- Buksan ang software ng Intel Quartus Prime at lumikha ng bagong proyekto o magbukas ng kasalukuyang proyekto.
- Sa mga setting ng proyekto o IP catalog, hanapin at idagdag ang Intel FPGA IP sa iyong proyekto.
- I-configure ang mga parameter ng IP ayon sa iyong mga kinakailangan.
- Ikonekta ang IP sa iba pang mga bahagi o module sa iyong disenyo gamit ang tool na Platform Designer.
- Tiyakin na ang anumang kinakailangang pag-upgrade ng IP ay isinasagawa kung tinukoy sa impormasyon ng produkto.
- I-compile at i-verify ang iyong disenyo gamit ang Intel Quartus Prime software.
- Magpatuloy sa mga karagdagang hakbang ayon sa iyong mga kinakailangan sa disenyo at mga layunin ng proyekto.
eSRAM Intel® Agilex™ FPGA IP
Mga Tala sa Paglabas
Kung ang isang tala sa paglabas ay hindi magagamit para sa isang partikular na bersyon ng IP, ang IP ay walang mga pagbabago sa bersyon na iyon. Para sa impormasyon sa mga release ng IP update hanggang sa v18.1, sumangguni sa Intel® Quartus® Prime Design Suite Update Release Notes.
Ang mga bersyon ng Intel FPGA IP ay tumutugma sa mga bersyon ng software ng Intel Quartus Prime Design Suite hanggang v19.1. Simula sa bersyon 19.2 ng software ng Intel Quartus Prime Design Suite, ang Intel FPGA IP ay may bagong scheme ng bersyon.
Maaaring magbago ang numero ng Intel FPGA IP version (XYZ) sa bawat bersyon ng software ng Intel Quartus Prime.
- X ay nagpapahiwatig ng isang pangunahing rebisyon ng IP. Kung ina-update mo ang software ng Intel Quartus Prime, dapat mong muling buuin ang IP.
- Ang Y ay nagpapahiwatig na ang IP ay may kasamang mga bagong feature. I-regenerate ang iyong IP para maisama ang mga bagong feature na ito.
- Ipinapahiwatig ng Z na ang IP ay may kasamang maliliit na pagbabago. Buuin muli ang iyong IP upang maisama ang mga pagbabagong ito.
Kaugnay na Impormasyon
- Mga Tala sa Pag-update ng Intel Quartus Prime Design Suite
- Gabay sa Gumagamit ng Intel Agilex™ na Naka-embed na Memory
- Errata para sa eSRAM Intel Agilex™ FPGA IP sa Knowledge Base
eSRAM Intel Agilex™ FPGA IP v20.1.0
Talahanayan 1. v20.1.0 2022.09.26
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 22.3 | Pinagana ang suporta sa koneksyon ng component ng Intel Agilex™ eSRAM IP system sa tool na Platform Designer. | Opsyonal ang pag-upgrade ng IP sa bersyon 22.3 ng software ng Intel Quartus Prime Pro Edition.
|
eSRAM Intel Agilex FPGA IP v20.0.0
Talahanayan 2. v20.0.0 2021.10.04
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 21.3 | Na-update ang ch{0-7}_ecc_dec_eccmode at ch{0-7}_ecc_enc_eccmode na mga parameter sa ECC_DISABLED para sa mga hindi nagamit na port. | Kinakailangan ang pag-upgrade ng IP upang makuha ang compilation ng design pass gamit ang bersyon 21.3 ng software ng Intel Quartus Prime Pro Edition. |
Talahanayan 3. v19.2.1 2021.06.29
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 21.2 | Inayos ang paglabag sa hold sa pamamagitan ng pagdaragdag ng (* altera_attribute = “-name HYPER_REGISTER_DELAY_CHAIN 100″*) sa eSRAM Intel Agilex FPGA IP. | Opsyonal ang pagbabago. Kinakailangan kang magsagawa ng pag-upgrade ng IP kung hindi maabot ng iyong IP ang maximum na detalye ng pagganap dahil sa isang paglabag sa hold. |
eSRAM Intel Agilex FPGA IP v19.2.0
Talahanayan 4. v19.2.0 2020.12.14
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 19.4 | Inalis ang tampok na dynamic na ECC encoder at bypass ng decoder. | — |
eSRAM Intel Agilex FPGA IP v19.1.1
Talahanayan 5. v19.1.1 2019.07.01
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 19.2 | Paunang release para sa mga Intel Agilex device. | — |
eSRAM Intel FPGA IP Release Notes (Intel Stratix® 10 Devices)
Kung ang isang tala sa paglabas ay hindi magagamit para sa isang partikular na bersyon ng IP, ang IP ay walang mga pagbabago sa bersyon na iyon. Para sa impormasyon sa mga release ng IP update hanggang sa v18.1, sumangguni sa Intel Quartus Prime Design Suite Update Release Notes.
Ang mga bersyon ng Intel FPGA IP ay tumutugma sa mga bersyon ng software ng Intel Quartus Prime Design Suite hanggang v19.1. Simula sa bersyon 19.2 ng software ng Intel Quartus Prime Design Suite, ang Intel FPGA IP ay may bagong scheme ng bersyon.
Maaaring magbago ang numero ng Intel FPGA IP version (XYZ) sa bawat bersyon ng software ng Intel Quartus Prime. Isang pagbabago sa:
- X ay nagpapahiwatig ng isang pangunahing rebisyon ng IP. Kung ina-update mo ang software ng Intel Quartus Prime, dapat mong muling buuin ang IP.
- Ang Y ay nagpapahiwatig na ang IP ay may kasamang mga bagong feature. I-regenerate ang iyong IP para maisama ang mga bagong feature na ito.
- Ipinapahiwatig ng Z na ang IP ay may kasamang maliliit na pagbabago. Buuin muli ang iyong IP upang maisama ang mga pagbabagong ito.
Kaugnay na Impormasyon
- Mga Tala sa Pag-update ng Intel Quartus Prime Design Suite
- Gabay sa Gumagamit ng Intel Stratix® 10 na Naka-embed na Memory
- Errata para sa eSRAM Intel FPGA IP sa Knowledge Base
eSRAM Intel FPGA IP v19.2.0
Talahanayan 6. v19.2.0 2022.09.26
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 22.3 | Pinagana ang suporta sa koneksyon ng component ng Intel Stratix® 10 eSRAM IP system sa tool ng Platform Designer. | Opsyonal ang pag-upgrade ng IP sa bersyon 22.3 ng software ng Intel Quartus Prime Pro Edition.
|
eSRAM Intel FPGA IP v19.1.5
Talahanayan 7. v19.1.5 2020.10.12
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 20.3 | Na-update ang paglalarawan para sa Paganahin ang Low Power Mode sa eSRAM Intel FPGA IP parameter editor. | — |
eSRAM Intel FPGA IP v19.1.4
Talahanayan 8. v19.1.4 2020.08.03
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 20.2 | Pinalitan ng pangalan ang I/O PLL filepangalan upang talikdan ang mensahe ng babala mula sa IOPLL file.
Kung ang dalawang eSRAM ay may parehong mga parameter ng PLL (PLL reference clock frequency at PLL gustong dalas ng orasan), ang babalang mensahe ay maaaring balewalain. Kung ang dalawang eSRAM ay may magkaibang mga parameter ng PLL, pagkatapos ng compilation ay itatakda ang mga ito sa parehong mga frequency ng PLL na kinuha mula sa isa sa mga parameter ng eSRAM Intel FPGA IP. Sumangguni sa Ulat ng Quartus Fitter ➤ Plan Stage ➤ Buod ng Paggamit ng PLL upang obserbahan ang ipinatupad na eSRAM IOPLL frequency. Kinakailangan ang pag-update ng IP kapag ang parameter ng PLL para sa parehong eSRAM ay iba. |
— |
eSRAM Intel FPGA IP v19.1.3
Talahanayan 9. v19.1.3 2019.10.11
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 19.3 | Na-update ang paglalarawan para sa PLL Reference Clock Frequency sa eSRAM Intel FPGA IP parameter editor. | — |
eSRAM Intel FPGA IP v18.1
Talahanayan 10. v18.1 2018.10.03
| Bersyon ng Intel Quartus Prime | Paglalarawan | Epekto |
| 18.1 | Inalis ang rehistro ng HIPI para sa iopll_lock2core_reg. | Maaari mong i-upgrade ang iyong IP core. |
eSRAM Intel FPGA IP v18.0
Talahanayan 11. v18.0 Mayo 2018
| Paglalarawan | Epekto |
| Pinalitan ang pangalan ng Native eSRAM IP core sa eSRAM Intel FPGA IP ayon sa Intel rebranding. | — |
Nagdagdag ng bagong signal ng interface:
eSRAM IOPLL lock status. |
— |
Kaugnay na Impormasyon
- Panimula sa Intel FPGA IP Cores
- Gabay sa Gumagamit ng Intel Stratix 10 na Naka-embed na Memory
- Errata para sa iba pang mga IP core sa Knowledge Base
Native eSRAM IP Core v17.1
Talahanayan 12. v17.1 Nobyembre 2017
| Paglalarawan | Epekto |
| Paunang paglabas. Available lang ang IP core na ito sa mga Intel Stratix 10 device. | — |
Kaugnay na Impormasyon
- Panimula sa Intel FPGA IP Cores
- Gabay sa Gumagamit ng Intel Stratix 10 na Naka-embed na Memory
- Errata para sa iba pang mga IP core sa Knowledge Base
Mga Archive ng Gabay sa Gumagamit ng Intel Stratix 10 na Naka-embed na Memory
Para sa pinakabago at nakaraang mga bersyon ng gabay sa gumagamit na ito, sumangguni sa Intel® Stratix® 10 Naka-embed na Gabay sa Gumagamit ng Memory. Kung hindi nakalista ang isang IP o bersyon ng software, nalalapat ang gabay sa gumagamit para sa nakaraang bersyon ng IP o software.
Mga Tala sa Paglabas ng IP ng eSRAM Intel® FPGA
Mga Dokumento / Mga Mapagkukunan
 |
intel eSRAM Intel FPGA IP [pdf] Gabay sa Gumagamit eSRAM Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
