eSRAM Intel FPGA IP
Produktinformationen
Bei dem Produkt handelt es sich um die Intel FPGA IP, die mit der Intel Quartus Prime Design Suite-Software kompatibel ist. Die IP hat verschiedene Versionen, die den Softwareversionen bis v19.1 entsprechen. Ab Softwareversion 19.2 wird ein neues Versionierungsschema für die Intel FPGA IP eingeführt.
Die IP-Versionen sind wie folgt:
| Version | Datum | Intel Quartus Prime-Version | Beschreibung | Auswirkungen |
|---|---|---|---|---|
| Version 20.1.0 | 2022.09.26 | 22.3 | Aktivierte Intel AgilexTM eSRAM IP-Systemkomponentenverbindung Unterstützung im Plattform-Designer-Tool. |
ISO 9001: 2015 registriert |
| Version 20.0.0 | 2021.10.04 | 21.3 | ch{0-7}_ecc_dec_eccmode und ch{0-7}_ecc_enc_eccmode wurden aktualisiert Parameter auf ECC_DISABLED für nicht verwendete Ports. |
Um die Design Pass-Kompilierung zu erhalten, ist ein IP-Upgrade erforderlich mit Intel Quartus Prime Pro Edition Softwareversion 21.3. |
| Version 19.2.1 | 2021.06.29 | 21.2 | Der Hold-Verstoß wurde durch Hinzufügen von (*altera_attribute = -name HYPER_REGISTER_DELAY_CHAIN 100*) zum eSRAM Intel Agilex FPGA IP-Adresse. |
Die Änderung ist optional. Ein IP-Upgrade ist erforderlich, wenn Ihre IP Aufgrund einer Sperre kann die maximale Leistungsspezifikation nicht erreicht werden Verstoß. |
| Version 19.2.0 | 2020.12.14 | 19.4 | Der dynamische ECC-Encoder und -Decoder wurde entfernt – Bypass Besonderheit. |
N / A |
| Version 19.1.1 | 2019.07.01 | 19.2 | Erstveröffentlichung für Intel Agilex-Geräte. | N / A |
Wenn für eine bestimmte IP-Version kein Versionshinweis verfügbar ist, bedeutet dies, dass es in dieser Version keine Änderungen gibt.
Notiz: Die Intel FPGA IP-Versionsnummer (XYZ) kann sich mit jeder Intel Quartus Prime-Softwareversion ändern.
Anweisungen zur Produktverwendung
Um die Intel FPGA IP zu verwenden, befolgen Sie diese Schritte:
- Stellen Sie sicher, dass auf Ihrem System die kompatible Intel Quartus Prime Design Suite-Software installiert ist.
- Laden Sie die entsprechende Intel FPGA IP-Version herunter, die Ihrer Softwareversion entspricht.
- Extrahieren Sie die heruntergeladene IP files an einen geeigneten Ort auf Ihrem Computer.
- Öffnen Sie die Intel Quartus Prime-Software und erstellen Sie ein neues Projekt oder öffnen Sie ein vorhandenes Projekt.
- Suchen Sie in den Projekteinstellungen oder im IP-Katalog die Intel FPGA-IP und fügen Sie sie Ihrem Projekt hinzu.
- Konfigurieren Sie die IP-Parameter entsprechend Ihren Anforderungen.
- Verbinden Sie die IP mit dem Platform Designer-Tool mit anderen Komponenten oder Modulen in Ihrem Design.
- Stellen Sie sicher, dass alle erforderlichen IP-Upgrades durchgeführt werden, sofern in den Produktinformationen angegeben.
- Kompilieren und überprüfen Sie Ihr Design mit der Intel Quartus Prime-Software.
- Fahren Sie mit den weiteren Schritten gemäß Ihren Designanforderungen und Projektzielen fort.
eSRAM Intel® Agilex™ FPGA IP
Versionshinweise
Wenn für eine bestimmte IP-Version kein Versionshinweis verfügbar ist, weist die IP in dieser Version keine Änderungen auf. Informationen zu IP-Update-Versionen bis v18.1 finden Sie in den Versionshinweisen zum Intel® Quartus® Prime Design Suite-Update.
Intel FPGA IP-Versionen entsprechen den Softwareversionen der Intel Quartus Prime Design Suite bis v19.1. Ab der Intel Quartus Prime Design Suite-Softwareversion 19.2 verfügt Intel FPGA IP über ein neues Versionsschema.
Die Intel FPGA IP-Versionsnummer (XYZ) kann sich mit jeder Intel Quartus Prime-Softwareversion ändern.
- X zeigt eine größere Überarbeitung des IP an. Wenn Sie die Intel Quartus Prime-Software aktualisieren, müssen Sie die IP neu generieren.
- Y gibt an, dass die IP neue Funktionen enthält. Regenerieren Sie Ihre IP, um diese neuen Funktionen einzubeziehen.
- Z gibt an, dass die IP geringfügige Änderungen enthält. Generieren Sie Ihre IP-Adresse neu, um diese Änderungen einzubeziehen.
Zugehörige Informationen
- Versionshinweise zum Intel Quartus Prime Design Suite-Update
- Benutzerhandbuch für Intel Agilex™ Embedded Memory
- Errata für die eSRAM Intel Agilex™ FPGA IP in der Wissensdatenbank
eSRAM Intel Agilex™ FPGA IP v20.1.0
Tabelle 1. v20.1.0 2022.09.26
| Intel Quartus Prime-Version | Beschreibung | Auswirkungen |
| 22.3 | Unterstützung für Intel Agilex™ eSRAM IP-Systemkomponentenverbindungen im Platform Designer-Tool aktiviert. | Das IP-Upgrade ist in der Intel Quartus Prime Pro Edition-Softwareversion 22.3 optional.
|
eSRAM Intel Agilex FPGA IP v20.0.0
Tabelle 2. v20.0.0 2021.10.04
| Intel Quartus Prime-Version | Beschreibung | Auswirkungen |
| 21.3 | Die Parameter ch{0-7}_ecc_dec_eccmode und ch{0-7}_ecc_enc_eccmode wurden für nicht verwendete Ports auf ECC_DISABLED aktualisiert. | Um die Design Pass-Kompilierung mit der Intel Quartus Prime Pro Edition-Softwareversion 21.3 zu erhalten, ist ein IP-Upgrade erforderlich. |
Tabelle 3. v19.2.1 2021.06.29
| Intel Quartus Prime-Version | Beschreibung | Auswirkungen |
| 21.2 | Die Halteverletzung wurde durch Hinzufügen (* altera_attribute = „-name HYPER_REGISTER_DELAY_CHAIN 100″*) zur eSRAM Intel Agilex FPGA IP behoben. | Die Änderung ist optional. Sie müssen ein IP-Upgrade durchführen, wenn Ihre IP aufgrund eines Hold-Verstoßes die maximale Leistungsspezifikation nicht erfüllen kann. |
eSRAM Intel Agilex FPGA IP v19.2.0
Tabelle 4. v19.2.0 2020.12.14
| Intel Quartus Prime-Version | Beschreibung | Auswirkungen |
| 19.4 | Die dynamische ECC-Encoder- und Decoder-Bypass-Funktion wurde entfernt. | — |
eSRAM Intel Agilex FPGA IP v19.1.1
Tabelle 5. v19.1.1 2019.07.01
| Intel Quartus Prime-Version | Beschreibung | Auswirkungen |
| 19.2 | Erstveröffentlichung für Intel Agilex-Geräte. | — |
eSRAM Intel FPGA IP-Versionshinweise (Intel Stratix® 10-Geräte)
Wenn für eine bestimmte IP-Version kein Versionshinweis verfügbar ist, weist die IP in dieser Version keine Änderungen auf. Informationen zu IP-Update-Versionen bis v18.1 finden Sie in den Versionshinweisen zum Update der Intel Quartus Prime Design Suite.
Intel FPGA IP-Versionen entsprechen den Softwareversionen der Intel Quartus Prime Design Suite bis v19.1. Ab der Intel Quartus Prime Design Suite-Softwareversion 19.2 verfügt Intel FPGA IP über ein neues Versionsschema.
Die Nummer der Intel FPGA IP-Version (XYZ) kann sich mit jeder Intel Quartus Prime-Softwareversion ändern. Eine Änderung in:
- X zeigt eine größere Überarbeitung des IP an. Wenn Sie die Intel Quartus Prime-Software aktualisieren, müssen Sie die IP neu generieren.
- Y gibt an, dass die IP neue Funktionen enthält. Regenerieren Sie Ihre IP, um diese neuen Funktionen einzubeziehen.
- Z gibt an, dass die IP geringfügige Änderungen enthält. Generieren Sie Ihre IP-Adresse neu, um diese Änderungen einzubeziehen.
Zugehörige Informationen
- Versionshinweise zum Intel Quartus Prime Design Suite-Update
- Benutzerhandbuch für Intel Stratix® 10 Embedded Memory
- Errata für die eSRAM Intel FPGA IP in der Wissensdatenbank
eSRAM Intel FPGA IP v19.2.0
Tabelle 6. v19.2.0 2022.09.26
| Intel Quartus Prime-Version | Beschreibung | Auswirkungen |
| 22.3 | Unterstützung für Intel Stratix® 10 eSRAM IP-Systemkomponentenverbindungen im Platform Designer-Tool aktiviert. | Das IP-Upgrade ist in der Intel Quartus Prime Pro Edition-Softwareversion 22.3 optional.
|
eSRAM Intel FPGA IP v19.1.5
Tabelle 7. v19.1.5 2020.10.12
| Intel Quartus Prime-Version | Beschreibung | Auswirkungen |
| 20.3 | Die Beschreibung für wurde aktualisiert Energiesparmodus aktivieren im eSRAM Intel FPGA IP-Parametereditor. | — |
eSRAM Intel FPGA IP v19.1.4
Tabelle 8. v19.1.4 2020.08.03
| Intel Quartus Prime-Version | Beschreibung | Auswirkungen |
| 20.2 | Die E/A-PLL wurde umbenannt fileName, um auf die Warnmeldung der IOPLL zu verzichten file.
Wenn die beiden eSRAMs die gleichen PLL-Parameter haben (PLL-Referenztaktfrequenz und PLL-Solltaktfrequenz), kann die Warnmeldung ignoriert werden. Wenn die beiden eSRAMs unterschiedliche PLL-Parameter haben, werden sie nach der Kompilierung auf die gleichen PLL-Frequenzen eingestellt, die einem der eSRAM Intel FPGA IP-Parameter entnommen werden. Siehe die Quartus Fitter-Bericht ➤ Plan Stage ➤ Zusammenfassung der PLL-Nutzung um die implementierten eSRAM IOPLL-Frequenzen zu beachten. Eine IP-Aktualisierung ist erforderlich, wenn die PLL-Parameter für beide eSRAM unterschiedlich sind. |
— |
eSRAM Intel FPGA IP v19.1.3
Tabelle 9. v19.1.3 2019.10.11
| Intel Quartus Prime-Version | Beschreibung | Auswirkungen |
| 19.3 | Die Beschreibung für wurde aktualisiert PLL-Referenztaktfrequenz im eSRAM Intel FPGA IP-Parametereditor. | — |
eSRAM Intel FPGA IP v18.1
Tabelle 10. v18.1 2018.10.03
| Intel Quartus Prime-Version | Beschreibung | Auswirkungen |
| 18.1 | Das HIPI-Register für iopll_lock2core_reg wurde entfernt. | Sie können Ihren IP-Core aktualisieren. |
eSRAM Intel FPGA IP v18.0
Tabelle 11. v18.0 Mai 2018
| Beschreibung | Auswirkungen |
| Gemäß Intel-Rebranding wurde der native eSRAM-IP-Kern in eSRAM-Intel-FPGA-IP umbenannt. | — |
Neues Schnittstellensignal hinzugefügt:
eSRAM IOPLL-Sperrstatus. |
— |
Zugehörige Informationen
- Einführung in Intel FPGA IP-Cores
- Benutzerhandbuch für den integrierten Intel Stratix 10-Speicher
- Errata für andere IP-Cores in der Wissensdatenbank
Nativer eSRAM IP Core v17.1
Tabelle 12. v17.1 November 2017
| Beschreibung | Auswirkungen |
| Erstveröffentlichung. Dieser IP-Core ist nur in Intel Stratix 10-Geräten verfügbar. | — |
Zugehörige Informationen
- Einführung in Intel FPGA IP-Cores
- Benutzerhandbuch für den integrierten Intel Stratix 10-Speicher
- Errata für andere IP-Cores in der Wissensdatenbank
Archiv des Benutzerhandbuchs für den Intel Stratix 10 Embedded Memory
Die neuesten und früheren Versionen dieses Benutzerhandbuchs finden Sie im Intel® Stratix® 10 Embedded Memory User Guide. Wenn eine IP- oder Softwareversion nicht aufgeführt ist, gilt das Benutzerhandbuch für die vorherige IP- oder Softwareversion.
eSRAM Intel® FPGA IP-Versionshinweise
Dokumente / Ressourcen
 |
Intel eSRAM Intel FPGA IP [pdf] Benutzerhandbuch eSRAM Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
