eSRAM Intel FPGA IP
Informace o produktu
Produkt je Intel FPGA IP, který je kompatibilní se softwarem Intel Quartus Prime Design Suite. IP má různé verze, které odpovídají verzím softwaru až do verze 19.1. Počínaje verzí softwaru 19.2 je zavedeno nové schéma verzování pro Intel FPGA IP.
Verze IP jsou následující:
| Verze | Datum | Verze Intel Quartus Prime | Popis | Dopad |
|---|---|---|---|---|
| v20.1.0 | 2022.09.26 | 22.3 | Povoleno připojení systémových komponent Intel AgilexTM eSRAM IP podpora v nástroji Platform Designer. |
ISO 9001: 2015 Registrováno |
| v20.0.0 | 2021.10.04 | 21.3 | Aktualizováno ch{0-7}_ecc_dec_eccmode a ch{0-7}_ecc_enc_eccmode parametry na ECC_DISABLED pro nepoužívané porty. |
K získání kompilace návrhu je vyžadován upgrade IP se softwarem Intel Quartus Prime Pro Edition verze 21.3. |
| v19.2.1 | 2021.06.29 | 21.2 | Opraveno porušení blokování přidáním (* altera_attribute = -name HYPER_REGISTER_DELAY_CHAIN 100*) na eSRAM Intel Agilex FPGA IP. |
Změna je volitelná. Upgrade IP je vyžadován, pokud je vaše IP nemůže splnit specifikaci maximálního výkonu kvůli pozastavení porušení. |
| v19.2.0 | 2020.12.14 | 19.4 | Byl odstraněn dynamický kodér a dekodér ECC – bypass funkce. |
N/A |
| v19.1.1 | 2019.07.01 | 19.2 | První vydání pro zařízení Intel Agilex. | N/A |
Pokud pro konkrétní verzi IP není k dispozici poznámka k vydání, znamená to, že v této verzi nejsou žádné změny.
Poznámka: Číslo verze Intel FPGA IP (XYZ) se může měnit s každou verzí softwaru Intel Quartus Prime.
Návod k použití produktu
Chcete-li použít Intel FPGA IP, postupujte takto:
- Ujistěte se, že máte v systému nainstalovaný kompatibilní software Intel Quartus Prime Design Suite.
- Stáhněte si odpovídající verzi Intel FPGA IP, která odpovídá vaší verzi softwaru.
- Extrahujte staženou IP files na vhodné místo ve vašem počítači.
- Otevřete software Intel Quartus Prime a vytvořte nový projekt nebo otevřete existující projekt.
- V nastavení projektu nebo katalogu IP vyhledejte a přidejte IP Intel FPGA do svého projektu.
- Nakonfigurujte parametry IP podle svých požadavků.
- Připojte IP k dalším komponentám nebo modulům ve vašem návrhu pomocí nástroje Platform Designer.
- Zajistěte provedení všech nezbytných upgradů IP, pokud je to uvedeno v informacích o produktu.
- Zkompilujte a ověřte svůj návrh pomocí softwaru Intel Quartus Prime.
- Pokračujte dalšími kroky podle vašich požadavků na návrh a cílů projektu.
eSRAM Intel® Agilex™ FPGA IP
Poznámky k vydání
Pokud pro konkrétní verzi IP není k dispozici poznámka k vydání, IP nemá v této verzi žádné změny. Informace o vydání aktualizací IP až do v18.1 naleznete v poznámkách k vydání aktualizace Intel® Quartus® Prime Design Suite.
Verze Intel FPGA IP odpovídají verzím softwaru Intel Quartus Prime Design Suite až do verze 19.1. Počínaje softwarem Intel Quartus Prime Design Suite verze 19.2 má Intel FPGA IP nové schéma verzování.
Číslo verze Intel FPGA IP (XYZ) se může měnit s každou verzí softwaru Intel Quartus Prime.
- X označuje zásadní revizi IP. Pokud aktualizujete software Intel Quartus Prime, musíte obnovit IP.
- Y znamená, že IP obsahuje nové funkce. Obnovte svou IP adresu tak, aby zahrnovala tyto nové funkce.
- Z znamená, že IP obsahuje drobné změny. Obnovte svou IP adresu tak, aby zahrnovala tyto změny.
Související informace
- Poznámky k vydání aktualizace Intel Quartus Prime Design Suite
- Uživatelská příručka k vestavěné paměti Intel Agilex™
- Errata pro eSRAM Intel Agilex™ FPGA IP ve znalostní bázi
eSRAM Intel Agilex™ FPGA IP v20.1.0
Tabulka 1. v20.1.0 2022.09.26
| Verze Intel Quartus Prime | Popis | Dopad |
| 22.3 | Povolena podpora připojení systémových komponent Intel Agilex™ eSRAM IP v nástroji Platform Designer. | Upgrade IP je volitelný v softwaru Intel Quartus Prime Pro Edition verze 22.3.
|
eSRAM Intel Agilex FPGA IP v20.0.0
Tabulka 2. v20.0.0 2021.10.04
| Verze Intel Quartus Prime | Popis | Dopad |
| 21.3 | U nepoužívaných portů byly aktualizovány parametry ch{0-7}_ecc_dec_eccmode a ch{0-7}_ecc_enc_eccmode na ECC_DISABLED. | K získání kompilace návrhu se softwarem Intel Quartus Prime Pro Edition verze 21.3 je vyžadován upgrade IP. |
Tabulka 3. v19.2.1 2021.06.29
| Verze Intel Quartus Prime | Popis | Dopad |
| 21.2 | Opraveno porušení blokování přidáním (* altera_attribute = “-name HYPER_REGISTER_DELAY_CHAIN 100″*) k eSRAM Intel Agilex FPGA IP. | Změna je volitelná. Jste povinni provést upgrade IP, pokud vaše IP nemůže splnit specifikaci maximálního výkonu z důvodu porušení pozastavení. |
eSRAM Intel Agilex FPGA IP v19.2.0
Tabulka 4. v19.2.0 2020.12.14
| Verze Intel Quartus Prime | Popis | Dopad |
| 19.4 | Odebrána funkce dynamického kodéru ECC a dekodéru přemostění. | — |
eSRAM Intel Agilex FPGA IP v19.1.1
Tabulka 5. v19.1.1 2019.07.01
| Verze Intel Quartus Prime | Popis | Dopad |
| 19.2 | První vydání pro zařízení Intel Agilex. | — |
Poznámky k vydání eSRAM Intel FPGA IP (zařízení Intel Stratix® 10)
Pokud pro konkrétní verzi IP není k dispozici poznámka k vydání, IP nemá v této verzi žádné změny. Informace o vydání aktualizací IP až do v18.1 naleznete v poznámkách k vydání aktualizace Intel Quartus Prime Design Suite.
Verze Intel FPGA IP odpovídají verzím softwaru Intel Quartus Prime Design Suite až do verze 19.1. Počínaje softwarem Intel Quartus Prime Design Suite verze 19.2 má Intel FPGA IP nové schéma verzování.
Číslo verze Intel FPGA IP (XYZ) se může měnit s každou verzí softwaru Intel Quartus Prime. Změna v:
- X označuje zásadní revizi IP. Pokud aktualizujete software Intel Quartus Prime, musíte obnovit IP.
- Y znamená, že IP obsahuje nové funkce. Obnovte svou IP adresu tak, aby zahrnovala tyto nové funkce.
- Z znamená, že IP obsahuje drobné změny. Obnovte svou IP adresu tak, aby zahrnovala tyto změny.
Související informace
- Poznámky k vydání aktualizace Intel Quartus Prime Design Suite
- Uživatelská příručka vestavěné paměti Intel Stratix® 10
- Errata pro eSRAM Intel FPGA IP ve znalostní bázi
eSRAM Intel FPGA IP v19.2.0
Tabulka 6. v19.2.0 2022.09.26
| Verze Intel Quartus Prime | Popis | Dopad |
| 22.3 | Povolena podpora připojení systémových komponent Intel Stratix® 10 eSRAM IP v nástroji Platform Designer. | Upgrade IP je volitelný v softwaru Intel Quartus Prime Pro Edition verze 22.3.
|
eSRAM Intel FPGA IP v19.1.5
Tabulka 7. v19.1.5 2020.10.12
| Verze Intel Quartus Prime | Popis | Dopad |
| 20.3 | Aktualizován popis pro Povolit režim nízké spotřeby v editoru parametrů eSRAM Intel FPGA IP. | — |
eSRAM Intel FPGA IP v19.1.4
Tabulka 8. v19.1.4 2020.08.03
| Verze Intel Quartus Prime | Popis | Dopad |
| 20.2 | Přejmenován na I/O PLL filejméno, chcete-li upustit od varovné zprávy z IOPLL file.
Pokud mají dvě paměti eSRAM stejné parametry PLL (referenční hodinová frekvence PLL a požadovaná hodinová frekvence PLL), může být varovná zpráva ignorována. Pokud mají dva eSRAM různé parametry PLL, po kompilaci budou nastaveny na stejné frekvence PLL převzaté z jednoho z parametrů IP eSRAM Intel FPGA. Odkazovat na Zpráva Quartus Fitter ➤ Plán Stage ➤ Shrnutí použití PLL sledovat implementované frekvence eSRAM IOPLL. Aktualizace IP je nutná, když se parametr PLL pro obě eSRAM liší. |
— |
eSRAM Intel FPGA IP v19.1.3
Tabulka 9. v19.1.3 2019.10.11
| Verze Intel Quartus Prime | Popis | Dopad |
| 19.3 | Aktualizován popis pro Referenční hodinová frekvence PLL v editoru parametrů eSRAM Intel FPGA IP. | — |
eSRAM Intel FPGA IP v18.1
Tabulka 10. v18.1 2018.10.03
| Verze Intel Quartus Prime | Popis | Dopad |
| 18.1 | Odstraněn registr HIPI pro iopll_lock2core_reg. | Můžete upgradovat jádro IP. |
eSRAM Intel FPGA IP v18.0
Tabulka 11. v18.0 květen 2018
| Popis | Dopad |
| Přejmenováno nativní jádro eSRAM IP na eSRAM Intel FPGA IP podle rebrandingu Intel. | — |
Přidán nový signál rozhraní:
Stav zámku eSRAM IOPLL. |
— |
Související informace
- Úvod do Intel FPGA IP Cores
- Uživatelská příručka vestavěné paměti Intel Stratix 10
- Errata pro ostatní jádra IP ve znalostní bázi
Nativní eSRAM IP Core v17.1
Tabulka 12. v17.1 Listopad 2017
| Popis | Dopad |
| První vydání. Toto jádro IP je k dispozici pouze v zařízeních Intel Stratix 10. | — |
Související informace
- Úvod do Intel FPGA IP Cores
- Uživatelská příručka vestavěné paměti Intel Stratix 10
- Errata pro ostatní jádra IP ve znalostní bázi
Archiv uživatelské příručky pro vestavěnou paměť Intel Stratix 10
Nejnovější a předchozí verze této uživatelské příručky naleznete v Uživatelské příručce k vestavěné paměti Intel® Stratix® 10. Pokud IP nebo verze softwaru není uvedena, platí uživatelská příručka pro předchozí IP nebo verzi softwaru.
Poznámky k vydání eSRAM Intel® FPGA IP
Dokumenty / zdroje
 |
intel eSRAM Intel FPGA IP [pdfUživatelská příručka eSRAM Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
