eSRAM Intel FPGA IP
Información do produto
O produto é o Intel FPGA IP, que é compatible co software Intel Quartus Prime Design Suite. A IP ten diferentes versións que coinciden coas versións do software ata a v19.1. A partir da versión de software 19.2, introdúcese un novo esquema de versión para a IP Intel FPGA.
As versións IP son as seguintes:
| Versión | Data | Versión Intel Quartus Prime | Descrición | Impacto |
|---|---|---|---|---|
| v20.1.0 | 2022.09.26 | 22.3 | Conexión de compoñentes do sistema IP Intel AgilexTM eSRAM habilitada soporte na ferramenta Platform Designer. |
Certificado ISO 9001:2015 |
| v20.0.0 | 2021.10.04 | 21.3 | Actualizouse o ch{0-7}_ecc_dec_eccmode e o ch{0-7}_ecc_enc_eccmode parámetros a ECC_DISABLED para portos non utilizados. |
É necesario actualizar a IP para obter a compilación do pase de deseño con la versión 21.3 del software Intel Quartus Prime Pro Edition. |
| v19.2.1 | 2021.06.29 | 21.2 | Corrixiuse a infracción de retención engadindo (* altera_attribute = -name HYPER_REGISTER_DELAY_CHAIN 100*) á eSRAM Intel Agilex FPGA IP. |
O cambio é opcional. Requírese unha actualización de IP se a túa IP non pode cumprir a especificación de rendemento máximo debido a unha retención violación. |
| v19.2.0 | 2020.12.14 | 19.4 | Elimináronse o codificador e o decodificador ECC dinámicos: bypass característica. |
N/A |
| v19.1.1 | 2019.07.01 | 19.2 | Versión inicial para dispositivos Intel Agilex. | N/A |
Se unha nota de publicación non está dispoñible para unha versión IP específica, significa que non hai cambios nesa versión.
Nota: O número de versión IP de Intel FPGA (XYZ) pode cambiar con cada versión de software Intel Quartus Prime.
Instrucións de uso do produto
Para usar a IP FPGA de Intel, siga estes pasos:
- Asegúrate de ter instalado no teu sistema o software Intel Quartus Prime Design Suite compatible.
- Descarga a versión IP de Intel FPGA correspondente que coincida coa túa versión de software.
- Extrae a IP descargada files nun lugar axeitado no seu ordenador.
- Abra o software Intel Quartus Prime e cree un novo proxecto ou abra un proxecto existente.
- Na configuración do proxecto ou no catálogo de IP, localice e engada a IP Intel FPGA ao seu proxecto.
- Configure os parámetros IP segundo os seus requisitos.
- Conecte a IP a outros compoñentes ou módulos do seu deseño mediante a ferramenta Platform Designer.
- Asegúrese de que se realicen as actualizacións de IP necesarias se se especifica na información do produto.
- Compile e verifique o seu deseño usando o software Intel Quartus Prime.
- Continúe con máis pasos segundo os requisitos de deseño e os obxectivos do proxecto.
eSRAM Intel® Agilex™ FPGA IP
Notas de lanzamento
Se unha nota de publicación non está dispoñible para unha versión IP específica, a IP non ten cambios nesa versión. Para obter información sobre as actualizacións de IP ata a v18.1, consulte as Notas de lanzamento de actualización de Intel® Quartus® Prime Design Suite.
As versións Intel FPGA IP coinciden coas versións do software Intel Quartus Prime Design Suite ata a versión 19.1. A partir da versión 19.2 do software Intel Quartus Prime Design Suite, Intel FPGA IP ten un novo esquema de versión.
O número de versión IP de Intel FPGA (XYZ) pode cambiar con cada versión de software Intel Quartus Prime.
- X indica unha revisión importante da IP. Se actualiza o software Intel Quartus Prime, debe rexenerar a IP.
- Y indica que a IP inclúe novas funcións. Rexenera a túa IP para incluír estas novas funcións.
- Z indica que a IP inclúe cambios menores. Rexenera a túa IP para incluír estes cambios.
Información relacionada
- Notas de lanzamento da actualización de Intel Quartus Prime Design Suite
- Guía de usuario de memoria integrada Intel Agilex™
- Errata para a eSRAM Intel Agilex™ FPGA IP na base de coñecemento
eSRAM Intel Agilex™ FPGA IP v20.1.0
Táboa 1. v20.1.0 2022.09.26
| Versión Intel Quartus Prime | Descrición | Impacto |
| 22.3 | Compatibilidade coa conexión de compoñentes do sistema Intel Agilex™ eSRAM IP activada na ferramenta Platform Designer. | A actualización IP é opcional na versión 22.3 do software Intel Quartus Prime Pro Edition.
|
eSRAM Intel Agilex FPGA IP v20.0.0
Táboa 2. v20.0.0 2021.10.04
| Versión Intel Quartus Prime | Descrición | Impacto |
| 21.3 | Actualizáronse os parámetros ch{0-7}_ecc_dec_eccmode e ch{0-7}_ecc_enc_eccmode a ECC_DISABLED para os portos non utilizados. | Requírese unha actualización de IP para obter a compilación do pase de deseño coa versión 21.3 do software Intel Quartus Prime Pro Edition. |
Táboa 3. v19.2.1 2021.06.29
| Versión Intel Quartus Prime | Descrición | Impacto |
| 21.2 | Corrixiuse a infracción de retención engadindo (* altera_attribute = “-name HYPER_REGISTER_DELAY_CHAIN 100″*) á eSRAM Intel Agilex FPGA IP. | O cambio é opcional. Debes realizar unha actualización de IP se a túa IP non pode cumprir a especificación de rendemento máximo debido a unha infracción de retención. |
eSRAM Intel Agilex FPGA IP v19.2.0
Táboa 4. v19.2.0 2020.12.14
| Versión Intel Quartus Prime | Descrición | Impacto |
| 19.4 | Eliminouse o codificador dinámico ECC e a función de derivación do descodificador. | — |
eSRAM Intel Agilex FPGA IP v19.1.1
Táboa 5. v19.1.1 2019.07.01
| Versión Intel Quartus Prime | Descrición | Impacto |
| 19.2 | Versión inicial para dispositivos Intel Agilex. | — |
Notas de lanzamento de eSRAM Intel FPGA IP (dispositivos Intel Stratix® 10)
Se unha nota de publicación non está dispoñible para unha versión IP específica, a IP non ten cambios nesa versión. Para obter información sobre as actualizacións de IP ata a v18.1, consulte as Notas de lanzamento da actualización de Intel Quartus Prime Design Suite.
As versións Intel FPGA IP coinciden coas versións do software Intel Quartus Prime Design Suite ata a versión 19.1. A partir da versión 19.2 do software Intel Quartus Prime Design Suite, Intel FPGA IP ten un novo esquema de versión.
O número de versión IP de Intel FPGA (XYZ) pode cambiar con cada versión de software Intel Quartus Prime. Un cambio en:
- X indica unha revisión importante da IP. Se actualiza o software Intel Quartus Prime, debe rexenerar a IP.
- Y indica que a IP inclúe novas funcións. Rexenera a túa IP para incluír estas novas funcións.
- Z indica que a IP inclúe cambios menores. Rexenera a túa IP para incluír estes cambios.
Información relacionada
- Notas de lanzamento da actualización de Intel Quartus Prime Design Suite
- Guía de usuario de memoria integrada Intel Stratix® 10
- Errata para a IP eSRAM Intel FPGA na base de coñecemento
eSRAM Intel FPGA IP v19.2.0
Táboa 6. v19.2.0 2022.09.26
| Versión Intel Quartus Prime | Descrición | Impacto |
| 22.3 | Compatibilidade coa conexión de compoñentes do sistema IP Intel Stratix® 10 eSRAM habilitada na ferramenta Platform Designer. | A actualización IP é opcional na versión 22.3 do software Intel Quartus Prime Pro Edition.
|
eSRAM Intel FPGA IP v19.1.5
Táboa 7. v19.1.5 2020.10.12
| Versión Intel Quartus Prime | Descrición | Impacto |
| 20.3 | Actualizouse a descrición para Activa o modo de baixo consumo no editor de parámetros IP eSRAM Intel FPGA. | — |
eSRAM Intel FPGA IP v19.1.4
Táboa 8. v19.1.4 2020.08.03
| Versión Intel Quartus Prime | Descrición | Impacto |
| 20.2 | Cambiou o nome de PLL de E/S filenome para renunciar á mensaxe de aviso do IOPLL file.
Se as dúas eSRAM teñen os mesmos parámetros PLL (frecuencia de reloxo de referencia PLL e frecuencia de reloxo PLL desexada), a mensaxe de aviso pode ignorarse. Se as dúas eSRAM teñen parámetros PLL diferentes, despois da compilación estableceranse nas mesmas frecuencias PLL tomadas dun dos parámetros IP da eSRAM Intel FPGA. Consulte o Informe Quartus Fitter ➤ Plan Stage ➤ Resumo de uso de PLL para observar as frecuencias eSRAM IOPLL implementadas. A actualización IP é necesaria cando o parámetro PLL de ambos eSRAM é diferente. |
— |
eSRAM Intel FPGA IP v19.1.3
Táboa 9. v19.1.3 2019.10.11
| Versión Intel Quartus Prime | Descrición | Impacto |
| 19.3 | Actualizouse a descrición para Frecuencia de reloxo de referencia PLL no editor de parámetros IP eSRAM Intel FPGA. | — |
eSRAM Intel FPGA IP v18.1
Táboa 10. v18.1 2018.10.03
| Versión Intel Quartus Prime | Descrición | Impacto |
| 18.1 | Eliminouse o rexistro HIPI para iopll_lock2core_reg. | Podes actualizar o teu núcleo IP. |
eSRAM Intel FPGA IP v18.0
Táboa 11. v18.0 de maio de 2018
| Descrición | Impacto |
| Cambiou o nome do núcleo IP eSRAM nativo a eSRAM Intel FPGA IP segundo o cambio de marca de Intel. | — |
Engadiuse un novo sinal de interface:
Estado de bloqueo eSRAM IOPLL. |
— |
Información relacionada
- Introdución aos núcleos IP Intel FPGA
- Guía de usuario de memoria integrada Intel Stratix 10
- Errata para outros núcleos IP na base de coñecemento
Núcleo IP eSRAM nativo v17.1
Táboa 12. v17.1 de novembro de 2017
| Descrición | Impacto |
| Lanzamento inicial. Este núcleo IP só está dispoñible en dispositivos Intel Stratix 10. | — |
Información relacionada
- Introdución aos núcleos IP Intel FPGA
- Guía de usuario de memoria integrada Intel Stratix 10
- Errata para outros núcleos IP na base de coñecemento
Arquivos da guía de usuario de memoria integrada Intel Stratix 10
Para consultar as versións máis recentes e anteriores desta guía de usuario, consulte a Guía de usuario de memoria integrada Intel® Stratix® 10. Se non aparece unha IP ou unha versión de software, aplícase a guía de usuario para a IP ou versión de software anterior.
Notas de lanzamento de eSRAM Intel® FPGA IP
Documentos/Recursos
 |
Intel eSRAM Intel FPGA IP [pdfGuía do usuario eSRAM Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
