eSRAM Intel FPGA IP
Produk inligting
Die produk is die Intel FPGA IP, wat versoenbaar is met die Intel Quartus Prime Design Suite-sagteware. Die IP het verskillende weergawes wat ooreenstem met die sagteware weergawes tot v19.1. Vanaf sagteware weergawe 19.2 word 'n nuwe weergaweskema vir die Intel FPGA IP bekendgestel.
Die IP-weergawes is soos volg:
| Weergawe | Datum | Intel Quartus Prime weergawe | Beskrywing | Impak |
|---|---|---|---|---|
| v20.1.0 | 2022.09.26 | 22.3 | Geaktiveerde Intel AgilexTM eSRAM IP-stelselkomponentverbinding ondersteuning in Platform Designer-instrument. |
ISO 9001:2015 Geregistreer |
| v20.0.0 | 2021.10.04 | 21.3 | Het die ch{0-7}_ecc_dec_eccmode en ch{0-7}_ecc_enc_eccmode opgedateer parameters na ECC_DISABLED vir ongebruikte poorte. |
IP-opgradering is nodig om die ontwerppassamestelling te verkry met Intel Quartus Prime Pro Edition-sagteware weergawe 21.3. |
| v19.2.1 | 2021.06.29 | 21.2 | Die vashou-oortreding is reggestel deur (* altera_attribute = -name HYPER_REGISTER_DELAY_CHAIN 100*) na die eSRAM Intel Agilex FPGA IP. |
Die verandering is opsioneel. 'n IP-opgradering word vereis as jou IP kan nie aan die maksimum prestasiespesifikasie voldoen nie as gevolg van 'n houvas oortreding. |
| v19.2.0 | 2020.12.14 | 19.4 | Verwyder die dinamiese ECC-enkodeerder en -dekodeerder — omseil kenmerk. |
NVT |
| v19.1.1 | 2019.07.01 | 19.2 | Aanvanklike vrystelling vir Intel Agilex-toestelle. | NVT |
As 'n vrystellingsnota nie vir 'n spesifieke IP-weergawe beskikbaar is nie, beteken dit dat daar geen veranderinge in daardie weergawe is nie.
Let wel: Die Intel FPGA IP-weergawe (XYZ) nommer kan verander met elke Intel Quartus Prime sagteware weergawe.
Produkgebruiksinstruksies
Om die Intel FPGA IP te gebruik, volg hierdie stappe:
- Maak seker dat jy die versoenbare Intel Quartus Prime Design Suite-sagteware op jou stelsel geïnstalleer het.
- Laai die ooreenstemmende Intel FPGA IP-weergawe af wat by jou sagtewareweergawe pas.
- Pak die afgelaaide IP uit files na 'n geskikte plek op jou rekenaar.
- Maak die Intel Quartus Prime-sagteware oop en skep 'n nuwe projek of maak 'n bestaande projek oop.
- In die projekinstellings of IP-katalogus, soek en voeg die Intel FPGA IP by jou projek.
- Stel die IP-parameters op volgens jou vereistes.
- Koppel die IP aan ander komponente of modules in jou ontwerp deur die Platform Designer-nutsding te gebruik.
- Maak seker dat enige nodige IP-opgraderings uitgevoer word indien dit in die produkinligting gespesifiseer word.
- Stel en verifieer jou ontwerp met behulp van die Intel Quartus Prime-sagteware.
- Gaan voort met verdere stappe volgens u ontwerpvereistes en projekdoelwitte.
eSRAM Intel® Agilex™ FPGA IP
Vrystellingsaantekeninge
As 'n vrystellingsnota nie vir 'n spesifieke IP-weergawe beskikbaar is nie, het die IP geen veranderinge in daardie weergawe nie. Vir inligting oor IP-opdateringvrystellings tot v18.1, verwys na die Intel® Quartus® Prime Design Suite Update Release Notes.
Intel FPGA IP-weergawes pas by die Intel Quartus Prime Design Suite-sagtewareweergawes tot v19.1. Begin in Intel Quartus Prime Design Suite sagteware weergawe 19.2, Intel FPGA IP het 'n nuwe weergawe skema.
Die Intel FPGA IP-weergawe (XYZ) nommer kan verander met elke Intel Quartus Prime sagteware weergawe.
- X dui 'n groot hersiening van die IP aan. As jy die Intel Quartus Prime-sagteware opdateer, moet jy die IP herskep.
- Y dui aan dat die IP nuwe kenmerke insluit. Hergenereer jou IP om hierdie nuwe kenmerke in te sluit.
- Z dui aan dat die IP klein veranderinge insluit. Hergenereer jou IP om hierdie veranderinge in te sluit.
Verwante inligting
- Intel Quartus Prime Design Suite Update-vrystellingsnotas
- Intel Agilex™-gebruikersgids vir ingebedde geheue
- Errata vir die eSRAM Intel Agilex™ FPGA IP in die Knowledge Base
eSRAM Intel Agilex™ FPGA IP v20.1.0
Tabel 1. v20.1.0 2022.09.26
| Intel Quartus Prime weergawe | Beskrywing | Impak |
| 22.3 | Geaktiveer Intel Agilex™ eSRAM IP-stelsel komponent verbinding ondersteuning in Platform Designer nutsding. | IP-opgradering is opsioneel in Intel Quartus Prime Pro Edition sagteware weergawe 22.3.
|
eSRAM Intel Agilex FPGA IP v20.0.0
Tabel 2. v20.0.0 2021.10.04
| Intel Quartus Prime weergawe | Beskrywing | Impak |
| 21.3 | Het die ch{0-7}_ecc_dec_eccmode- en ch{0-7}_ecc_enc_eccmode-parameters opgedateer na ECC_DISABLED vir ongebruikte poorte. | IP-opgradering word vereis om die ontwerppassamestelling met Intel Quartus Prime Pro Edition-sagteware weergawe 21.3 te verkry. |
Tabel 3. v19.2.1 2021.06.29
| Intel Quartus Prime weergawe | Beskrywing | Impak |
| 21.2 | Die vashou-oortreding is reggestel deur (* altera_attribute = "-name HYPER_REGISTER_DELAY_CHAIN 100″*) by die eSRAM Intel Agilex FPGA IP te voeg. | Die verandering is opsioneel. Daar word van jou verwag om 'n IP-opgradering uit te voer as jou IP nie aan die maksimum werkverrigtingspesifikasie kan voldoen nie as gevolg van 'n hou-oortreding. |
eSRAM Intel Agilex FPGA IP v19.2.0
Tabel 4. v19.2.0 2020.12.14
| Intel Quartus Prime weergawe | Beskrywing | Impak |
| 19.4 | Verwyder die dinamiese ECC enkodeerder en dekodeerder omseil funksie. | — |
eSRAM Intel Agilex FPGA IP v19.1.1
Tabel 5. v19.1.1 2019.07.01
| Intel Quartus Prime weergawe | Beskrywing | Impak |
| 19.2 | Aanvanklike vrystelling vir Intel Agilex-toestelle. | — |
eSRAM Intel FPGA IP-vrystellingsnotas (Intel Stratix® 10-toestelle)
As 'n vrystellingsnota nie vir 'n spesifieke IP-weergawe beskikbaar is nie, het die IP geen veranderinge in daardie weergawe nie. Vir inligting oor IP-opdateringvrystellings tot v18.1, verwys na die Intel Quartus Prime Design Suite Update Release Notes.
Intel FPGA IP-weergawes pas by die Intel Quartus Prime Design Suite-sagtewareweergawes tot v19.1. Begin in Intel Quartus Prime Design Suite sagteware weergawe 19.2, Intel FPGA IP het 'n nuwe weergawe skema.
Die Intel FPGA IP-weergawe (XYZ) nommer kan verander met elke Intel Quartus Prime sagteware weergawe. 'n Verandering in:
- X dui 'n groot hersiening van die IP aan. As jy die Intel Quartus Prime-sagteware opdateer, moet jy die IP herskep.
- Y dui aan dat die IP nuwe kenmerke insluit. Hergenereer jou IP om hierdie nuwe kenmerke in te sluit.
- Z dui aan dat die IP klein veranderinge insluit. Hergenereer jou IP om hierdie veranderinge in te sluit.
Verwante inligting
- Intel Quartus Prime Design Suite Update-vrystellingsnotas
- Intel Stratix® 10 Ingeboude geheue Gebruikersgids
- Errata vir die eSRAM Intel FPGA IP in die Knowledge Base
eSRAM Intel FPGA IP v19.2.0
Tabel 6. v19.2.0 2022.09.26
| Intel Quartus Prime weergawe | Beskrywing | Impak |
| 22.3 | Geaktiveer Intel Stratix® 10 eSRAM IP-stelsel komponent verbinding ondersteuning in Platform Designer nutsding. | IP-opgradering is opsioneel in Intel Quartus Prime Pro Edition sagteware weergawe 22.3.
|
eSRAM Intel FPGA IP v19.1.5
Tabel 7. v19.1.5 2020.10.12
| Intel Quartus Prime weergawe | Beskrywing | Impak |
| 20.3 | Opgedateer die beskrywing vir Aktiveer laekragmodus in die eSRAM Intel FPGA IP-parameterredigeerder. | — |
eSRAM Intel FPGA IP v19.1.4
Tabel 8. v19.1.4 2020.08.03
| Intel Quartus Prime weergawe | Beskrywing | Impak |
| 20.2 | Hernoem die I/O PLL filenaam om afstand te doen van die waarskuwingsboodskap van die IOPLL file.
As die twee eSRAM's dieselfde PLL parameters het (PLL verwysing klok frekwensie en PLL gewenste klok frekwensie), kan die waarskuwing boodskap geïgnoreer word. As die twee eSRAM's verskillende PLL-parameters het, sal hulle na samestelling op dieselfde PLL-frekwensies gestel word, geneem vanaf een van die eSRAM Intel FPGA IP-parameters. Verwys na die Quartus Fitter verslag ➤ Plan Stage ➤ PLL Gebruik Opsomming om die geïmplementeerde eSRAM IOPLL-frekwensies waar te neem. IP-opdatering is nodig wanneer die PLL-parameter vir beide eSRAM verskil. |
— |
eSRAM Intel FPGA IP v19.1.3
Tabel 9. v19.1.3 2019.10.11
| Intel Quartus Prime weergawe | Beskrywing | Impak |
| 19.3 | Opgedateer die beskrywing vir PLL Verwysing Klok Frekwensie in die eSRAM Intel FPGA IP-parameterredigeerder. | — |
eSRAM Intel FPGA IP v18.1
Tabel 10. v18.1 2018.10.03
| Intel Quartus Prime weergawe | Beskrywing | Impak |
| 18.1 | Het die HIPI-register vir iopll_lock2core_reg verwyder. | U kan u IP-kern opgradeer. |
eSRAM Intel FPGA IP v18.0
Tabel 11. v18.0 Mei 2018
| Beskrywing | Impak |
| Hernoem Native eSRAM IP-kern na eSRAM Intel FPGA IP volgens Intel-herhandelsnaam. | — |
Het 'n nuwe koppelvlaksein bygevoeg:
eSRAM IOPLL-slotstatus. |
— |
Verwante inligting
- Inleiding tot Intel FPGA IP Cores
- Intel Stratix 10 ingeboude geheue gebruikersgids
- Errata vir ander IP-kerne in die Knowledge Base
Inheemse eSRAM IP Core v17.1
Tabel 12. v17.1 November 2017
| Beskrywing | Impak |
| Aanvanklike vrystelling. Hierdie IP-kern is slegs beskikbaar in Intel Stratix 10-toestelle. | — |
Verwante inligting
- Inleiding tot Intel FPGA IP Cores
- Intel Stratix 10 ingeboude geheue gebruikersgids
- Errata vir ander IP-kerne in die Knowledge Base
Intel Stratix 10 Ingeboude geheue Gebruikersgids Argiewe
Vir die jongste en vorige weergawes van hierdie gebruikersgids, verwys na Intel® Stratix® 10 Embedded Memory Gebruikersgids. As 'n IP- of sagtewareweergawe nie gelys word nie, is die gebruikersgids vir die vorige IP- of sagtewareweergawe van toepassing.
eSRAM Intel® FPGA IP-vrystellingsnotas
Dokumente / Hulpbronne
 |
intel eSRAM Intel FPGA IP [pdf] Gebruikersgids eSRAM Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
