eSRAM 英特尔 FPGA IP
产品信息
该产品是英特尔FPGA IP，与英特尔Quartus Prime Design Suite软件兼容。 IP 有不同版本与 v19.1 之前的软件版本相匹配。从软件版本 19.2 开始，为英特尔 FPGA IP 引入了新的版本控制方案。
IP版本如下：
| 版本 | 日期 | 英特尔 Quartus Prime 版本 | 描述 | 影响 |
|---|---|---|---|---|
| v20.1.0 | 2022.09.26 | 22.3 | 启用 Intel AgilexTM eSRAM IP 系统组件连接 Platform Designer 工具中的支持。 |
ISO 9001：2015注册 |
| v20.0.0 | 2021.10.04 | 21.3 | 更新了 ch{0-7}_ecc_dec_eccmode 和 ch{0-7}_ecc_enc_eccmode 对于未使用的端口，将参数设置为 ECC_DISABLED。 |
需要升级IP才能获得design pass编译 使用英特尔 Quartus Prime 专业版软件版本 21.3。 |
| v19.2.1 | 2021.06.29 | 21.2 | 通过添加 (* altera_attribute = -name HYPER_REGISTER_DELAY_CHAIN 100*) 至 eSRAM Intel Agilex FPGA 知识产权。 |
该更改是可选的。 如果您的 IP 需要升级 由于保持而无法满足最大性能规格 违反。 |
| v19.2.0 | 2020.12.14 | 19.4 | 删除了动态 ECC 编码器和解码器 — 旁路 特征。 |
不适用 |
| v19.1.1 | 2019.07.01 | 19.2 | Intel Agilex 设备的初始版本。 | 不适用 |
如果特定 IP 版本没有发行说明，则意味着该版本没有任何更改。
笔记： Intel FPGA IP 版本 (XYZ) 号可能随每个 Intel Quartus Prime 软件版本而变化。
产品使用说明
要使用 Intel FPGA IP，请执行以下步骤：
- 确保您的系统上安装了兼容的 Intel Quartus Prime Design Suite 软件。
- 下载与您的软件版本相匹配的相应 Intel FPGA IP 版本。
- 提取下载的IP file到计算机上的合适位置。
- 打开 Intel Quartus Prime 软件并创建一个新项目或打开一个现有项目。
- 在项目设置或 IP 目录中，找到 Intel FPGA IP 并将其添加到您的项目中。
- 根据您的需求配置IP参数。
- 使用 Platform Designer 工具将 IP 连接到设计中的其他组件或模块。
- 如果产品信息中有指定，请确保执行任何必要的 IP 升级。
- 使用 Intel Quartus Prime 软件编译并验证您的设计。
- 根据您的设计要求和项目目标继续执行进一步的步骤。
eSRAM 英特尔® Agilex™ FPGA IP
发行说明
如果特定 IP 版本没有可用的发行说明，则该 IP 在该版本中没有任何更改。 有关直至 v18.1 的 IP 更新版本的信息，请参阅英特尔® Quartus® Prime 设计套件更新发行说明。
英特尔 FPGA IP 版本与英特尔 Quartus Prime Design Suite 软件版本相匹配，直至 v19.1。 从英特尔 Quartus Prime Design Suite 软件版本 19.2 开始，英特尔 FPGA IP 具有新的版本控制方案。
Intel FPGA IP 版本 (XYZ) 号可能随每个 Intel Quartus Prime 软件版本而变化。
- X 表示 IP 的重大修订。 如果更新 Intel Quartus Prime 软件，则必须重新生成 IP。
- Y 表示 IP 包含新功能。 重新生成您的 IP 以包含这些新功能。
- Z 表示 IP 包含较小的更改。 重新生成您的 IP 以包含这些更改。
相关信息
- 英特尔 Quartus Prime 设计套件更新发行说明
- 英特尔 Agilex™ 嵌入式内存用户指南
- 知识库中 eSRAM Intel Agilex™ FPGA IP 勘误表
eSRAM 英特尔 Agilex™ FPGA IP v20.1.0
表 1. v20.1.0 2022.09.26
| 英特尔 Quartus Prime 版本 | 描述 | 影响 |
| 22.3 | 在 Platform Designer 工具中启用了 Intel Agilex™ eSRAM IP 系统组件连接支持。 | IP 升级在 Intel Quartus Prime Pro Edition 软件版本 22.3 中是可选的。
|
eSRAM 英特尔 Agilex FPGA IP v20.0.0
表 2. v20.0.0 2021.10.04
| 英特尔 Quartus Prime 版本 | 描述 | 影响 |
| 21.3 | 对于未使用的端口，将 ch{0-7}_ecc_dec_eccmode 和 ch{0-7}_ecc_enc_eccmode 参数更新为 ECC_DISABLED。 | 需要进行 IP 升级才能使用 Intel Quartus Prime Pro Edition 软件版本 21.3 进行设计阶段编译。 |
表 3. v19.2.1 2021.06.29
| 英特尔 Quartus Prime 版本 | 描述 | 影响 |
| 21.2 | 通过将 (* altera_attribute = “-name HYPER_REGISTER_DELAY_CHAIN 100″*) 添加到 eSRAM Intel Agilex FPGA IP 来修复保持冲突。 | 该更改是可选的。 如果您的 IP 由于保留违规而无法满足最大性能规格，则需要执行 IP 升级。 |
eSRAM 英特尔 Agilex FPGA IP v19.2.0
表 4. v19.2.0 2020.12.14
| 英特尔 Quartus Prime 版本 | 描述 | 影响 |
| 19.4 | 删除了动态 ECC 编码器和解码器旁路功能。 | — |
eSRAM 英特尔 Agilex FPGA IP v19.1.1
表 5. v19.1.1 2019.07.01
| 英特尔 Quartus Prime 版本 | 描述 | 影响 |
| 19.2 | Intel Agilex 设备的初始版本。 | — |
eSRAM 英特尔 FPGA IP 发行说明（英特尔 Stratix® 10 器件）
如果特定 IP 版本没有可用的发行说明，则该 IP 在该版本中没有任何更改。 有关直至 v18.1 的 IP 更新版本的信息，请参阅 Intel Quartus Prime Design Suite 更新版本说明。
英特尔 FPGA IP 版本与英特尔 Quartus Prime Design Suite 软件版本相匹配，直至 v19.1。 从英特尔 Quartus Prime Design Suite 软件版本 19.2 开始，英特尔 FPGA IP 具有新的版本控制方案。
英特尔 FPGA IP 版本 (XYZ) 编号可以随每个英特尔 Quartus Prime 软件版本而变化。 一个变化：
- X 表示 IP 的重大修订。 如果更新 Intel Quartus Prime 软件，则必须重新生成 IP。
- Y 表示 IP 包含新功能。 重新生成您的 IP 以包含这些新功能。
- Z 表示 IP 包含较小的更改。 重新生成您的 IP 以包含这些更改。
相关信息
- 英特尔 Quartus Prime 设计套件更新发行说明
- 英特尔 Stratix® 10 嵌入式内存用户指南
- 知识库中 eSRAM Intel FPGA IP 的勘误表
eSRAM 英特尔 FPGA IP v19.2.0
表 6. v19.2.0 2022.09.26
| 英特尔 Quartus Prime 版本 | 描述 | 影响 |
| 22.3 | 在 Platform Designer 工具中启用了 Intel Stratix® 10 eSRAM IP 系统组件连接支持。 | IP 升级在 Intel Quartus Prime Pro Edition 软件版本 22.3 中是可选的。
|
eSRAM 英特尔 FPGA IP v19.1.5
表 7. v19.1.5 2020.10.12
| 英特尔 Quartus Prime 版本 | 描述 | 影响 |
| 20.3 | 更新了描述 启用低功耗模式 在 eSRAM Intel FPGA IP 参数编辑器中。 | — |
eSRAM 英特尔 FPGA IP v19.1.4
表 8. v19.1.4 2020.08.03
| 英特尔 Quartus Prime 版本 | 描述 | 影响 |
| 20.2 | 重命名了 I/O PLL file放弃来自 IOPLL 的警告消息的名称 file.
如果两个 eSRAM 具有相同的 PLL 参数（PLL 参考时钟频率和 PLL 所需时钟频率），则可以忽略警告消息。 如果两个 eSRAM 具有不同的 PLL 参数，则在编译后，它们将被设置为取自 eSRAM Intel FPGA IP 参数之一的相同 PLL 频率。请参阅 Quartus Fitter 报告 ➤ 计划 Stage ➤ PLL 使用总结 观察所实现的 eSRAM IOPLL 频率。 当两个 eSRAM 的 PLL 参数不同时，需要更新 IP。 |
— |
eSRAM 英特尔 FPGA IP v19.1.3
表 9. v19.1.3 2019.10.11
| 英特尔 Quartus Prime 版本 | 描述 | 影响 |
| 19.3 | 更新了描述 PLL 参考时钟频率 在 eSRAM Intel FPGA IP 参数编辑器中。 | — |
eSRAM 英特尔 FPGA IP v18.1
表 10. v18.1 2018.10.03
| 英特尔 Quartus Prime 版本 | 描述 | 影响 |
| 18.1 | 删除了 iopll_lock2core_reg 的 HIPI 寄存器。 | 您可以升级您的IP核。 |
eSRAM 英特尔 FPGA IP v18.0
表 11.v18.0 2018 年 XNUMX 月
| 描述 | 影响 |
| 根据英特尔品牌重塑，将原生 eSRAM IP 核重命名为 eSRAM Intel FPGA IP。 | — |
添加了新的接口信号：
eSRAM IOPLL 锁定状态。 |
— |
相关信息
- 英特尔 FPGA IP 内核简介
- Intel Stratix 10 嵌入式内存用户指南
- 知识库中其他 IP 核的勘误表
原生 eSRAM IP 核 v17.1
表 12.v17.1 2017 年 XNUMX 月
| 描述 | 影响 |
| 初始发行。该 IP 核仅在 Intel Stratix 10 器件中可用。 | — |
相关信息
- 英特尔 FPGA IP 内核简介
- Intel Stratix 10 嵌入式内存用户指南
- 知识库中其他 IP 核的勘误表
Intel Stratix 10 嵌入式内存用户指南档案
有关本用户指南的最新版本和先前版本，请参阅英特尔® Stratix® 10 嵌入式内存用户指南。 如果未列出 IP 或软件版本，则适用先前 IP 或软件版本的用户指南。
eSRAM 英特尔® FPGA IP 发行说明
文件/资源
 |
英特尔 eSRAM 英特尔 FPGA IP [pdf] 用户指南 eSRAM 英特尔 FPGA IP、英特尔 FPGA IP、FPGA IP、IP |
