Cynnwys cuddio
1 eSRAM Intel FPGA IP
2 Gwybodaeth Cynnyrch
3 Cyfarwyddiadau Defnydd Cynnyrch
4 eSRAM Intel® Agilex™ FPGA IP
5 Nodiadau Rhyddhau IP eSRAM Intel FPGA (Dyfeisiau Intel Stratix® 10)
6 Dogfennau / Adnoddau
6.1 Cyfeiriadau
7 Swyddi Cysylltiedig

eSRAM Intel FPGA IP Canllaw Defnyddiwr Delwedd Sylw: Na file Wedi'i ddewis Diweddaru Post Ychwanegu MediaVisualText Pennawd 3 H3 Cau deialog Ychwanegu cyfryngau Camau Gweithredu Uwchlwytho filesMedia Library Hidlo mediaFilter yn ôl math Pob eitem cyfryngau Hidlo erbyn dyddiad Pob dyddiad Chwilio Rhestr cyfryngau Yn dangos 81 o 5375076 eitemau cyfryngau Llwytho mwy MANYLION ATODIAD eSRAM-logo-image-1.jpg Gorffennaf 22, 2023 13 KB 357 wrth 74 picsel Golygu Delwedd Dileu yn barhaol Testun Alt Dysgwch sut i ddisgrifio pwrpas y ddelwedd (yn agor mewn tab newydd). Gadewch yn wag os yw'r ddelwedd yn addurniadol yn unig.Title eSRAM-logo-image Caption Description File URL: https://manuals.plus/wp-content/uploads/2023/07/eSRAM-logo-image-1.jpg Copi URL i'r clipfwrdd GOSODIADAU ARDDANGOS ATODIAD Canolfan Aliniad Cyswllt I Dim Maint Maint Llawn – 357 × 74 Gweithredoedd cyfryngol a ddewiswyd 1 eitem wedi'i dewis Clirio Mewnosod yn y post Na file dewisedig

eSRAM Intel FPGA IP

eSRAM Intel FPGA IP Canllaw Defnyddiwr Delwedd Sylw: Na file Dewiswyd Diweddariad Postiwch Ychwanegu MediaVisualText Pennawd 4 DIV » H4 Cau'r ymgom Ychwanegu cyfrwng Camau Gweithredu Uwchlwytho filesMedia Library Hidlo mediaFilter yn ôl math Pob eitem cyfryngau Hidlo erbyn dyddiad Pob dyddiad Chwilio Rhestr cyfryngau Yn dangos 82 o 5375077 eitemau cyfryngau Llwytho mwy MANYLION YR ATODIAD eSRAM-Intel-FPGA-IP-produt-image.jpg Gorffennaf 22, 2023 35 KB 442 wrth 328 picsel Golygu Delwedd Dileu yn barhaol Alt Text Dysgwch sut i ddisgrifio pwrpas y ddelwedd (yn agor mewn tab newydd). Gadewch yn wag os yw'r ddelwedd yn addurniadol yn unig.Title eSRAM-Intel-FPGA-IP-produt-image Caption Description File URL: https://manuals.plus/wp-content/uploads/2023/07/eSRAM-Intel-FPGA-IP-produt-image.jpg Copi URL i'r clipfwrdd GOSODIADAU ARDDANGOS ATODIAD Canolfan Aliniad Cyswllt I Dim Maint Maint Llawn – 442 × 328 Gweithredoedd cyfryngol a ddewiswyd 1 eitem wedi'i dewis Clirio Mewnosod yn y post Na file dewisedig

Gwybodaeth Cynnyrch

Y cynnyrch yw Intel FPGA IP, sy'n gydnaws â meddalwedd Intel Quartus Prime Design Suite. Mae gan yr IP fersiynau gwahanol sy'n cyd-fynd â'r fersiynau meddalwedd tan v19.1. Gan ddechrau o fersiwn meddalwedd 19.2, cyflwynir cynllun fersiwn newydd ar gyfer IP Intel FPGA.

Mae'r fersiynau IP fel a ganlyn:

Fersiwn Dyddiad Fersiwn Intel Quartus Prime Disgrifiad Effaith
v20.1.0 2022.09.26 22.3 Galluogi cysylltiad cydran system IP Intel AgilexTM eSRAM
cefnogaeth yn yr offeryn Dylunydd Llwyfan.		 ISO 9001:2015 Cofrestredig
v20.0.0 2021.10.04 21.3 Wedi diweddaru'r ch{0-7}_ecc_dec_eccmode a ch{0-7}_ecc_enc_eccmode
paramedrau i ECC_DISABLED ar gyfer porthladdoedd nas defnyddir.		 Mae angen uwchraddio IP i gael y casgliad pas dylunio
gyda fersiwn meddalwedd Intel Quartus Prime Pro Edition 21.3.
v19.2.1 2021.06.29 21.2 Wedi trwsio'r groes dal trwy ychwanegu (* altera_attribute = -name
HYPER_REGISTER_DELAY_CHAIN ​​100*) i'r eSRAM Intel Agilex FPGA
IP.		 Mae'r newid yn ddewisol. Mae angen uwchraddio IP os yw'ch IP
methu â bodloni'r fanyleb perfformiad uchaf oherwydd daliad
groes.
v19.2.0 2020.12.14 19.4 Wedi tynnu'r amgodiwr a'r datgodiwr ECC deinamig - ffordd osgoi
nodwedd.		 Amh
v19.1.1 2019.07.01 19.2 Rhyddhad cychwynnol ar gyfer dyfeisiau Intel Agilex. Amh

Os nad yw nodyn rhyddhau ar gael ar gyfer fersiwn IP penodol, mae'n golygu nad oes unrhyw newidiadau yn y fersiwn honno.

Nodyn: Gall rhif fersiwn Intel FPGA IP (XYZ) newid gyda phob fersiwn meddalwedd Intel Quartus Prime.

Cyfarwyddiadau Defnydd Cynnyrch

I ddefnyddio'r IP Intel FPGA, dilynwch y camau hyn:

  1. Sicrhewch fod gennych feddalwedd cydnaws Intel Quartus Prime Design Suite wedi'i osod ar eich system.
  2. Dadlwythwch y fersiwn IP FPGA Intel cyfatebol sy'n cyd-fynd â'ch fersiwn meddalwedd.
  3. Tynnwch yr IP wedi'i lawrlwytho files i leoliad addas ar eich cyfrifiadur.
  4. Agorwch feddalwedd Intel Quartus Prime a chreu prosiect newydd neu agor prosiect sy'n bodoli eisoes.
  5. Yn y gosodiadau prosiect neu gatalog IP, lleolwch ac ychwanegwch yr IP Intel FPGA i'ch prosiect.
  6. Ffurfweddwch y paramedrau IP yn unol â'ch gofynion.
  7. Cysylltwch yr IP â chydrannau neu fodiwlau eraill yn eich dyluniad gan ddefnyddio'r offeryn Dylunydd Platfform.
  8. Sicrhewch fod unrhyw uwchraddiadau IP angenrheidiol yn cael eu perfformio os nodir hynny yn y wybodaeth am y cynnyrch.
  9. Lluniwch a gwiriwch eich dyluniad gan ddefnyddio meddalwedd Intel Quartus Prime.
  10. Ewch ymlaen â chamau pellach yn unol â'ch gofynion dylunio a nodau eich prosiect.

eSRAM Intel® Agilex™ FPGA IP

Nodiadau Rhyddhau
Os nad yw nodyn rhyddhau ar gael ar gyfer fersiwn IP penodol, nid oes gan yr IP unrhyw newidiadau yn y fersiwn honno. I gael gwybodaeth am ddatganiadau diweddaru IP hyd at v18.1, cyfeiriwch at Nodiadau Rhyddhau Diweddariad Intel® Quartus® Prime Design Suite.
Mae fersiynau IP Intel FPGA yn cyd-fynd â fersiynau meddalwedd Intel Quartus Prime Design tan v19.1. Gan ddechrau yn fersiwn meddalwedd Intel Quartus Prime Design Suite 19.2, mae gan Intel FPGA IP gynllun fersiwn newydd.
Gall rhif fersiwn Intel FPGA IP (XYZ) newid gyda phob fersiwn meddalwedd Intel Quartus Prime.

Newid yn:
  • Mae X yn dynodi adolygiad mawr o'r IP. Os ydych chi'n diweddaru meddalwedd Intel Quartus Prime, rhaid i chi adfywio'r IP.
  • Mae Y yn nodi bod yr IP yn cynnwys nodweddion newydd. Adnewyddwch eich IP i gynnwys y nodweddion newydd hyn.
  • Mae Z yn nodi bod yr IP yn cynnwys mân newidiadau. Adnewyddwch eich IP i gynnwys y newidiadau hyn.

Gwybodaeth Gysylltiedig

  • Nodiadau Rhyddhau Diweddariad Intel Quartus Prime Design Suite
  • Canllaw Defnyddiwr Cof Mewnosodedig Intel Agilex™
  • Gwall ar gyfer yr eSRAM Intel Agilex™ FPGA IP yn y Sylfaen Wybodaeth

 eSRAM Intel Agilex™ FPGA IP v20.1.0

Tabl 1. v20.1.0 2022.09.26

Fersiwn Intel Quartus Prime Disgrifiad Effaith
22.3 Wedi galluogi cefnogaeth cysylltiad cydran system IP eSRAM Intel Agilex™ yn yr offeryn Dylunydd Llwyfan. Mae uwchraddio IP yn ddewisol yn fersiwn meddalwedd Intel Quartus Prime Pro Edition 22.3.
  • Dim ond os yw cwsmeriaid am ddefnyddio eSRAM IP yn yr offeryn Dylunydd Llwyfan y mae angen adfywio IP.
  • Nid oes unrhyw newidiadau i'r nodweddion eSRAM presennol.

eSRAM Intel Agilex FPGA IP v20.0.0

Tabl 2. v20.0.0 2021.10.04

Fersiwn Intel Quartus Prime Disgrifiad Effaith
21.3 Wedi diweddaru'r paramedrau ch{0-7}_ecc_dec_eccmode a ch{0-7}_ecc_enc_eccmode i ECC_DISABLED ar gyfer pyrth nas defnyddir. Mae angen uwchraddio IP i gael y casgliad pas dylunio gyda fersiwn meddalwedd Intel Quartus Prime Pro Edition 21.3.
 eSRAM Intel Agilex FPGA IP v19.2.1
Tabl 3. v19.2.1 2021.06.29
Fersiwn Intel Quartus Prime Disgrifiad Effaith
21.2 Trwsiwyd y groes daliad trwy ychwanegu (* altera_attribute = “-name HYPER_REGISTER_DELAY_CHAIN ​​100″*) at yr eSRAM Intel Agilex FPGA IP. Mae'r newid yn ddewisol. Mae'n ofynnol i chi berfformio uwchraddiad IP os na all eich IP fodloni'r fanyleb perfformiad uchaf oherwydd toriad daliad.

 eSRAM Intel Agilex FPGA IP v19.2.0

Tabl 4. v19.2.0 2020.12.14

Fersiwn Intel Quartus Prime Disgrifiad Effaith
19.4 Wedi dileu'r amgodiwr ECC deinamig a nodwedd ffordd osgoi datgodiwr. —

eSRAM Intel Agilex FPGA IP v19.1.1

Tabl 5. v19.1.1 2019.07.01

Fersiwn Intel Quartus Prime Disgrifiad Effaith
19.2 Rhyddhad cychwynnol ar gyfer dyfeisiau Intel Agilex. —

Nodiadau Rhyddhau IP eSRAM Intel FPGA (Dyfeisiau Intel Stratix® 10)

Os nad yw nodyn rhyddhau ar gael ar gyfer fersiwn IP penodol, nid oes gan yr IP unrhyw newidiadau yn y fersiwn honno. I gael gwybodaeth am ddatganiadau diweddaru IP hyd at v18.1, cyfeiriwch at Nodiadau Rhyddhau Diweddariad Intel Quartus Prime Design Suite.

Mae fersiynau IP Intel FPGA yn cyd-fynd â fersiynau meddalwedd Intel Quartus Prime Design tan v19.1. Gan ddechrau yn fersiwn meddalwedd Intel Quartus Prime Design Suite 19.2, mae gan Intel FPGA IP gynllun fersiwn newydd.

Gall rhif fersiwn Intel FPGA IP (XYZ) newid gyda phob fersiwn meddalwedd Intel Quartus Prime. Newid yn:

  • Mae X yn dynodi adolygiad mawr o'r IP. Os ydych chi'n diweddaru meddalwedd Intel Quartus Prime, rhaid i chi adfywio'r IP.
  •  Mae Y yn nodi bod yr IP yn cynnwys nodweddion newydd. Adnewyddwch eich IP i gynnwys y nodweddion newydd hyn.
  •  Mae Z yn nodi bod yr IP yn cynnwys mân newidiadau. Adnewyddwch eich IP i gynnwys y newidiadau hyn.

Gwybodaeth Gysylltiedig

  • Nodiadau Rhyddhau Diweddariad Intel Quartus Prime Design Suite
  • Canllaw Defnyddiwr Cof Embedded Intel Stratix® 10
  • Gwall ar gyfer yr eSRAM Intel FPGA IP yn y Sylfaen Wybodaeth

 eSRAM Intel FPGA IP v19.2.0

Tabl 6. v19.2.0 2022.09.26

Fersiwn Intel Quartus Prime Disgrifiad Effaith
22.3 Wedi galluogi cefnogaeth cysylltiad cydran system Intel Stratix® 10 eSRAM IP yn yr offeryn Dylunydd Llwyfan. Mae uwchraddio IP yn ddewisol yn fersiwn meddalwedd Intel Quartus Prime Pro Edition 22.3.
  • Dim ond os yw cwsmeriaid am ddefnyddio eSRAM IP yn yr offeryn Dylunydd Llwyfan y mae angen adfywio IP.
  • Nid oes unrhyw newidiadau i'r nodweddion eSRAM presennol.

 eSRAM Intel FPGA IP v19.1.5

Tabl 7. v19.1.5 2020.10.12

Fersiwn Intel Quartus Prime Disgrifiad Effaith
20.3 Wedi diweddaru'r disgrifiad ar gyfer Galluogi Modd Pŵer Isel yn y golygydd paramedr IP eSRAM Intel FPGA. —

eSRAM Intel FPGA IP v19.1.4

Tabl 8. v19.1.4 2020.08.03

Fersiwn Intel Quartus Prime Disgrifiad Effaith
20.2 Wedi'i ailenwi'n I/O PLL fileenw i hepgor y neges rhybudd o'r IOPLL file.

Os oes gan y ddau eSRAM yr un paramedrau PLL (amledd cloc cyfeirio PLL ac amlder cloc dymunol PLL), gellir anwybyddu'r neges rhybuddio.

Os oes gan y ddau eSRAM baramedrau PLL gwahanol, ar ôl eu llunio byddant yn cael eu gosod i'r un amleddau PLL a gymerir o un o baramedrau IP eSRAM Intel FPGA. Cyfeirier at y Adroddiad Quartus Fitter ➤ Cynllun Stage ➤ Crynodeb Defnydd PLL arsylwi ar amleddau IOPLL eSRAM a weithredwyd.

Mae angen diweddariad IP pan fo'r paramedr PLL ar gyfer y ddau eSRAM yn wahanol.

 —

eSRAM Intel FPGA IP v19.1.3

Tabl 9. v19.1.3 2019.10.11

Fersiwn Intel Quartus Prime Disgrifiad Effaith
19.3 Wedi diweddaru'r disgrifiad ar gyfer Amlder Cloc Cyfeirnod PLL yn y golygydd paramedr IP eSRAM Intel FPGA. —

 eSRAM Intel FPGA IP v18.1

Tabl 10. v18.1 2018.10.03

Fersiwn Intel Quartus Prime Disgrifiad Effaith
18.1 Wedi tynnu'r gofrestr HIPI ar gyfer iopll_lock2core_reg. Efallai y byddwch yn uwchraddio eich craidd IP.

eSRAM Intel FPGA IP v18.0

Tabl 11. v18.0 Mai 2018

Disgrifiad Effaith
Wedi'i ailenwi'n graidd IP eSRAM Brodorol i eSRAM Intel FPGA IP yn unol ag ailfrandio Intel. —
Ychwanegwyd signal rhyngwyneb newydd:
  • iopll_lock2core

Statws clo eSRAM IOPLL.

 —

Gwybodaeth Gysylltiedig

  • Cyflwyniad i Intel FPGA IP Cores
  • Canllaw Defnyddiwr Cof Embedded Intel Stratix 10
  • Gwallau ar gyfer creiddiau IP eraill yn y Sylfaen Wybodaeth

 Craidd IP eSRAM brodorol v17.1

Tabl 12. v17.1 Tachwedd 2017

Disgrifiad Effaith
Rhyddhad cychwynnol. Mae'r craidd IP hwn ar gael mewn dyfeisiau Intel Stratix 10 yn unig. —

Gwybodaeth Gysylltiedig

  • Cyflwyniad i Intel FPGA IP Cores
  • Canllaw Defnyddiwr Cof Embedded Intel Stratix 10
  • Gwallau ar gyfer creiddiau IP eraill yn y Sylfaen Wybodaeth

Archifau Canllaw Defnyddiwr Cof Mewnosodedig Intel Stratix 10
Am y fersiynau diweddaraf a blaenorol o'r canllaw defnyddiwr hwn, cyfeiriwch at Ganllaw Defnyddiwr Cof Embedded Intel® Stratix® 10. Os nad yw fersiwn IP neu feddalwedd wedi'i restru, mae'r canllaw defnyddiwr ar gyfer y fersiwn IP neu feddalwedd blaenorol yn berthnasol.

Nodiadau Rhyddhau IP eSRAM Intel® FPGA

Dogfennau / Adnoddau

intel eSRAM Intel FPGA IP [pdfCanllaw Defnyddiwr
eSRAM Intel FPGA IP, Intel FPGA IP, FPGA IP, IP

Cyfeiriadau

Swyddi Cysylltiedig

Gadael sylw

Ni fydd eich cyfeiriad e-bost yn cael ei gyhoeddi. Mae meysydd gofynnol wedi'u marcio *