eSRAM Intel FPGA IP
Produktaj Informoj
La produkto estas la Intel FPGA IP, kiu estas kongrua kun la programaro Intel Quartus Prime Design Suite. La IP havas malsamajn versiojn, kiuj kongruas kun la programaraj versioj ĝis v19.1. Komencante de softvarversio 19.2, nova versio-skemo estas lanĉita por la Intel FPGA IP.
La IP-versioj estas kiel sekvas:
| Versio | Dato | Intel Quartus Prime Version | Priskribo | Efiko |
|---|---|---|---|---|
| v20.1.0 | 2022.09.26 | 22.3 | Ebligita Intel AgilexTM eSRAM IP-sistema konekto subteno en Platform Designer-ilo. |
ISO 9001:2015 Registrita |
| v20.0.0 | 2021.10.04 | 21.3 | Ĝisdatigis la ch{0-7}_ecc_dec_eccmode kaj ch{0-7}_ecc_enc_eccmode parametroj al ECC_DISABLED por neuzataj havenoj. |
IP-ĝisdatigo estas postulata por akiri la kompilon de dezajnaj enirpermesiloj kun Intel Quartus Prime Pro Edition programaro versio 21.3. |
| v19.2.1 | 2021.06.29 | 21.2 | Korektis la malobservon de tenado aldonante (* altera_attribute = -name HYPER_REGISTER_DELAY_CHAIN 100*) al la eSRAM Intel Agilex FPGA IP. |
La ŝanĝo estas laŭvola. IP-ĝisdatigo estas bezonata se via IP ne povas renkonti la maksimuman rendimentospecifon pro teno malobservo. |
| v19.2.0 | 2020.12.14 | 19.4 | Forigis la dinamikan ECC-kodilon kaj malĉifrilon - pretervojo trajto. |
N/A |
| v19.1.1 | 2019.07.01 | 19.2 | Komenca eldono por Intel Agilex-aparatoj. | N/A |
Se eldonnoto ne haveblas por specifa IP-versio, tio signifas, ke ne estas ŝanĝoj en tiu versio.
Notu: La Intel FPGA IP-versio (XYZ) nombro povas ŝanĝiĝi kun ĉiu Intel Quartus Prime programara versio.
Produktaj Uzado-Instrukcioj
Por uzi la Intel FPGA IP, sekvu ĉi tiujn paŝojn:
- Certigu, ke vi havas la kongruan programaron Intel Quartus Prime Design Suite instalita en via sistemo.
- Elŝutu la respondan Intel FPGA IP-version, kiu kongruas kun via programara versio.
- Eltiru la elŝutitan IP files al taŭga loko sur via komputilo.
- Malfermu la programaron Intel Quartus Prime kaj kreu novan projekton aŭ malfermu ekzistantan projekton.
- En la projektaj agordoj aŭ IP-katalogo, lokalizu kaj aldonu la Intel FPGA IP al via projekto.
- Agordu la IP-parametrojn laŭ viaj postuloj.
- Konektu la IP al aliaj komponantoj aŭ moduloj en via dezajno per la ilo Platform Designer.
- Certigu, ke ĉiuj necesaj IP-ĝisdatigoj estas faritaj se specifite en la produkta informo.
- Kompilu kaj konfirmu vian dezajnon per la programaro Intel Quartus Prime.
- Sekvu pliajn paŝojn laŭ viaj projektaj postuloj kaj projektceloj.
eSRAM Intel® Agilex™ FPGA IP
Eldonaj Notoj
Se eldonnoto ne haveblas por specifa IP-versio, la IP ne havas ŝanĝojn en tiu versio. Por informoj pri IP-ĝisdatigaj eldonoj ĝis v18.1, raportu al la Intel® Quartus® Prime Design Suite Ĝisdatigaj Eldonnotoj.
Intel FPGA IP-versioj kongruas kun la Intel Quartus Prime Design Suite softvarversioj ĝis v19.1. Komencante en la programaro versio 19.2 de Intel Quartus Prime Design Suite, Intel FPGA IP havas novan version-skemon.
La Intel FPGA IP-versio (XYZ) nombro povas ŝanĝiĝi kun ĉiu Intel Quartus Prime programara versio.
- X indikas gravan revizion de la IP. Se vi ĝisdatigas la programaron Intel Quartus Prime, vi devas regeneri la IP.
- Y indikas, ke la IP inkluzivas novajn funkciojn. Regeneru vian IP por inkluzivi ĉi tiujn novajn funkciojn.
- Z indikas, ke la IP inkluzivas malgrandajn ŝanĝojn. Regeneru vian IP por inkluzivi ĉi tiujn ŝanĝojn.
Rilataj Informoj
- Intel Quartus Prime Design Suite Ĝisdatigo Eldonnotoj
- Intel Agilex™ Embedded Memory User Guide
- Eraro por la eSRAM Intel Agilex™ FPGA IP en la Scio-Bazo
eSRAM Intel Agilex™ FPGA IP v20.1.0
Tabelo 1. v20.1.0 2022.09.26
| Intel Quartus Prime Version | Priskribo | Efiko |
| 22.3 | Ebligita Intel Agilex™ eSRAM IP-sistema konekto-subteno en Platform Designer-ilo. | IP-ĝisdatigo estas laŭvola en la programaro versio 22.3 de Intel Quartus Prime Pro Edition.
|
eSRAM Intel Agilex FPGA IP v20.0.0
Tabelo 2. v20.0.0 2021.10.04
| Intel Quartus Prime Version | Priskribo | Efiko |
| 21.3 | Ĝisdatigis la parametrojn ch{0-7}_ecc_dec_eccmode kaj ch{0-7}_ecc_enc_eccmode al ECC_DISABLED por neuzataj pordoj. | IP-ĝisdatigo estas postulata por akiri la kompilon de projekt-paso kun la programaro versio 21.3 de Intel Quartus Prime Pro Edition. |
Tabelo 3. v19.2.1 2021.06.29
| Intel Quartus Prime Version | Priskribo | Efiko |
| 21.2 | Riparis la tenan malobservon aldonante (* altera_attribute = "-name HYPER_REGISTER_DELAY_CHAIN 100″*) al la eSRAM Intel Agilex FPGA IP. | La ŝanĝo estas laŭvola. Vi devas plenumi IP-ĝisdatigon se via IP ne povas plenumi la maksimuman rendimentan specifon pro tena malobservo. |
eSRAM Intel Agilex FPGA IP v19.2.0
Tabelo 4. v19.2.0 2020.12.14
| Intel Quartus Prime Version | Priskribo | Efiko |
| 19.4 | Forigis la dinamikan ECC-kodilon kaj malĉifrilon preterpasi funkcion. | — |
eSRAM Intel Agilex FPGA IP v19.1.1
Tabelo 5. v19.1.1 2019.07.01
| Intel Quartus Prime Version | Priskribo | Efiko |
| 19.2 | Komenca eldono por Intel Agilex-aparatoj. | — |
eSRAM Intel FPGA IP-Eldonaj Notoj (Aparatoj Intel Stratix® 10)
Se eldonnoto ne haveblas por specifa IP-versio, la IP ne havas ŝanĝojn en tiu versio. Por informoj pri IP-ĝisdatigaj eldonoj ĝis v18.1, referu al la Intel Quartus Prime Design Suite Ĝisdatigaj Eldonnotoj.
Intel FPGA IP-versioj kongruas kun la Intel Quartus Prime Design Suite softvarversioj ĝis v19.1. Komencante en la programaro versio 19.2 de Intel Quartus Prime Design Suite, Intel FPGA IP havas novan version-skemon.
La Intel FPGA IP-versio (XYZ) nombro povas ŝanĝiĝi kun ĉiu Intel Quartus Prime programara versio. Ŝanĝo en:
- X indikas gravan revizion de la IP. Se vi ĝisdatigas la programaron Intel Quartus Prime, vi devas regeneri la IP.
- Y indikas, ke la IP inkluzivas novajn funkciojn. Regeneru vian IP por inkluzivi ĉi tiujn novajn funkciojn.
- Z indikas, ke la IP inkluzivas malgrandajn ŝanĝojn. Regeneru vian IP por inkluzivi ĉi tiujn ŝanĝojn.
Rilataj Informoj
- Intel Quartus Prime Design Suite Ĝisdatigo Eldonnotoj
- Intel Stratix® 10 Embedded Memory User Guide
- Eraro por la eSRAM Intel FPGA IP en la Scio-Bazo
eSRAM Intel FPGA IP v19.2.0
Tabelo 6. v19.2.0 2022.09.26
| Intel Quartus Prime Version | Priskribo | Efiko |
| 22.3 | Ebligita Intel Stratix® 10 eSRAM IP-sistema konekto-subteno en Platform Designer-ilo. | IP-ĝisdatigo estas laŭvola en la programaro versio 22.3 de Intel Quartus Prime Pro Edition.
|
eSRAM Intel FPGA IP v19.1.5
Tabelo 7. v19.1.5 2020.10.12
| Intel Quartus Prime Version | Priskribo | Efiko |
| 20.3 | Ĝisdatigis la priskribon por Ebligu Malaltpotencan Reĝimon en la eSRAM Intel FPGA IP-parametroredaktilo. | — |
eSRAM Intel FPGA IP v19.1.4
Tabelo 8. v19.1.4 2020.08.03
| Intel Quartus Prime Version | Priskribo | Efiko |
| 20.2 | Renomis la I/O PLL filenomo por rezigni la avertan mesaĝon de la IOPLL file.
Se la du eSRAMoj havas la samajn PLL-parametrojn (PLL-referenca horloĝfrekvenco kaj PLL dezirata horloĝfrekvenco), la averta mesaĝo povas esti ignorita. Se la du eSRAMoj havas malsamajn PLL-parametrojn, post kompilo ili estos metitaj al la samaj PLL-frekvencoj prenitaj de unu el la eSRAM Intel FPGA IP-parametroj. Raportu al la Raporto de Quartus Fitter ➤ Plano Stage ➤ PLL-Uzo-Resumo observi la efektivigitajn eSRAM IOPLL-frekvencojn. IP-ĝisdatigo estas necesa kiam la PLL-parametro por ambaŭ eSRAM estas malsama. |
— |
eSRAM Intel FPGA IP v19.1.3
Tabelo 9. v19.1.3 2019.10.11
| Intel Quartus Prime Version | Priskribo | Efiko |
| 19.3 | Ĝisdatigis la priskribon por PLL-Referenca Horloĝa Frekvenco en la eSRAM Intel FPGA IP-parametroredaktilo. | — |
eSRAM Intel FPGA IP v18.1
Tabelo 10. v18.1 2018.10.03
| Intel Quartus Prime Version | Priskribo | Efiko |
| 18.1 | Forigis la HIPI-registron por iopll_lock2core_reg. | Vi povas ĝisdatigi vian IP-kernon. |
eSRAM Intel FPGA IP v18.0
Tablo 11. v18.0 majo 2018
| Priskribo | Efiko |
| Renomite Denaska eSRAM IP-kerno al eSRAM Intel FPGA IP laŭ Intel-remarkado. | — |
Aldonis novan interfacan signalon:
eSRAM IOPLL ŝlosila stato. |
— |
Rilataj Informoj
- Enkonduko al Intel FPGA IP Cores
- Intel Stratix 10 Embedded Memory User Guide
- Eraro por aliaj IP-kernoj en la Scio-Bazo
Indiĝena eSRAM IP Core v17.1
Tablo 12. v17.1 novembro 2017
| Priskribo | Efiko |
| Komenca eldono. Ĉi tiu IP-kerno disponeblas nur en aparatoj Intel Stratix 10. | — |
Rilataj Informoj
- Enkonduko al Intel FPGA IP Cores
- Intel Stratix 10 Embedded Memory User Guide
- Eraro por aliaj IP-kernoj en la Scio-Bazo
Arkivoj de Intel Stratix 10 Embedded Memory User Guide
Por la plej novaj kaj antaŭaj versioj de ĉi tiu uzantgvidilo, raportu al Intel® Stratix® 10 Embedded Memory User Guide. Se IP aŭ programara versio ne estas listigita, validas la uzantgvidilo por la antaŭa IP aŭ programara versio.
eSRAM Intel® FPGA IP-Eldonaj Notoj
Dokumentoj/Rimedoj
 |
Intel eSRAM Intel FPGA IP [pdf] Uzantogvidilo eSRAM Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
