IP Intel FPGA eSRAM
Informations sur le produit
Le produit est l'Intel FPGA IP, qui est compatible avec le logiciel Intel Quartus Prime Design Suite. L'IP a différentes versions qui correspondent aux versions du logiciel jusqu'à la v19.1. À partir de la version logicielle 19.2, un nouveau schéma de version est introduit pour l'IP Intel FPGA.
Les versions IP sont les suivantes :
| Version | Date | Version Intel Quartus Prime | Description | Impact |
|---|---|---|---|---|
| v20.1.0 | 2022.09.26 | 22.3 | Activation de la connexion des composants du système IP Intel AgilexTM eSRAM prise en charge dans l'outil Platform Designer. |
Enregistré ISO 9001: 2015 |
| v20.0.0 | 2021.10.04 | 21.3 | Mise à jour des ch{0-7}_ecc_dec_eccmode et ch{0-7}_ecc_enc_eccmode paramètres à ECC_DISABLED pour les ports inutilisés. |
Une mise à niveau IP est nécessaire pour obtenir la compilation de la passe de conception avec le logiciel Intel Quartus Prime Pro Edition version 21.3. |
| v19.2.1 | 2021.06.29 | 21.2 | Correction de la violation de maintien en ajoutant (* altera_attribute = -name HYPER_REGISTER_DELAY_CHAIN 100*) au FPGA Intel Agilex eSRAM Propriété intellectuelle. |
Le changement est facultatif. Une mise à niveau IP est requise si votre adresse IP ne peut pas répondre à la spécification de performance maximale en raison d'une attente violation. |
| v19.2.0 | 2020.12.14 | 19.4 | Suppression de l'encodeur et du décodeur ECC dynamiques - contournement fonctionnalité. |
N / A |
| v19.1.1 | 2019.07.01 | 19.2 | Version initiale pour les appareils Intel Agilex. | N / A |
Si une note de version n'est pas disponible pour une version IP spécifique, cela signifie qu'il n'y a aucun changement dans cette version.
Note: Le numéro de version Intel FPGA IP (XYZ) peut changer avec chaque version du logiciel Intel Quartus Prime.
Instructions d'utilisation du produit
Pour utiliser l'IP Intel FPGA, suivez ces étapes :
- Assurez-vous que le logiciel compatible Intel Quartus Prime Design Suite est installé sur votre système.
- Téléchargez la version IP Intel FPGA correspondante qui correspond à la version de votre logiciel.
- Extraire l'IP téléchargé files vers un emplacement approprié sur votre ordinateur.
- Ouvrez le logiciel Intel Quartus Prime et créez un nouveau projet ou ouvrez un projet existant.
- Dans les paramètres du projet ou le catalogue IP, recherchez et ajoutez l'IP Intel FPGA à votre projet.
- Configurez les paramètres IP en fonction de vos besoins.
- Connectez l'IP à d'autres composants ou modules de votre conception à l'aide de l'outil Platform Designer.
- Assurez-vous que toutes les mises à niveau IP nécessaires sont effectuées si cela est spécifié dans les informations sur le produit.
- Compilez et vérifiez votre conception à l'aide du logiciel Intel Quartus Prime.
- Passez aux étapes suivantes en fonction de vos exigences de conception et des objectifs du projet.
eSRAM Intel® Agilex™ FPGA IP
Notes de mise à jour
Si une note de version n'est pas disponible pour une version IP spécifique, l'IP n'a pas changé dans cette version. Pour plus d'informations sur les versions de mise à jour IP jusqu'à la version 18.1, reportez-vous aux notes de mise à jour de la suite Intel® Quartus® Prime Design Suite.
Les versions Intel FPGA IP correspondent aux versions logicielles Intel Quartus Prime Design Suite jusqu'à la v19.1. À partir de la version 19.2 du logiciel Intel Quartus Prime Design Suite, Intel FPGA IP dispose d'un nouveau schéma de version.
Le numéro de version Intel FPGA IP (XYZ) peut changer avec chaque version du logiciel Intel Quartus Prime.
- X indique une révision majeure de l'IP. Si vous mettez à jour le logiciel Intel Quartus Prime, vous devez régénérer l'IP.
- Y indique que l'IP inclut de nouvelles fonctionnalités. Régénérez votre IP pour inclure ces nouvelles fonctionnalités.
- Z indique que l'IP inclut des modifications mineures. Régénérez votre adresse IP pour inclure ces modifications.
Informations connexes
- Notes de mise à jour de la suite Intel Quartus Prime Design Suite
- Guide de l'utilisateur de la mémoire intégrée Intel Agilex™
- Errata pour l'IP eSRAM Intel Agilex™ FPGA dans la base de connaissances
eSRAM Intel Agilex™ FPGA IP v20.1.0
Tableau 1. v20.1.0 2022.09.26
| Version Intel Quartus Prime | Description | Impact |
| 22.3 | Activation de la prise en charge de la connexion des composants du système IP Intel Agilex™ eSRAM dans l'outil Platform Designer. | La mise à niveau IP est facultative dans la version 22.3 du logiciel Intel Quartus Prime Pro Edition.
|
eSRAM Intel Agilex FPGA IP v20.0.0
Tableau 2. v20.0.0 2021.10.04
| Version Intel Quartus Prime | Description | Impact |
| 21.3 | Mise à jour des paramètres ch{0-7}_ecc_dec_eccmode et ch{0-7}_ecc_enc_eccmode sur ECC_DISABLED pour les ports inutilisés. | La mise à niveau IP est nécessaire pour obtenir la compilation de la passe de conception avec la version 21.3 du logiciel Intel Quartus Prime Pro Edition. |
Tableau 3. v19.2.1 2021.06.29
| Version Intel Quartus Prime | Description | Impact |
| 21.2 | Correction de la violation de maintien en ajoutant (* altera_attribute = « -name HYPER_REGISTER_DELAY_CHAIN 100″*) à l'adresse IP eSRAM Intel Agilex FPGA. | Le changement est facultatif. Vous devez effectuer une mise à niveau IP si votre adresse IP ne peut pas répondre aux spécifications de performances maximales en raison d'une violation de blocage. |
eSRAM Intel Agilex FPGA IP v19.2.0
Tableau 4. v19.2.0 2020.12.14
| Version Intel Quartus Prime | Description | Impact |
| 19.4 | Suppression de la fonction de contournement de l'encodeur ECC dynamique et du décodeur. | — |
eSRAM Intel Agilex FPGA IP v19.1.1
Tableau 5. v19.1.1 2019.07.01
| Version Intel Quartus Prime | Description | Impact |
| 19.2 | Version initiale pour les appareils Intel Agilex. | — |
Notes de version eSRAM Intel FPGA IP (périphériques Intel Stratix® 10)
Si une note de version n'est pas disponible pour une version IP spécifique, l'IP n'a pas changé dans cette version. Pour plus d'informations sur les versions de mise à jour IP jusqu'à la v18.1, reportez-vous aux notes de mise à jour de la suite Intel Quartus Prime Design Suite.
Les versions Intel FPGA IP correspondent aux versions logicielles Intel Quartus Prime Design Suite jusqu'à la v19.1. À partir de la version 19.2 du logiciel Intel Quartus Prime Design Suite, Intel FPGA IP dispose d'un nouveau schéma de version.
Le numéro de version Intel FPGA IP (XYZ) peut changer avec chaque version du logiciel Intel Quartus Prime. Un changement dans :
- X indique une révision majeure de l'IP. Si vous mettez à jour le logiciel Intel Quartus Prime, vous devez régénérer l'IP.
- Y indique que l'IP inclut de nouvelles fonctionnalités. Régénérez votre IP pour inclure ces nouvelles fonctionnalités.
- Z indique que l'IP inclut des modifications mineures. Régénérez votre adresse IP pour inclure ces modifications.
Informations connexes
- Notes de mise à jour de la suite Intel Quartus Prime Design Suite
- Guide de l'utilisateur de la mémoire intégrée Intel Stratix® 10
- Errata pour l'IP eSRAM Intel FPGA dans la base de connaissances
eSRAM Intel FPGA IP v19.2.0
Tableau 6. v19.2.0 2022.09.26
| Version Intel Quartus Prime | Description | Impact |
| 22.3 | Activation de la prise en charge de la connexion des composants du système Intel Stratix® 10 eSRAM IP dans l'outil Platform Designer. | La mise à niveau IP est facultative dans la version 22.3 du logiciel Intel Quartus Prime Pro Edition.
|
eSRAM Intel FPGA IP v19.1.5
Tableau 7. v19.1.5 2020.10.12
| Version Intel Quartus Prime | Description | Impact |
| 20.3 | Mise à jour de la description pour Activer le mode basse consommation dans l'éditeur de paramètres IP eSRAM Intel FPGA. | — |
eSRAM Intel FPGA IP v19.1.4
Tableau 8. v19.1.4 2020.08.03
| Version Intel Quartus Prime | Description | Impact |
| 20.2 | Renommer la PLL d'E/S filenom pour renoncer au message d'avertissement de l'IOPLL file.
Si les deux eSRAM ont les mêmes paramètres PLL (fréquence d'horloge de référence PLL et fréquence d'horloge souhaitée PLL), le message d'avertissement peut être ignoré. Si les deux eSRAM ont des paramètres PLL différents, après compilation, elles seront définies sur les mêmes fréquences PLL extraites de l'un des paramètres IP eSRAM Intel FPGA. Se référer au Rapport Quartus Fitter ➤ Plan Stage ➤ Résumé d'utilisation de la PLL pour observer les fréquences eSRAM IOPLL implémentées. La mise à jour IP est nécessaire lorsque le paramètre PLL pour les deux eSRAM est différent. |
— |
eSRAM Intel FPGA IP v19.1.3
Tableau 9. v19.1.3 2019.10.11
| Version Intel Quartus Prime | Description | Impact |
| 19.3 | Mise à jour de la description pour Fréquence d'horloge de référence PLL dans l'éditeur de paramètres IP eSRAM Intel FPGA. | — |
eSRAM Intel FPGA IP v18.1
Tableau 10. v18.1 2018.10.03
| Version Intel Quartus Prime | Description | Impact |
| 18.1 | Suppression du registre HIPI pour iopll_lock2core_reg. | Vous pouvez mettre à niveau votre noyau IP. |
eSRAM Intel FPGA IP v18.0
Tableau 11. v18.0 mai 2018
| Description | Impact |
| Noyau IP eSRAM natif renommé en eSRAM Intel FPGA IP conformément au changement de marque Intel. | — |
Ajout d'un nouveau signal d'interface :
État de verrouillage eSRAM IOPLL. |
— |
Informations connexes
- Présentation des cœurs IP Intel FPGA
- Guide de l'utilisateur de la mémoire intégrée Intel Stratix 10
- Errata pour d'autres cœurs IP dans la base de connaissances
Noyau IP eSRAM natif v17.1
Tableau 12. v17.1 novembre 2017
| Description | Impact |
| Première version. Ce cœur IP est disponible uniquement sur les appareils Intel Stratix 10. | — |
Informations connexes
- Présentation des cœurs IP Intel FPGA
- Guide de l'utilisateur de la mémoire intégrée Intel Stratix 10
- Errata pour d'autres cœurs IP dans la base de connaissances
Archives du guide de l'utilisateur de la mémoire intégrée Intel Stratix 10
Pour les versions les plus récentes et précédentes de ce guide de l'utilisateur, reportez-vous au Guide de l'utilisateur de la mémoire intégrée Intel® Stratix® 10. Si une adresse IP ou une version logicielle n'est pas répertoriée, le guide de l'utilisateur de l'adresse IP ou de la version logicielle précédente s'applique.
Notes de mise à jour eSRAM Intel® FPGA IP
Documents / Ressources
 |
Intel eSRAM IP Intel FPGA [pdf] Guide de l'utilisateur eSRAM Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
