Isi bersembunyi
1 eSRAM Intel FPGA IP
2 Informasi Produk
3 Petunjuk Penggunaan Produk
4 eSRAM Intel® Agilex™ FPGA IP
5 Catatan Rilis eSRAM Intel FPGA IP (Perangkat Intel Stratix® 10)
6 Dokumen / Sumber Daya
6.1 Referensi
7 Posting Terkait

Panduan Pengguna eSRAM Intel FPGA IP Gambar Unggulan: Tidak file dipilih Perbarui Posting Tambahkan MediaVisualText Judul 3 H3 Tutup dialog Tambahkan media Tindakan Unggah filePerpustakaan sMedia Filter mediaFilter berdasarkan jenis Semua item media Filter berdasarkan tanggal Semua tanggal Pencarian Daftar media Menampilkan 81 dari 5375076 item media Muat selengkapnya RINCIAN LAMPIRAN eSRAM-logo-image-1.jpg 22 Juli 2023 13 KB 357 kali 74 piksel Edit Gambar Hapus secara permanen Teks Alt Pelajari cara mendeskripsikan tujuan gambar (terbuka di tab baru). Biarkan kosong jika gambar hanya dekoratif.Judul eSRAM-logo-gambar Keterangan Keterangan File URL: https://manual.plus/wp-content/uploads/2023/07/eSRAM-logo-image-1.jpg Salinan URL PENGATURAN TAMPILAN LAMPIRAN Pusat Penyelarasan Tautan Ke Tidak Ada Ukuran Ukuran Penuh – 357 × 74 Tindakan media yang dipilih 1 item dipilih Hapus Sisipkan ke dalam posting Tidak file terpilih

eSRAM Intel FPGA IP

Panduan Pengguna eSRAM Intel FPGA IP Gambar Unggulan: Tidak file dipilih Perbarui Posting Tambahkan MediaVisualText Tajuk 4 DIV » H4 Tutup dialog Tambahkan Tindakan media Unggah filePerpustakaan sMedia Filter mediaFilter menurut jenis Semua item media Filter berdasarkan tanggal Semua tanggal Pencarian Daftar media Menampilkan 82 dari 5375077 item media Muat selengkapnya RINCIAN LAMPIRAN eSRAM-Intel-FPGA-IP-produt-image.jpg 22 Juli 2023 35 KB 442 kali 328 piksel Edit Gambar Hapus secara permanen Teks Alt Pelajari cara menjelaskan tujuan gambar (terbuka di tab baru). Biarkan kosong jika gambar hanya bersifat dekoratif. Judul eSRAM-Intel-FPGA-IP-produt-image Keterangan Keterangan File URL: https://manual.plus/wp-content/uploads/2023/07/eSRAM-Intel-FPGA-IP-produt-image.jpg Salin URL PENGATURAN TAMPILAN LAMPIRAN Pusat Penyelarasan Tautan Ke Tidak Ada Ukuran Ukuran Penuh – 442 × 328 Tindakan media yang dipilih 1 item dipilih Hapus Sisipkan ke dalam posting Tidak file terpilih

Informasi Produk

Produknya adalah Intel FPGA IP, yang kompatibel dengan perangkat lunak Intel Quartus Prime Design Suite. IP memiliki versi berbeda yang cocok dengan versi perangkat lunak hingga v19.1. Mulai dari perangkat lunak versi 19.2, skema versi baru diperkenalkan untuk Intel FPGA IP.

Versi IP-nya adalah sebagai berikut:

Versi Tanggal Versi Intel Quartus Prime Keterangan Dampak
Bahasa Inggris v20.1.0 2022.09.26 22.3 Koneksi komponen sistem IP Intel AgilexTM eSRAM diaktifkan
dukungan dalam alat Perancang Platform.		 ISO 9001: 2015 Terdaftar
Bahasa Inggris v20.0.0 2021.10.04 21.3 Memperbarui ch{0-7}_ecc_dec_eccmode dan ch{0-7}_ecc_enc_eccmode
parameter ke ECC_DISABLED untuk port yang tidak digunakan.		 Peningkatan IP diperlukan untuk mendapatkan kompilasi pass desain
dengan perangkat lunak Intel Quartus Prime Pro Edition versi 21.3.
Bahasa Inggris v19.2.1 2021.06.29 21.2 Memperbaiki pelanggaran penangguhan dengan menambahkan (* altera_attribute = -name
HYPER_REGISTER_DELAY_CHAIN ​​100*) ke eSRAM Intel Agilex FPGA
AKU P.		 Perubahan itu opsional. Peningkatan IP diperlukan jika IP Anda
tidak dapat memenuhi spesifikasi kinerja maksimum karena adanya penangguhan
pelanggaran.
Bahasa Inggris v19.2.0 2020.12.14 19.4 Menghapus encoder dan decoder ECC dinamis — bypass
fitur.		 Tidak tersedia
Bahasa Inggris v19.1.1 2019.07.01 19.2 Rilis awal untuk perangkat Intel Agilex. Tidak tersedia

Jika catatan rilis tidak tersedia untuk versi IP tertentu, berarti tidak ada perubahan pada versi tersebut.

Catatan: Nomor versi Intel FPGA IP (XYZ) dapat berubah dengan setiap versi perangkat lunak Intel Quartus Prime.

Petunjuk Penggunaan Produk

Untuk menggunakan IP Intel FPGA, ikuti langkah-langkah berikut:

  1. Pastikan Anda menginstal perangkat lunak Intel Quartus Prime Design Suite yang kompatibel di sistem Anda.
  2. Unduh versi IP Intel FPGA yang sesuai dengan versi perangkat lunak Anda.
  3. Ekstrak IP yang diunduh files ke lokasi yang sesuai di komputer Anda.
  4. Buka perangkat lunak Intel Quartus Prime dan buat proyek baru atau buka proyek yang sudah ada.
  5. Dalam pengaturan proyek atau katalog IP, temukan dan tambahkan IP Intel FPGA ke proyek Anda.
  6. Konfigurasikan parameter IP sesuai dengan kebutuhan Anda.
  7. Hubungkan IP ke komponen atau modul lain dalam desain Anda menggunakan alat Platform Designer.
  8. Pastikan setiap peningkatan IP yang diperlukan telah dilakukan jika ditentukan dalam informasi produk.
  9. Kompilasi dan verifikasi desain Anda menggunakan perangkat lunak Intel Quartus Prime.
  10. Lanjutkan dengan langkah lebih lanjut sesuai kebutuhan desain dan tujuan proyek Anda.

eSRAM Intel® Agilex™ FPGA IP

Catatan Rilis
Jika catatan rilis tidak tersedia untuk versi IP tertentu, IP tidak memiliki perubahan pada versi tersebut. Untuk informasi tentang rilis pembaruan IP hingga v18.1, lihat Catatan Rilis Pembaruan Intel® Quartus® Prime Design Suite.
Versi Intel FPGA IP cocok dengan versi perangkat lunak Intel Quartus Prime Design Suite hingga v19.1. Dimulai pada perangkat lunak Intel Quartus Prime Design Suite versi 19.2, Intel FPGA IP memiliki skema versi baru.
Nomor versi Intel FPGA IP (XYZ) dapat berubah dengan setiap versi perangkat lunak Intel Quartus Prime.

Perubahan dalam:
  • X menunjukkan revisi besar dari IP. Jika Anda memperbarui perangkat lunak Intel Quartus Prime, Anda harus membuat ulang IP.
  • Y menunjukkan IP menyertakan fitur baru. Regenerasi IP Anda untuk memasukkan fitur-fitur baru ini.
  • Z menunjukkan IP mencakup perubahan kecil. Regenerasi IP Anda untuk menyertakan perubahan ini.

Informasi Terkait

  • Catatan Rilis Pembaruan Intel Quartus Prime Design Suite
  • Panduan Pengguna Memori Tertanam Intel Agilex™
  • Kesalahan untuk IP FPGA Intel Agilex™ eSRAM di Basis Pengetahuan

 eSRAM Intel Agilex™ FPGA IP v20.1.0

Tabel 1. v20.1.0 2022.09.26

Versi Intel Quartus Prime Keterangan Dampak
22.3 Mengaktifkan dukungan koneksi komponen sistem Intel Agilex™ eSRAM IP di alat Perancang Platform. Peningkatan IP bersifat opsional dalam perangkat lunak Intel Quartus Prime Pro Edition versi 22.3.
  • Regenerasi IP hanya diperlukan jika pelanggan ingin menggunakan IP eSRAM di alat Perancang Platform.
  • Tidak ada perubahan pada fitur eSRAM yang ada.

eSRAM Intel Agilex FPGA IP v20.0.0

Tabel 2. v20.0.0 2021.10.04

Versi Intel Quartus Prime Keterangan Dampak
21.3 Memperbarui parameter ch{0-7}_ecc_dec_eccmode dan ch{0-7}_ecc_enc_eccmode ke ECC_DISABLED untuk port yang tidak digunakan. Peningkatan IP diperlukan untuk mendapatkan kompilasi desain pass dengan perangkat lunak Intel Quartus Prime Pro Edition versi 21.3.
 eSRAM Intel Agilex FPGA IP v19.2.1
Tabel 3. v19.2.1 2021.06.29
Versi Intel Quartus Prime Keterangan Dampak
21.2 Memperbaiki pelanggaran penangguhan dengan menambahkan (* altera_attribute = “-name HYPER_REGISTER_DELAY_CHAIN ​​100″*) ke IP eSRAM Intel Agilex FPGA. Perubahan itu opsional. Anda wajib melakukan upgrade IP jika IP Anda tidak dapat memenuhi spesifikasi kinerja maksimal karena pelanggaran penangguhan.

 eSRAM Intel Agilex FPGA IP v19.2.0

Tabel 4. v19.2.0 2020.12.14

Versi Intel Quartus Prime Keterangan Dampak
19.4 Menghapus fitur bypass encoder dan decoder ECC dinamis. —

eSRAM Intel Agilex FPGA IP v19.1.1

Tabel 5. v19.1.1 2019.07.01

Versi Intel Quartus Prime Keterangan Dampak
19.2 Rilis awal untuk perangkat Intel Agilex. —

Catatan Rilis eSRAM Intel FPGA IP (Perangkat Intel Stratix® 10)

Jika catatan rilis tidak tersedia untuk versi IP tertentu, IP tidak memiliki perubahan pada versi tersebut. Untuk informasi tentang rilis pembaruan IP hingga v18.1, lihat Catatan Rilis Pembaruan Intel Quartus Prime Design Suite.

Versi Intel FPGA IP cocok dengan versi perangkat lunak Intel Quartus Prime Design Suite hingga v19.1. Dimulai pada perangkat lunak Intel Quartus Prime Design Suite versi 19.2, Intel FPGA IP memiliki skema versi baru.

Nomor versi Intel FPGA IP (XYZ) dapat berubah dengan setiap versi perangkat lunak Intel Quartus Prime. Perubahan dalam:

  • X menunjukkan revisi besar dari IP. Jika Anda memperbarui perangkat lunak Intel Quartus Prime, Anda harus membuat ulang IP.
  •  Y menunjukkan IP menyertakan fitur baru. Regenerasi IP Anda untuk memasukkan fitur-fitur baru ini.
  •  Z menunjukkan IP mencakup perubahan kecil. Regenerasi IP Anda untuk menyertakan perubahan ini.

Informasi Terkait

  • Catatan Rilis Pembaruan Intel Quartus Prime Design Suite
  • Panduan Pengguna Memori Tertanam Intel Stratix® 10
  • Kesalahan untuk IP eSRAM Intel FPGA di Basis Pengetahuan

 eSRAM Intel FPGA IP v19.2.0

Tabel 6. v19.2.0 2022.09.26

Versi Intel Quartus Prime Keterangan Dampak
22.3 Mengaktifkan dukungan koneksi komponen sistem Intel Stratix® 10 eSRAM IP di alat Perancang Platform. Peningkatan IP bersifat opsional dalam perangkat lunak Intel Quartus Prime Pro Edition versi 22.3.
  • Regenerasi IP hanya diperlukan jika pelanggan ingin menggunakan IP eSRAM di alat Perancang Platform.
  • Tidak ada perubahan pada fitur eSRAM yang ada.

 eSRAM Intel FPGA IP v19.1.5

Tabel 7. v19.1.5 2020.10.12

Versi Intel Quartus Prime Keterangan Dampak
20.3 Memperbarui deskripsi untuk Aktifkan Mode Daya Rendah di editor parameter IP Intel FPGA eSRAM. —

eSRAM Intel FPGA IP v19.1.4

Tabel 8. v19.1.4 2020.08.03

Versi Intel Quartus Prime Keterangan Dampak
20.2 Berganti nama menjadi I/O PLL filenama untuk mengabaikan pesan peringatan dari IOPLL file.

Jika kedua eSRAM memiliki parameter PLL yang sama (frekuensi jam referensi PLL dan frekuensi jam PLL yang diinginkan), pesan peringatan dapat diabaikan.

Jika kedua eSRAM memiliki parameter PLL yang berbeda, setelah kompilasi keduanya akan diatur ke frekuensi PLL yang sama yang diambil dari salah satu parameter IP eSRAM Intel FPGA. Mengacu kepada Laporan Quartus Fitter ➤ Rencana Stage ➤ Ringkasan Penggunaan PLL untuk mengamati frekuensi eSRAM IOPLL yang diterapkan.

Pembaruan IP diperlukan ketika parameter PLL untuk kedua eSRAM berbeda.

 —

eSRAM Intel FPGA IP v19.1.3

Tabel 9. v19.1.3 2019.10.11

Versi Intel Quartus Prime Keterangan Dampak
19.3 Memperbarui deskripsi untuk Frekuensi Jam Referensi PLL di editor parameter IP Intel FPGA eSRAM. —

 eSRAM Intel FPGA IP v18.1

Tabel 10. v18.1 2018.10.03

Versi Intel Quartus Prime Keterangan Dampak
18.1 Menghapus register HIPI untuk iopll_lock2core_reg. Anda dapat meningkatkan inti IP Anda.

eSRAM Intel FPGA IP v18.0

Tabel 11.v18.0 Mei 2018

Keterangan Dampak
Mengganti nama inti IP eSRAM Asli menjadi IP FPGA Intel eSRAM sesuai rebranding Intel. —
Menambahkan sinyal antarmuka baru:
  • iopll_lock2core

status kunci eSRAM IOPLL.

 —

Informasi Terkait

  • Pengantar Intel FPGA IP Cores
  • Panduan Pengguna Memori Tertanam Intel Stratix 10
  • Kesalahan untuk inti IP lainnya di Basis Pengetahuan

 eSRAM IP Core v17.1 asli

Tabel 12. v17.1 November 2017

Keterangan Dampak
Peluncuran pertama. Inti IP ini hanya tersedia di perangkat Intel Stratix 10. —

Informasi Terkait

  • Pengantar Intel FPGA IP Cores
  • Panduan Pengguna Memori Tertanam Intel Stratix 10
  • Kesalahan untuk inti IP lainnya di Basis Pengetahuan

Arsip Panduan Pengguna Memori Tertanam Intel Stratix 10
Untuk versi terbaru dan sebelumnya dari panduan pengguna ini, lihat Panduan Pengguna Memori Tertanam Intel® Stratix® 10. Jika IP atau versi perangkat lunak tidak tercantum, panduan pengguna untuk IP atau versi perangkat lunak sebelumnya akan berlaku.

Catatan Rilis eSRAM Intel® FPGA IP

Dokumen / Sumber Daya

intel eSRAM Intel FPGA IP [Bahasa Indonesia:] Panduan Pengguna
eSRAM IP Intel FPGA, IP Intel FPGA, IP FPGA, IP

Referensi

Posting Terkait

Tinggalkan komentar

Alamat email Anda tidak akan dipublikasikan. Bidang yang wajib diisi ditandai *