eSRAM Intel FPGA IP
Інфармацыя аб прадукце
Прадукт уяўляе сабой Intel FPGA IP, які сумяшчальны з праграмным забеспячэннем Intel Quartus Prime Design Suite. IP мае розныя версіі, якія адпавядаюць версіям праграмнага забеспячэння да v19.1. Пачынаючы з версіі праграмнага забеспячэння 19.2, новая схема кантролю версій уводзіцца для Intel FPGA IP.
Версіі IP наступныя:
| Версія | Дата | Версія Intel Quartus Prime | Апісанне | Ўздзеянне |
|---|---|---|---|---|
| v20.1.0 | 2022.09.26 | 22.3 | Уключана злучэнне IP-кампанентаў сістэмы Intel AgilexTM eSRAM падтрымка ў інструменце Platform Designer. |
ISO 9001:2015 зарэгістраваны |
| v20.0.0 | 2021.10.04 | 21.3 | Абноўлены ch{0-7}_ecc_dec_eccmode і ch{0-7}_ecc_enc_eccmode параметры ў ECC_DISABLED для невыкарыстоўваемых партоў. |
Абнаўленне IP патрабуецца для атрымання кампіляцыі пропуску дызайну з праграмным забеспячэннем Intel Quartus Prime Pro Edition версіі 21.3. |
| v19.2.1 | 2021.06.29 | 21.2 | Выпраўлена парушэнне ўтрымання шляхам дадання (* altera_attribute = -name HYPER_REGISTER_DELAY_CHAIN 100*) да eSRAM Intel Agilex FPGA IP. |
Змена неабавязковая. Абнаўленне IP патрабуецца, калі ваш IP не можа адпавядаць спецыфікацыі максімальнай прадукцыйнасці з-за ўтрымання парушэнне. |
| v19.2.0 | 2020.12.14 | 19.4 | Выдалілі дынамічны кодэр ECC і дэкодэр — абыход асаблівасць. |
Н/Д |
| v19.1.1 | 2019.07.01 | 19.2 | Першапачатковы выпуск для прылад Intel Agilex. | Н/Д |
Калі заўвага да выпуску недаступная для пэўнай версіі IP, гэта азначае, што ў гэтай версіі няма змен.
Заўвага: Нумар версіі Intel FPGA IP (XYZ) можа змяняцца з кожнай версіяй праграмнага забеспячэння Intel Quartus Prime.
Інструкцыя па ўжыванні прадукту
Каб выкарыстоўваць Intel FPGA IP, выканайце наступныя дзеянні:
- Пераканайцеся, што ў вашай сістэме ўсталявана сумяшчальнае праграмнае забеспячэнне Intel Quartus Prime Design Suite.
- Спампуйце адпаведную версію Intel FPGA IP, якая адпавядае версіі вашага праграмнага забеспячэння.
- Выняць спампаваны IP files у падыходнае месца на вашым кампутары.
- Адкрыйце праграмнае забеспячэнне Intel Quartus Prime і стварыце новы праект або адкрыйце існуючы праект.
- У наладах праекта або каталогу IP знайдзіце і дадайце IP Intel FPGA у свой праект.
- Наладзьце параметры IP у адпаведнасці з вашымі патрабаваннямі.
- Падключыце IP да іншых кампанентаў або модуляў у вашым дызайне з дапамогай інструмента Platform Designer.
- Пераканайцеся, што ўсе неабходныя абнаўлення IP выкананы, калі гэта пазначана ў інфармацыі аб прадукце.
- Скампілюйце і праверце свой дызайн з дапамогай праграмнага забеспячэння Intel Quartus Prime.
- Працягвайце далейшыя дзеянні ў адпаведнасці з вашымі патрабаваннямі да дызайну і мэтамі праекта.
eSRAM Intel® Agilex™ FPGA IP
Заўвагі да выпуску
Калі нататка да выпуску недаступная для пэўнай версіі IP, IP не мае зменаў у гэтай версіі. Для атрымання інфармацыі аб выпусках абнаўлення IP да v18.1 звярніцеся да нататак да выпуску абнаўлення Intel® Quartus® Prime Design Suite.
IP-версіі Intel FPGA супадаюць з версіямі праграмнага забеспячэння Intel Quartus Prime Design Suite да версіі 19.1. Пачынаючы з праграмнага забеспячэння Intel Quartus Prime Design Suite версіі 19.2, Intel FPGA IP мае новую схему кіравання версіямі.
Нумар версіі Intel FPGA IP (XYZ) можа змяняцца з кожнай версіяй праграмнага забеспячэння Intel Quartus Prime.
- X азначае сур'ёзны перагляд IP. Калі вы абнаўляеце праграмнае забеспячэнне Intel Quartus Prime, вы павінны аднавіць IP.
- Y паказвае, што IP змяшчае новыя функцыі. Аднавіце свой IP, каб уключыць гэтыя новыя функцыі.
- Z паказвае, што IP змяшчае нязначныя змены. Аднавіце свой IP, каб уключыць гэтыя змены.
Звязаная інфармацыя
- Заўвагі да выпуску абнаўлення Intel Quartus Prime Design Suite
- Кіраўніцтва карыстальніка ўбудаванай памяці Intel Agilex™
- Памылкі для eSRAM Intel Agilex™ FPGA IP у базе ведаў
eSRAM Intel Agilex™ FPGA IP v20.1.0
Табліца 1. Версія 20.1.0 2022.09.26
| Версія Intel Quartus Prime | Апісанне | Ўздзеянне |
| 22.3 | У інструменце Platform Designer уключана падтрымка злучэння IP-кампанентаў сістэмы Intel Agilex™ eSRAM. | Абнаўленне IP не з'яўляецца абавязковым у праграмным забеспячэнні Intel Quartus Prime Pro Edition версіі 22.3.
|
eSRAM Intel Agilex FPGA IP v20.0.0
Табліца 2. Версія 20.0.0 2021.10.04
| Версія Intel Quartus Prime | Апісанне | Ўздзеянне |
| 21.3 | Абноўлены параметры ch{0-7}_ecc_dec_eccmode і ch{0-7}_ecc_enc_eccmode да ECC_DISABLED для партоў, якія не выкарыстоўваюцца. | Абнаўленне IP патрабуецца для атрымання кампіляцыі пропуску дызайну з праграмным забеспячэннем Intel Quartus Prime Pro Edition версіі 21.3. |
Табліца 3. Версія 19.2.1 2021.06.29
| Версія Intel Quartus Prime | Апісанне | Ўздзеянне |
| 21.2 | Выпраўлена парушэнне ўтрымання шляхам дадання (* altera_attribute = “-name HYPER_REGISTER_DELAY_CHAIN 100″*) да eSRAM Intel Agilex FPGA IP. | Змена неабавязковая. Вы павінны выканаць абнаўленне IP, калі ваш IP не можа адпавядаць спецыфікацыі максімальнай прадукцыйнасці з-за парушэння ўтрымання. |
eSRAM Intel Agilex FPGA IP v19.2.0
Табліца 4. Версія 19.2.0 2020.12.14
| Версія Intel Quartus Prime | Апісанне | Ўздзеянне |
| 19.4 | Выдалена функцыя абыходу дынамічнага кодэра ECC і дэкодэра. | — |
eSRAM Intel Agilex FPGA IP v19.1.1
Табліца 5. Версія 19.1.1 2019.07.01
| Версія Intel Quartus Prime | Апісанне | Ўздзеянне |
| 19.2 | Першапачатковы выпуск для прылад Intel Agilex. | — |
Заўвагі да выпуску eSRAM Intel FPGA IP (прылады Intel Stratix® 10)
Калі нататка да выпуску недаступная для пэўнай версіі IP, IP не мае зменаў у гэтай версіі. Для атрымання інфармацыі аб выпусках абнаўленняў IP да v18.1 звярніцеся да нататак да выпуску абнаўлення Intel Quartus Prime Design Suite.
IP-версіі Intel FPGA супадаюць з версіямі праграмнага забеспячэння Intel Quartus Prime Design Suite да версіі 19.1. Пачынаючы з праграмнага забеспячэння Intel Quartus Prime Design Suite версіі 19.2, Intel FPGA IP мае новую схему кіравання версіямі.
Нумар версіі Intel FPGA IP (XYZ) можа змяняцца з кожнай версіяй праграмнага забеспячэння Intel Quartus Prime. Змена ў:
- X азначае сур'ёзны перагляд IP. Калі вы абнаўляеце праграмнае забеспячэнне Intel Quartus Prime, вы павінны аднавіць IP.
- Y паказвае, што IP змяшчае новыя функцыі. Аднавіце свой IP, каб уключыць гэтыя новыя функцыі.
- Z паказвае, што IP змяшчае нязначныя змены. Аднавіце свой IP, каб уключыць гэтыя змены.
Звязаная інфармацыя
- Заўвагі да выпуску абнаўлення Intel Quartus Prime Design Suite
- Кіраўніцтва карыстальніка ўбудаванай памяці Intel Stratix® 10
- Памылкі для eSRAM Intel FPGA IP у базе ведаў
eSRAM Intel FPGA IP v19.2.0
Табліца 6. Версія 19.2.0 2022.09.26
| Версія Intel Quartus Prime | Апісанне | Ўздзеянне |
| 22.3 | У інструменце Platform Designer уключана падтрымка злучэння IP-кампанентаў сістэмы Intel Stratix® 10 eSRAM. | Абнаўленне IP не з'яўляецца абавязковым у праграмным забеспячэнні Intel Quartus Prime Pro Edition версіі 22.3.
|
eSRAM Intel FPGA IP v19.1.5
Табліца 7. Версія 19.1.5 2020.10.12
| Версія Intel Quartus Prime | Апісанне | Ўздзеянне |
| 20.3 | Абноўлена апісанне для Уключыць рэжым нізкага энергаспажывання у рэдактары IP-параметраў FPGA Intel eSRAM. | — |
eSRAM Intel FPGA IP v19.1.4
Табліца 8. Версія 19.1.4 2020.08.03
| Версія Intel Quartus Prime | Апісанне | Ўздзеянне |
| 20.2 | Перайменаваны ў I/O PLL fileімя, каб адмовіцца ад папярэджання ад IOPLL file.
Калі два eSRAM маюць аднолькавыя параметры PLL (апорная тактавая частата PLL і патрэбная тактавая частата PLL), папярэджанне можна праігнараваць. Калі два eSRAM маюць розныя параметры PLL, пасля кампіляцыі для іх будуць устаноўлены аднолькавыя частоты PLL, узятыя з аднаго з параметраў IP eSRAM Intel FPGA. Звярніцеся да Справаздача Quartus Fitter ➤ План Сtage ➤ Зводка выкарыстання PLL назіраць за рэалізаванымі частотамі eSRAM IOPLL. Абнаўленне IP патрабуецца, калі параметр PLL для абодвух eSRAM адрозніваецца. |
— |
eSRAM Intel FPGA IP v19.1.3
Табліца 9. Версія 19.1.3 2019.10.11
| Версія Intel Quartus Prime | Апісанне | Ўздзеянне |
| 19.3 | Абноўлена апісанне для Апорная тактавая частата PLL у рэдактары IP-параметраў FPGA Intel eSRAM. | — |
eSRAM Intel FPGA IP v18.1
Табліца 10. Версія 18.1 2018.10.03
| Версія Intel Quartus Prime | Апісанне | Ўздзеянне |
| 18.1 | Выдалены рэгістр HIPI для iopll_lock2core_reg. | Вы можаце абнавіць ядро IP. |
eSRAM Intel FPGA IP v18.0
Табліца 11. Версія 18.0, травень 2018 г
| Апісанне | Ўздзеянне |
| Ядро Native eSRAM IP перайменавана ў eSRAM Intel FPGA IP у адпаведнасці з рэбрэндынгам Intel. | — |
Дададзены новы сігнал інтэрфейсу:
Статус блакіроўкі eSRAM IOPLL. |
— |
Звязаная інфармацыя
- Уводзіны ў Intel FPGA IP Cores
- Кіраўніцтва карыстальніка ўбудаванай памяці Intel Stratix 10
- Памылкі для іншых ядраў IP у базе ведаў
Родны eSRAM IP Core v17.1
Табліца 12. Версія 17.1 Лістапад 2017 г
| Апісанне | Ўздзеянне |
| Першапачатковы выпуск. Гэта IP-ядро даступна толькі ў прыладах Intel Stratix 10. | — |
Звязаная інфармацыя
- Уводзіны ў Intel FPGA IP Cores
- Кіраўніцтва карыстальніка ўбудаванай памяці Intel Stratix 10
- Памылкі для іншых ядраў IP у базе ведаў
Архіў кіраўніцтва карыстальніка ўбудаванай памяці Intel Stratix 10
Для атрымання апошняй і папярэдняй версій гэтага кіраўніцтва карыстальніка звярніцеся да Кіраўніцтва карыстальніка ўбудаванай памяці Intel® Stratix® 10. Калі IP або версія праграмнага забеспячэння адсутнічаюць у спісе, прымяняецца кіраўніцтва карыстальніка для папярэдняй версіі IP або праграмнага забеспячэння.
Заўвагі да выпуску eSRAM Intel® FPGA IP
Дакументы / Рэсурсы
 |
intel eSRAM Intel FPGA IP [pdfКіраўніцтва карыстальніка eSRAM Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
