دليل مستخدم eSRAM Intel FPGA IP

محتويات يخفي

1 eSRAM إنتل FPGA IP

2 معلومات المنتج

3 تعليمات استخدام المنتج

4 eSRAM Intel® Agilex™ FPGA IP

5 ملاحظات إصدار eSRAM Intel FPGA IP (أجهزة Intel Stratix® 10)

6 المستندات / الموارد

6.1 مراجع

7 منشورات ذات صلة

eSRAM إنتل FPGA IP

دليل مستخدم eSRAM Intel FPGA IP صورة مميزة: رقم file تم اختيار تحديث المنشور إضافة عنوان MediaVisualText 4 DIV » H4 إغلاق مربع الحوار إضافة وسائط الإجراءات تحميل fileمكتبة sMedia تصفية mediaFilter حسب النوع كل عناصر الوسائط تصفية حسب التاريخ كل التواريخ بحث قائمة الوسائط عرض 82 من 5375077 عنصر وسائط تحميل المزيد تفاصيل المرفق eSRAM-Intel-FPGA-IP-produt-image.jpg 22 يوليو 2023 35 كيلوبايت 442 × 328 بكسل تحرير الصورة، حذف النص البديل نهائيًا، تعرف على كيفية وصف الغرض من الصورة (يفتح في علامة تبويب جديدة). اتركه فارغًا إذا كانت الصورة تزيينية بحتة.العنوان eSRAM-Intel-FPGA-IP-produt-image Caption الوصف File URL: https://manuals.plus/wp-content/uploads/2023/07/eSRAM-Intel-FPGA-IP-produt-image.jpg نسخة URL إلى الحافظة إعدادات عرض المرفقات مركز المحاذاة رابط إلى لا شيء الحجم الحجم الكامل - 442 × 328 إجراءات الوسائط المحددة 1 عنصر محدد مسح إدراج في المنشور لا file اختيار

معلومات المنتج

المنتج هو Intel FPGA IP، وهو متوافق مع برنامج Intel Quartus Prime Design Suite. يحتوي عنوان IP على إصدارات مختلفة تتوافق مع إصدارات البرنامج حتى الإصدار 19.1. بدءًا من إصدار البرنامج 19.2، تم تقديم نظام إصدار جديد لـ Intel FPGA IP.

إصدارات IP هي كما يلي:

إصدار	تاريخ	إصدار Intel Quartus Prime	وصف	تأثير
الإصدار 20.1.0	2022.09.26	22.3	تمكين اتصال مكون نظام Intel AgilexTM eSRAM IP الدعم في أداة مصمم النظام الأساسي.	تم تسجيل ISO 9001: 2015
الإصدار 20.0.0	2021.10.04	21.3	تم تحديث ch{0-7}_ecc_dec_eccmode وch{0-7}_ecc_enc_eccmode المعلمات إلى ECC_DISABLED للمنافذ غير المستخدمة.	مطلوب ترقية IP للحصول على تجميع تمرير التصميم مع إصدار برنامج Intel Quartus Prime Pro الإصدار 21.3.
الإصدار 19.2.1	2021.06.29	21.2	تم إصلاح انتهاك التعليق بإضافة (Altera_attribute = -name HYPER_REGISTER_DELAY_CHAIN 100) إلى eSRAM Intel Agilex FPGA الملكية الفكرية.	التغيير اختياري. مطلوب ترقية IP إذا كان IP الخاص بك لا يمكن تلبية الحد الأقصى لمواصفات الأداء بسبب التعليق انتهاك.
الإصدار 19.2.0	2020.12.14	19.4	تمت إزالة جهاز التشفير ووحدة فك التشفير الديناميكي ECC - التجاوز ميزة.	غير متاح
الإصدار 19.1.1	2019.07.01	19.2	الإصدار الأولي لأجهزة Intel Agilex.	غير متاح

إذا لم تكن مذكرة الإصدار متاحة لإصدار IP محدد، فهذا يعني أنه لا توجد تغييرات في هذا الإصدار.

ملحوظة: يمكن أن يتغير رقم إصدار Intel FPGA IP (XYZ) مع كل إصدار لبرنامج Intel Quartus Prime.

تعليمات استخدام المنتج

لاستخدام Intel FPGA IP، اتبع الخطوات التالية:

تأكد من تثبيت برنامج Intel Quartus Prime Design Suite المتوافق على نظامك.
قم بتنزيل إصدار Intel FPGA IP المطابق الذي يتوافق مع إصدار البرنامج الخاص بك.

قم باستخراج IP الذي تم تنزيله fileإلى المكان المناسب على جهاز الكمبيوتر الخاص بك.
افتح برنامج Intel Quartus Prime وقم بإنشاء مشروع جديد أو افتح مشروعًا موجودًا.

في إعدادات المشروع أو كتالوج IP، حدد موقع Intel FPGA IP وأضفه إلى مشروعك.
قم بتكوين معلمات IP وفقًا لمتطلباتك.

قم بتوصيل IP بمكونات أو وحدات أخرى في التصميم الخاص بك باستخدام أداة مصمم النظام الأساسي.
تأكد من إجراء أي ترقيات IP ضرورية إذا تم تحديدها في معلومات المنتج.

قم بتجميع التصميم الخاص بك والتحقق منه باستخدام برنامج Intel Quartus Prime.
تابع المزيد من الخطوات وفقًا لمتطلبات التصميم وأهداف المشروع.

eSRAM Intel® Agilex™ FPGA IP

ملاحظات الإصدار
إذا لم تكن مذكرة الإصدار متاحة لإصدار IP محدد، فلن يكون لعنوان IP أي تغييرات في هذا الإصدار. للحصول على معلومات حول إصدارات تحديث IP حتى الإصدار 18.1، راجع ملاحظات إصدار تحديث Intel® Quartus® Prime Design Suite.
تتوافق إصدارات Intel FPGA IP مع إصدارات برنامج Intel Quartus Prime Design Suite حتى الإصدار 19.1. بدءًا من الإصدار 19.2 من برنامج Intel Quartus Prime Design Suite ، يحتوي Intel FPGA IP على نظام إصدار جديد.
يمكن أن يتغير رقم إصدار Intel FPGA IP (XYZ) مع كل إصدار لبرنامج Intel Quartus Prime.

تغيير في:

يشير X إلى مراجعة رئيسية لعنوان IP. إذا قمت بتحديث برنامج Intel Quartus Prime ، فيجب عليك إعادة إنشاء عنوان IP.

يشير Y إلى أن IP يتضمن ميزات جديدة. قم بإعادة إنشاء عنوان IP الخاص بك لتضمين هذه الميزات الجديدة.
يشير Z إلى أن IP يتضمن تغييرات طفيفة. قم بإعادة إنشاء عنوان IP الخاص بك لتضمين هذه التغييرات.

معلومات ذات صلة

ملاحظات إصدار تحديث Intel Quartus Prime Design Suite

دليل مستخدم الذاكرة المدمجة Intel Agilex™
أخطاء في eSRAM Intel Agilex™ FPGA IP في قاعدة المعرفة

eSRAM Intel Agilex™ FPGA IP v20.1.0

الجدول 1. v20.1.0 2022.09.26

إصدار Intel Quartus Prime	وصف	تأثير
22.3	تم تمكين دعم اتصال مكون نظام Intel Agilex™ eSRAM IP في أداة مصمم النظام الأساسي.	تعد ترقية IP اختيارية في إصدار برنامج Intel Quartus Prime Pro Edition 22.3. يكون تجديد IP مطلوبًا فقط إذا أراد العملاء استخدام eSRAM IP في أداة مصمم النظام الأساسي. لا توجد تغييرات على ميزات eSRAM الحالية.

eSRAM إنتل Agilex FPGA IP v20.0.0

الجدول 2. v20.0.0 2021.10.04

إصدار Intel Quartus Prime	وصف	تأثير
21.3	تم تحديث معلمات ch{0-7}_ecc_dec_eccmode وch{0-7}_ecc_enc_eccmode إلى ECC_DISABLED للمنافذ غير المستخدمة.	يلزم ترقية IP للحصول على تجميع تصريح التصميم باستخدام الإصدار 21.3 من برنامج Intel Quartus Prime Pro Edition.

eSRAM إنتل Agilex FPGA IP v19.2.1
الجدول 3. v19.2.1 2021.06.29

إصدار Intel Quartus Prime	وصف	تأثير
21.2	تم إصلاح انتهاك التعليق عن طريق إضافة (Altera_attribute = "-name HYPER_REGISTER_DELAY_CHAIN 100″) إلى eSRAM Intel Agilex FPGA IP.	التغيير اختياري. أنت مطالب بإجراء ترقية IP إذا كان IP الخاص بك لا يمكنه تلبية الحد الأقصى لمواصفات الأداء بسبب انتهاك التعليق.

eSRAM إنتل Agilex FPGA IP v19.2.0

الجدول 4. v19.2.0 2020.12.14

إصدار Intel Quartus Prime	وصف	تأثير
19.4	تمت إزالة ميزة تجاوز التشفير ووحدة فك التشفير الديناميكية ECC.	—

eSRAM إنتل Agilex FPGA IP v19.1.1

الجدول 5. v19.1.1 2019.07.01

إصدار Intel Quartus Prime	وصف	تأثير
19.2	الإصدار الأولي لأجهزة Intel Agilex.	—

ملاحظات إصدار eSRAM Intel FPGA IP (أجهزة Intel Stratix® 10)

إذا لم تكن مذكرة الإصدار متاحة لإصدار IP معين ، فلن يكون لعنوان IP أي تغييرات في هذا الإصدار. للحصول على معلومات حول إصدارات تحديث IP حتى الإصدار 18.1 ، راجع ملاحظات إصدار تحديث Intel Quartus Prime Design Suite.

تتوافق إصدارات Intel FPGA IP مع إصدارات برنامج Intel Quartus Prime Design Suite حتى الإصدار 19.1. بدءًا من الإصدار 19.2 من برنامج Intel Quartus Prime Design Suite ، يحتوي Intel FPGA IP على نظام إصدار جديد.

يمكن أن يتغير رقم إصدار Intel FPGA IP (XYZ) مع كل إصدار لبرنامج Intel Quartus Prime. تغيير في:

يشير X إلى مراجعة رئيسية لعنوان IP. إذا قمت بتحديث برنامج Intel Quartus Prime ، فيجب عليك إعادة إنشاء عنوان IP.
يشير Y إلى أن IP يتضمن ميزات جديدة. قم بإعادة إنشاء عنوان IP الخاص بك لتضمين هذه الميزات الجديدة.
يشير Z إلى أن IP يتضمن تغييرات طفيفة. قم بإعادة إنشاء عنوان IP الخاص بك لتضمين هذه التغييرات.

معلومات ذات صلة

ملاحظات إصدار تحديث Intel Quartus Prime Design Suite
دليل مستخدم الذاكرة المدمجة Intel Stratix® 10
أخطاء في eSRAM Intel FPGA IP في قاعدة المعرفة

eSRAM إنتل FPGA IP v19.2.0

الجدول 6. v19.2.0 2022.09.26

إصدار Intel Quartus Prime	وصف	تأثير
22.3	تم تمكين دعم اتصال مكون نظام Intel Stratix® 10 eSRAM IP في أداة مصمم النظام الأساسي.	تعد ترقية IP اختيارية في إصدار برنامج Intel Quartus Prime Pro Edition 22.3. يكون تجديد IP مطلوبًا فقط إذا أراد العملاء استخدام eSRAM IP في أداة مصمم النظام الأساسي. لا توجد تغييرات على ميزات eSRAM الحالية.

eSRAM إنتل FPGA IP v19.1.5

الجدول 7. v19.1.5 2020.10.12

إصدار Intel Quartus Prime	وصف	تأثير
20.3	تم تحديث الوصف ل تمكين وضع الطاقة المنخفضة في محرر معلمات eSRAM Intel FPGA IP.	—

eSRAM إنتل FPGA IP v19.1.4

الجدول 8. v19.1.4 2020.08.03

إصدار Intel Quartus Prime

وصف

تأثير

20.2

تمت إعادة تسمية I/O PLL fileالاسم للتنازل عن رسالة التحذير من IOPLL file.

إذا كان لذاكرتي eSRAM نفس معلمات PLL (تردد الساعة المرجعي PLL وتردد الساعة المطلوب PLL)، فيمكن تجاهل رسالة التحذير.

إذا كان لدى جهازي eSRAM معلمات PLL مختلفة، فسيتم تعيينهما بعد التجميع على نفس ترددات PLL المأخوذة من إحدى معلمات eSRAM Intel FPGA IP. الرجوع إلى تقرير كوارتوس فيتر ➤ الخطة سtage ➤ ملخص استخدام PLL لمراقبة ترددات eSRAM IOPLL المنفذة.

يلزم تحديث IP عندما تكون معلمة PLL لكلا eSRAM مختلفة.

—

eSRAM إنتل FPGA IP v19.1.3

الجدول 9. v19.1.3 2019.10.11

إصدار Intel Quartus Prime	وصف	تأثير
19.3	تم تحديث الوصف ل PLL تردد الساعة المرجعية في محرر معلمات eSRAM Intel FPGA IP.	—

eSRAM إنتل FPGA IP v18.1

الجدول 10. v18.1 2018.10.03

إصدار Intel Quartus Prime	وصف	تأثير
18.1	تمت إزالة تسجيل HIPI لـ iopll_lock2core_reg.	يمكنك ترقية IP الأساسية الخاصة بك.

eSRAM إنتل FPGA IP v18.0

الجدول 11. الإصدار 18.0 مايو 2018

وصف

تأثير

تمت إعادة تسمية نواة eSRAM IP الأصلية إلى eSRAM Intel FPGA IP وفقًا لإعادة تسمية العلامة التجارية Intel.

—

تمت إضافة إشارة واجهة جديدة:

iopll_lock2core

حالة قفل eSRAM IOPLL.

—

معلومات ذات صلة

مقدمة إلى Intel FPGA IP Cores
دليل مستخدم الذاكرة المدمجة Intel Stratix 10
أخطاء في مراكز IP الأخرى في قاعدة المعرفة

الإصدار 17.1 الأصلي من eSRAM IP Core

الجدول 12. الإصدار 17.1 نوفمبر 2017

وصف	تأثير
الإصدار الأولي. يتوفر نواة IP هذه فقط في أجهزة Intel Stratix 10.	—

معلومات ذات صلة

مقدمة إلى Intel FPGA IP Cores
دليل مستخدم الذاكرة المدمجة Intel Stratix 10
أخطاء في مراكز IP الأخرى في قاعدة المعرفة

أرشيفات دليل مستخدم الذاكرة المدمجة Intel Stratix 10
للحصول على أحدث الإصدارات والإصدارات السابقة من دليل المستخدم هذا، راجع دليل مستخدم الذاكرة المدمجة Intel® Stratix® 10. إذا لم يكن عنوان IP أو إصدار البرنامج مدرجًا، فسيتم تطبيق دليل المستخدم الخاص بعنوان IP أو إصدار البرنامج السابق.

ملاحظات إصدار eSRAM Intel® FPGA IP

المستندات / الموارد

إنتل eSRAM إنتل FPGA IP [بي دي اف] دليل المستخدم
eSRAM إنتل FPGA IP، إنتل FPGA IP، FPGA IP، IP

مراجع

دليل المستخدم

eSRAM إنتل FPGA IP

معلومات المنتج

تعليمات استخدام المنتج

eSRAM Intel® Agilex™ FPGA IP

ملاحظات إصدار eSRAM Intel FPGA IP (أجهزة Intel Stratix® 10)

المستندات / الموارد

مراجع

اترك تعليقا

إلغاء الرد