Vsebina skriti
1 eSRAM Intel FPGA IP
2 Informacije o izdelku
3 Navodila za uporabo izdelka
4 eSRAM Intel® Agilex™ FPGA IP
5 Opombe ob izdaji eSRAM Intel FPGA IP (naprave Intel Stratix® 10)
6 Dokumenti / Viri
6.1 Reference
7 Sorodne objave

eSRAM Intel FPGA IP Uporabniški priročnik Prikazana slika: št file izbran Posodobi Objavi Dodaj MediaVisualText Naslov 3 H3 Zapri pogovorno okno Dodaj predstavnost Dejanja Naloži filesMedia Library Filter mediaFilter by type Vsi medijski elementi Filtriraj po datumu Vsi datumi Iskanje Media list Prikazujem 81 od 5375076 medijskih elementov Naloži več PODROBNOSTI O PRILOGI eSRAM-logo-image-1.jpg 22. julij 2023 13 KB 357 x 74 slikovnih pik Uredi sliko Trajno izbriši Nadomestno besedilo Naučite se opisati namen slike (odpre se v novem zavihku). Pustite prazno, če je slika izključno dekorativna. Naslov eSRAM-logo-image Napis Opis File URL: https://manuals.plus/wp-content/uploads/2023/07/eSRAM-logo-image-1.jpg Kopiraj URL v odložišče PRILOGA NASTAVITVE PRIKAZA Poravnava Središče Povezava na nič Velikost Polna velikost – 357 × 74 Izbrana medijska dejanja Izbran je 1 element Počisti Vstavi v objavo Št file izbrani

eSRAM Intel FPGA IP

eSRAM Intel FPGA IP Uporabniški priročnik Prikazana slika: št file izbrano Posodobitev Objava Dodaj MediaVisualText Naslov 4 DIV » H4 Zapri pogovorno okno Dodaj predstavnost Dejanja Naloži filesMedia Library Filter mediaFilter by type Vsi predstavnostni elementi Filtriraj po datumu Vsi datumi Iskanje Media list Prikazujem 82 od 5375077 predstavnostnih elementov Naloži več PODROBNOSTI O PRILOGI eSRAM-Intel-FPGA-IP-produt-image.jpg 22. julij 2023 35 KB 442 x 328 slikovnih pik Uredi sliko. Trajno izbriši nadomestno besedilo Naučite se opisati namen slike (odpre se v novem zavihku). Pustite prazno, če je slika zgolj okrasna. Naslov eSRAM-Intel-FPGA-IP-produt-image Napis Opis File URL: https://manuals.plus/wp-content/uploads/2023/07/eSRAM-Intel-FPGA-IP-produt-image.jpg Kopiraj URL v odložišče PRILOGA NASTAVITVE PRIKAZA Poravnava Središče Povezava na nič Velikost Polna velikost – 442 × 328 Izbrana medijska dejanja Izbran je 1 element Počisti Vstavi v objavo Št file izbrani

Informacije o izdelku

Izdelek je Intel FPGA IP, ki je združljiv s programsko opremo Intel Quartus Prime Design Suite. IP ima različne različice, ki se ujemajo z različicami programske opreme do v19.1. Od različice programske opreme 19.2 naprej je uvedena nova shema različic za Intel FPGA IP.

Različice IP so naslednje:

Različica Datum Različica Intel Quartus Prime Opis Vpliv
v20.1.0 2022.09.26 22.3 Omogočena povezava sistemske komponente Intel AgilexTM eSRAM IP
podpora v orodju Platform Designer.		 ISO 9001:2015 Registriran
v20.0.0 2021.10.04 21.3 Posodobljena ch{0-7}_ecc_dec_eccmode in ch{0-7}_ecc_enc_eccmode
parametrov na ECC_DISABLED za neuporabljena vrata.		 Za pridobitev kompilacije design pass je potrebna nadgradnja IP
s programsko opremo Intel Quartus Prime Pro Edition različice 21.3.
v19.2.1 2021.06.29 21.2 Popravili kršitev zadrževanja z dodajanjem (* altera_attribute = -name
HYPER_REGISTER_DELAY_CHAIN ​​100*) v eSRAM Intel Agilex FPGA
IP.		 Sprememba ni obvezna. Če je vaš IP, je potrebna nadgradnja IP-ja
ne more izpolniti specifikacije največje zmogljivosti zaradi zadrževanja
kršitev.
v19.2.0 2020.12.14 19.4 Odstranjen dinamični ECC kodirnik in dekoder — bypass
funkcija.		 N/A
v19.1.1 2019.07.01 19.2 Začetna izdaja za naprave Intel Agilex. N/A

Če opomba ob izdaji ni na voljo za določeno različico IP, to pomeni, da v tej različici ni sprememb.

Opomba: Številka različice Intel FPGA IP (XYZ) se lahko spremeni z vsako različico programske opreme Intel Quartus Prime.

Navodila za uporabo izdelka

Če želite uporabiti Intel FPGA IP, sledite tem korakom:

  1. Prepričajte se, da imate v sistemu nameščeno združljivo programsko opremo Intel Quartus Prime Design Suite.
  2. Prenesite ustrezno različico Intel FPGA IP, ki se ujema z vašo različico programske opreme.
  3. Ekstrahirajte preneseni IP files na primerno mesto v vašem računalniku.
  4. Odprite programsko opremo Intel Quartus Prime in ustvarite nov projekt ali odprite obstoječi projekt.
  5. V nastavitvah projekta ali katalogu IP poiščite in dodajte Intel FPGA IP svojemu projektu.
  6. Konfigurirajte parametre IP glede na vaše zahteve.
  7. Povežite IP z drugimi komponentami ali moduli v vašem dizajnu z orodjem Platform Designer.
  8. Zagotovite, da so izvedene vse potrebne nadgradnje IP, če je navedeno v informacijah o izdelku.
  9. Sestavite in preverite svojo zasnovo s programsko opremo Intel Quartus Prime.
  10. Nadaljujte z nadaljnjimi koraki glede na vaše zahteve glede načrtovanja in cilje projekta.

eSRAM Intel® Agilex™ FPGA IP

Opombe ob izdaji
Če opomba ob izdaji ni na voljo za določeno različico IP, IP v tej različici nima sprememb. Za informacije o izdajah posodobitve IP do v18.1 glejte Opombe ob izdaji posodobitve Intel® Quartus® Prime Design Suite.
Različice Intel FPGA IP se ujemajo z različicami programske opreme Intel Quartus Prime Design Suite do v19.1. Od programske opreme Intel Quartus Prime Design Suite različice 19.2 ima Intel FPGA IP novo shemo za urejanje različic.
Številka različice Intel FPGA IP (XYZ) se lahko spremeni z vsako različico programske opreme Intel Quartus Prime.

Sprememba v:
  • X označuje večjo revizijo IP-ja. Če posodobite programsko opremo Intel Quartus Prime, morate ponovno ustvariti IP.
  • Y označuje, da IP vključuje nove funkcije. Znova ustvarite svoj IP, da vključite te nove funkcije.
  • Z označuje, da IP vključuje manjše spremembe. Ponovno ustvarite svoj IP, da vključite te spremembe.

Povezane informacije

  • Opombe ob izdaji posodobitve Intel Quartus Prime Design Suite
  • Uporabniški priročnik za vgrajeni pomnilnik Intel Agilex™
  • Napake za eSRAM Intel Agilex™ FPGA IP v zbirki znanja

 eSRAM Intel Agilex™ FPGA IP v20.1.0

Tabela 1. v20.1.0 2022.09.26

Različica Intel Quartus Prime Opis Vpliv
22.3 Omogočena podpora za povezavo sistemske komponente Intel Agilex™ eSRAM IP v orodju Platform Designer. Nadgradnja IP je neobvezna v različici programske opreme Intel Quartus Prime Pro Edition 22.3.
  • Regeneracija IP-ja je potrebna le, če stranke želijo uporabiti eSRAM IP v orodju Platform Designer.
  • Obstoječe funkcije eSRAM niso spremenjene.

eSRAM Intel Agilex FPGA IP v20.0.0

Tabela 2. v20.0.0 2021.10.04

Različica Intel Quartus Prime Opis Vpliv
21.3 Parametra ch{0-7}_ecc_dec_eccmode in ch{0-7}_ecc_enc_eccmode posodobljena na ECC_DISABLED za neuporabljena vrata. Za pridobitev kompilacije design pass s programsko opremo Intel Quartus Prime Pro Edition različice 21.3 je potrebna nadgradnja IP.
 eSRAM Intel Agilex FPGA IP v19.2.1
Tabela 3. v19.2.1 2021.06.29
Različica Intel Quartus Prime Opis Vpliv
21.2 Odpravili smo kršitev zadrževanja z dodajanjem (* altera_attribute = “-name HYPER_REGISTER_DELAY_CHAIN ​​100″*) IP-ju eSRAM Intel Agilex FPGA. Sprememba ni obvezna. Izvesti morate nadgradnjo IP-ja, če vaš IP ne more izpolniti specifikacije največje zmogljivosti zaradi kršitve zadrževanja.

 eSRAM Intel Agilex FPGA IP v19.2.0

Tabela 4. v19.2.0 2020.12.14

Različica Intel Quartus Prime Opis Vpliv
19.4 Odstranjena funkcija dinamičnega kodirnika ECC in obvoda dekoderja. —

eSRAM Intel Agilex FPGA IP v19.1.1

Tabela 5. v19.1.1 2019.07.01

Različica Intel Quartus Prime Opis Vpliv
19.2 Začetna izdaja za naprave Intel Agilex. —

Opombe ob izdaji eSRAM Intel FPGA IP (naprave Intel Stratix® 10)

Če opomba ob izdaji ni na voljo za določeno različico IP, IP v tej različici nima sprememb. Za informacije o izdajah posodobitve IP do v18.1 glejte Opombe ob izdaji posodobitve Intel Quartus Prime Design Suite.

Različice Intel FPGA IP se ujemajo z različicami programske opreme Intel Quartus Prime Design Suite do v19.1. Od programske opreme Intel Quartus Prime Design Suite različice 19.2 ima Intel FPGA IP novo shemo za urejanje različic.

Številka različice Intel FPGA IP (XYZ) se lahko spremeni z vsako različico programske opreme Intel Quartus Prime. Sprememba v:

  • X označuje večjo revizijo IP-ja. Če posodobite programsko opremo Intel Quartus Prime, morate ponovno ustvariti IP.
  •  Y označuje, da IP vključuje nove funkcije. Znova ustvarite svoj IP, da vključite te nove funkcije.
  •  Z označuje, da IP vključuje manjše spremembe. Ponovno ustvarite svoj IP, da vključite te spremembe.

Povezane informacije

  • Opombe ob izdaji posodobitve Intel Quartus Prime Design Suite
  • Uporabniški priročnik za vgrajeni pomnilnik Intel Stratix® 10
  • Napake za eSRAM Intel FPGA IP v zbirki znanja

 eSRAM Intel FPGA IP v19.2.0

Tabela 6. v19.2.0 2022.09.26

Različica Intel Quartus Prime Opis Vpliv
22.3 Omogočena podpora za povezavo sistemske komponente Intel Stratix® 10 eSRAM IP v orodju Platform Designer. Nadgradnja IP je neobvezna v različici programske opreme Intel Quartus Prime Pro Edition 22.3.
  • Regeneracija IP-ja je potrebna le, če stranke želijo uporabiti eSRAM IP v orodju Platform Designer.
  • Obstoječe funkcije eSRAM niso spremenjene.

 eSRAM Intel FPGA IP v19.1.5

Tabela 7. v19.1.5 2020.10.12

Različica Intel Quartus Prime Opis Vpliv
20.3 Posodobljen opis za Omogoči način nizke porabe v urejevalniku IP parametrov eSRAM Intel FPGA. —

eSRAM Intel FPGA IP v19.1.4

Tabela 8. v19.1.4 2020.08.03

Različica Intel Quartus Prime Opis Vpliv
20.2 Preimenovan V/I PLL filename, da opustite opozorilno sporočilo IOPLL file.

Če imata dva eSRAM-a enake parametre PLL (referenčno urno frekvenco PLL in želeno urno frekvenco PLL), lahko opozorilno sporočilo prezrete.

Če imata dva eSRAM-a različne parametre PLL, bosta po prevajanju nastavljena na iste frekvence PLL, vzete iz enega od parametrov IP eSRAM Intel FPGA. Glejte na Poročilo Quartus Monterja ➤ Načrt Stage ➤ Povzetek uporabe PLL za opazovanje implementiranih frekvenc eSRAM IOPLL.

Posodobitev IP je potrebna, ko je parameter PLL za oba eSRAM drugačen.

 —

eSRAM Intel FPGA IP v19.1.3

Tabela 9. v19.1.3 2019.10.11

Različica Intel Quartus Prime Opis Vpliv
19.3 Posodobljen opis za Referenčna urna frekvenca PLL v urejevalniku IP parametrov eSRAM Intel FPGA. —

 eSRAM Intel FPGA IP v18.1

Tabela 10. v18.1 2018.10.03

Različica Intel Quartus Prime Opis Vpliv
18.1 Odstranjen register HIPI za iopll_lock2core_reg. Lahko nadgradite svoje jedro IP.

eSRAM Intel FPGA IP v18.0

Tabela 11. v18.0 maj 2018

Opis Vpliv
Preimenovano jedro Native eSRAM IP v eSRAM Intel FPGA IP v skladu z Intelovo prenovo blagovne znamke. —
Dodan nov signal vmesnika:
  • iopll_lock2core

Stanje zaklepanja eSRAM IOPLL.

 —

Povezane informacije

  • Uvod v jedra IP Intel FPGA
  • Uporabniški priročnik za vgrajeni pomnilnik Intel Stratix 10
  • Napake za druga jedra IP v zbirki znanja

 Izvorni eSRAM IP Core v17.1

Tabela 12. v17.1 november 2017

Opis Vpliv
Začetna izdaja. To jedro IP je na voljo samo v napravah Intel Stratix 10. —

Povezane informacije

  • Uvod v jedra IP Intel FPGA
  • Uporabniški priročnik za vgrajeni pomnilnik Intel Stratix 10
  • Napake za druga jedra IP v zbirki znanja

Arhiv uporabniškega priročnika za vgrajeni pomnilnik Intel Stratix 10
Za najnovejšo in prejšnjo različico tega uporabniškega priročnika glejte uporabniški priročnik za vgrajeni pomnilnik Intel® Stratix® 10. Če IP ali različica programske opreme ni navedena, velja uporabniški priročnik za prejšnji IP ali različico programske opreme.

Opombe ob izdaji eSRAM Intel® FPGA IP

Dokumenti / Viri

intel eSRAM Intel FPGA IP [pdf] Uporabniški priročnik
eSRAM Intel FPGA IP, Intel FPGA IP, FPGA IP, IP

Reference

Sorodne objave

Pustite komentar

Vaš elektronski naslov ne bo objavljen. Obvezna polja so označena *