Microsemi DG0669 SmartFusion2 sjenčanje koda od SPI Flash do LPDDR memorije

Informacije o proizvodu

SmartFusion2 SoC FPGA je FPGA rješenje visokih performansi i male energije koje integriše ARM Cortex-M3 procesor, programabilne analogne i digitalne resurse i brze komunikacione interfejse na jednom čipu. Libero SoC v11.7 softver je kompletan dizajn paket za projektovanje sa Microsemi FPGA.

Upotreba proizvoda

Da biste koristili SmartFusion2 SoC FPGA sa sjenčanjem koda od SPI Flash do LPDDR memorije, slijedite dolje navedene korake:

Predgovor

Svrha
Ova demonstracija je za SmartFusion®2 sistem-na-čipu (SoC) polje programabilne gate array (FPGA) uređaje. Daje uputstva o tome kako koristiti odgovarajući referentni dizajn.

Predviđena publika

Ovaj demo vodič je namijenjen za:

• FPGA dizajneri
• Ugrađeni dizajneri
• Dizajneri na nivou sistema

Reference
Vidite sljedeće web stranica za kompletan i ažuran popis dokumentacije SmartFusion2 uređaja: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
Sljedeći dokumenti su navedeni u ovom demo vodiču.

• UG0331: Korisnički vodič za podsistem SmartFusion2 mikrokontrolera
• Korisnički vodič za SmartFusion2 System Builder

SmartFusion2 SoC FPGA – Sjenčanje koda od SPI Flash do LPDDR memorije

Uvod
Ovaj demo dizajn pokazuje mogućnosti SmartFusion2 SoC FPGA uređaja za sjenčanje koda od fleš memorijskog uređaja sa serijskim perifernim interfejsom (SPI) do sinhrone dinamičke memorije sa slučajnim pristupom (SDRAM) male snage sa dvostrukom brzinom podataka (LPDDR) i izvršavanje koda iz LPDDR SDRAM. Slika 1 prikazuje blok dijagram najviše razine za sjenčanje koda od SPI flash uređaja do LPDDR memorije.

Slika 1 Blok dijagram najvišeg nivoa Demo

Sjenčanje koda je metoda pokretanja koja se koristi za pokretanje slike iz vanjskih, bržih i nestabilnih memorija (DRAM). To je proces kopiranja koda iz nepromjenjive memorije u nestabilnu memoriju radi izvršavanja. Sjenčanje koda je potrebno kada nepromjenjiva memorija povezana s procesorom ne podržava nasumični pristup kodu za izvršenje na mjestu ili nema dovoljno nepromjenjive memorije sa slučajnim pristupom. U aplikacijama koje su kritične za performanse, brzina izvršavanja se može poboljšati sjenčanjem koda, gdje se kod kopira u RAM veće propusnosti radi bržeg izvršavanja. Single data rate (SDR)/DDR SDRAM memorije se koriste u aplikacijama koje imaju veliku izvršnu sliku aplikacije i zahtijevaju veće performanse. Obično se velike izvršne slike pohranjuju u nepromjenjivu memoriju, kao što je NAND flash ili SPI flash, i kopiraju u nestabilnu memoriju, kao što je SDR/DDR SDRAM memorija, pri uključivanju radi izvršavanja. SmartFusion2 uređaji integrišu četvrtu generaciju fleš baziranu FPGA tkaninu, ARM® Cortex®-M3 procesor i komunikacione interfejse visokih performansi na jednom čipu. Memorijski kontroleri velike brzine u SmartFusion2 uređajima se koriste za povezivanje sa eksternim DDR2/DDR3/LPDDR memorijama. LPDDR memorija može raditi na maksimalnoj brzini od 166 MHz. Cortex-M3 procesor može direktno pokrenuti instrukcije iz eksterne DDR memorije preko podsistema mikrokontrolera (MSS) DDR (MDDR). FPGA keš kontroler i MSS DDR most upravljaju protokom podataka za bolje performanse.

Zahtjevi za dizajn
Uvjerite se da imate sljedeće hardverske i softverske zahtjeve:

Hardverski i softverski zahtjevi

Tabela 1 Zahtjevi za dizajn

Zahtjevi za dizajn	Opis
Hardverski zahtjevi
SmartFusion2 komplet za procjenu sigurnosti: • 12 V adapter • FlashPro4 • USB A na Mini – B USB kabl	Rev D ili noviji
Host PC ili laptop	Windows XP SP2 operativni sistem – 32-/64-bitni Windows 7 operativni sistem – 32-/64-bitni
Softverski zahtjevi
Libero® sistem-na-čipu (SoC)	v11.7
FlashPro softver za programiranje	v11.7
SoftConsole	v3.4 SP1*
Host PC Drivers	USB na UART drajveri
Okvir za pokretanje demo GUI	Microsoft .NET Framework 4 klijent za pokretanje demo GUI
Napomena: *Za ovaj demo vodič se koristi SoftConsole v3.4 SP1. Za korištenje SoftConsole v4.0 pogledajte TU0546: Vodič za SoftConsole v4.0 i Libero SoC v11.7.

• SmartFusion2 razvojni komplet
• Libero SoC v11.7 softver
• USB Blaster ili USB Blaster II kabel

Demo dizajn
Demo dizajn koristi multi-stagMetoda procesa pokretanja ili metoda hardverskog pokretanja za učitavanje slike aplikacije sa SPI flash memorije u LPDDR memoriju. Slijedite dolje navedene korake: Dizajn files su dostupni za preuzimanje sa sljedeće staze u Microsemi webstranica: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

Dizajn files uključuju:
Demo dizajn files uključuju:

• Sample slike aplikacija
• Programiranje files
• Libero
• GUI izvršni
• Linker skripte
• DDR konfiguracija files
• Readme.txt file

SmartFusion2 SoC FPGA – Sjenčanje koda od SPI Flash do LPDDR memorije Slika 2 prikazuje strukturu najvišeg nivoa dizajna files. Za više detalja, pogledajte Readme.txt file.

Slika 2 Dizajn Files Struktura najvišeg nivoa

Opis demo dizajna

Ovaj demo dizajn implementira tehniku ​​sjenčanja koda za pokretanje slike aplikacije iz DDR memorije. Ovaj dizajn takođe pruža host interfejs preko SmartFusion2 SoC FPGA multimodnog univerzalnog asinhronog/sinhronog prijemnika/predajnika (MMUART) za učitavanje izvršne slike ciljne aplikacije u SPI fleš povezan na MSS SPI0 interfejs.
Sjenčanje koda se implementira na sljedeće dvije metode:

• Multi-stagMetoda procesa pokretanja pomoću Cortex-M3 procesora
• Metoda hardverskog pokretanja pomoću FPGA tkanine.

Multi-Stage Metoda procesa pokretanja

1. Kreirajte sliku aplikacije za DDR memoriju koristeći Libero SoC softver.
2. Učitajte SPI Flash loader u SPI flash koristeći Libero SoC softver.
3. Pokrenite Code Shadowing Demo GUI da programirate FPGA i učitate sliku aplikacije sa SPI flash memorije u LPDDR memoriju.

Slika aplikacije se pokreće iz vanjskih DDR memorija u sljedeća dva pokretanjatages:

• Cortex-M3 procesor pokreće soft boot loader iz ugrađene nepromjenjive memorije (eNVM), koja vrši prijenos slike koda sa SPI flash uređaja u DDR memoriju.
• Cortex-M3 procesor pokreće sliku aplikacije iz DDR memorije.

Ovaj dizajn implementira program za pokretanje za učitavanje izvršne slike ciljne aplikacije sa SPI flash uređaja u DDR memoriju radi izvršavanja. Program pokretača koji se pokreće iz eNVM-a skače na ciljnu aplikaciju pohranjenu u DDR memoriji nakon što se slika ciljne aplikacije kopira u DDR memoriju.

Slika 3 Sjenčanje koda Multi-Stage Blok dijagram demo procesa pokretanja

MDDR je konfigurisan za LPDDR da radi na 166 MHz. “Dodatak: LPDDR konfiguracije” na stranici 22 prikazuju postavke LPDDR konfiguracije. DDR se konfiguriše prije izvršavanja glavnog koda aplikacije.

Bootloader

Bootloader izvodi sljedeće operacije:

1. Kopiranje slike ciljne aplikacije iz SPI fleš memorije u DDR memoriju.
2. Ponovno mapiranje početne adrese DDR memorije sa 0xA0000000 na 0x00000000 konfiguracijom DDR_CR sistemskog registra.
3. Inicijalizacija pokazivača steka Cortex-M3 procesora prema ciljnoj aplikaciji. Prva lokacija tabele vektora ciljne aplikacije sadrži vrijednost pokazivača steka. Vektorska tabela ciljne aplikacije dostupna je počevši od adrese 0x00000000.
4. Učitavanje programskog brojača (PC) za resetiranje obrađivača ciljne aplikacije za pokretanje slike ciljne aplikacije iz DDR memorije. Rukovalac resetovanja ciljne aplikacije dostupan je u vektorskoj tabeli na adresi 0x00000004.

Slika 4 Tok dizajna za Multi-Stage Metoda procesa pokretanja

Hardware Boot Engine Metoda

1. Generirajte izvršnu binarnu datoteku file koristeći Libero SoC softver.
2. Učitajte binarni fajl file u SPI flash koristeći Libero SoC softver.
3. Pokrenite Hardware Boot Engine Design da programirate FPGA i učitate sliku aplikacije sa SPI flash u LPDDR memoriju.

U ovoj metodi, Cortex-M3 direktno diže sliku ciljne aplikacije iz eksternih DDR memorija. Hardverski mehanizam za pokretanje kopira sliku aplikacije sa SPI fleš uređaja u DDR memoriju, pre nego što pusti resetovanje Cortex-M3 procesora. Nakon otpuštanja resetovanja, Cortex-M3 procesor se pokreće direktno iz DDR memorije. Ova metoda zahtijeva manje vremena pokretanja od višestrukihtage proces pokretanja jer izbjegava više pokretanjatages i kopira sliku aplikacije u DDR memoriju za manje vremena. Ovaj demo dizajn implementira logiku pokretanja u FPGA tkaninu za kopiranje izvršne slike ciljne aplikacije sa SPI flash memorije u DDR memoriju za izvršenje. Ovaj dizajn takođe implementira SPI flash loader, koji se može izvršiti od strane Cortex-M3 procesora kako bi učitao izvršnu sliku ciljne aplikacije u SPI flash uređaj koristeći priloženi host interfejs preko SmartFusion2 SoC FPGA MMUART_1. DIP prekidač1 na SmartFusion2 kompletu za procjenu sigurnosti može se koristiti za odabir da li će se programirati SPI fleš uređaj ili izvršiti kod iz DDR memorije. Ako je izvršna ciljna aplikacija dostupna u SPI flash uređaju, sjenčanje koda od SPI flash uređaja do DDR memorije se pokreće pri uključivanju uređaja. Mašina za pokretanje inicijalizuje MDDR, kopira sliku sa SPI fleš uređaja u DDR memoriju i remapira prostor DDR memorije na 0x00000000 zadržavajući Cortex-M3 procesor u resetovanju. Nakon što motor za pokretanje otpusti resetovanje Cortex-M3, Cortex-M3 izvršava ciljnu aplikaciju iz DDR memorije. Slika 5 prikazuje detaljan blok dijagram demo dizajna. FIC_0 je konfigurisan u Slave modu da pristupi MSS SPI_0 iz FPGA tkanine AHB master. MDDR AXI interfejs (DDR_FIC) je omogućen za pristup DDR memoriji sa FPGA fabric AXI master.

Slika 5 Demo blok dijagram hardverskog pokretanja hardvera za sjenčanje koda

Boot Engine
Ovo je glavni dio demo sjenčanja koda koji kopira sliku aplikacije sa SPI flash uređaja u DDR memoriju. Motor pokretanja obavlja sljedeće operacije:

1. Inicijalizacija MDDR-a za pristup LPDDR-u na 166 MHz zadržavanjem Cortex-M3 procesora u resetovanju.
2. Kopiranje slike ciljne aplikacije sa SPI fleš memorijskog uređaja u DDR memoriju koristeći AXI master u FPGA tkanini preko MDDR AXI interfejsa.
3. Ponovno mapiranje početne adrese DDR memorije sa 0xA0000000 na 0x00000000 upisivanjem u sistemski registar DDR_CR.
4. Otpuštanje resetovanja na Cortex-M3 procesor za pokretanje iz DDR memorije.

Slika 6 Tok dizajna za metodu pokretanja hardvera

Kreiranje slike ciljne aplikacije za DDR memoriju

Za pokretanje demonstracije potrebna je slika koja se može izvršiti iz DDR memorije. Upotrijebite opis linkera production-execute-in-place-externalDDR.ld file koji je uključen u dizajn files za izgradnju slike aplikacije. Ovaj opis linkera file definira početnu adresu DDR memorije kao 0x00000000 budući da pokretač ili pokretačka mašina vrši ponovno mapiranje DDR memorije sa 0xA0000000 na 0x00000000. Ova skripta povezivača kreira sliku aplikacije sa uputstvima, podacima i BSS sekcijama u memoriji čija je početna adresa 0x00000000. Jednostavna dioda koja emituje svjetlost (LED) trepćuća, slika aplikacije za generiranje prekida zasnovana na tajmeru i prekidaču file je predviđeno za ovaj demo.

SPI Flash Loader

SPI flash loader je implementiran da učita ugrađenu SPI fleš memoriju sa izvršnom slikom ciljne aplikacije sa glavnog računara preko MMUART_1 interfejsa. Cortex-M3 procesor pravi bafer za podatke koji dolaze preko MMUART_1 interfejsa i pokreće periferni DMA (PDMA) da upiše baferovane podatke u SPI fleš preko MSS_SPI0.

Pokretanje demo verzije
Da biste pokrenuli demo dizajn, slijedite dolje navedene korake: Demo pokazuje kako učitati sliku aplikacije u SPI flash i izvršiti tu sliku aplikacije iz vanjskih DDR memorija. Ovaj demo nudi example aplikacija slika sample_image_LPDDR.bin. Ova slika prikazuje poruke dobrodošlice i poruku o prekidu tajmera na serijskoj konzoli i treperi LED1 do LED8 na SmartFusion2 kompletu za procjenu sigurnosti. Da vidite GPIO prekidne poruke na serijskoj konzoli, pritisnite prekidač SW2 ili SW3.

Postavljanje demo dizajna

Sljedeći koraci opisuju kako postaviti demo za SmartFusion2 Security Evaluation Kit ploču: Povežite glavni računar sa J18 konektorom pomoću USB A do mini-B kabla. Upravljački programi za most USB na UART se automatski otkrivaju. Provjerite je li detekcija napravljena u upravitelju uređaja kao što je prikazano na slici 7.

1. Ako se USB drajveri ne otkriju automatski, instalirajte USB drajver.
2. Za komunikaciju na serijskom terminalu preko FTDI mini USB kabla, instalirajte drajver FTDI D2XX. Preuzmite upravljačke programe i vodič za instalaciju sa:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

Slika 7 Tok dizajna za metodu pokretanja hardvera

Povežite kratkospojnike na SmartFusion2 Security Evaluation Kit ploči, kao što je prikazano u tabeli 2.

Oprez: Prije spajanja kratkospojnika, isključite prekidač napajanja, SW7.

Tabela 2. Postavke kratkospojnika kompleta za procjenu sigurnosti SmartFusion2

Jumper	Pin (od)	Pin (Za)	Komentari
J22	1	2	Default
J23	1	2	Default
J24	1	2	Default
J8	1	2	Default
J3	1	2	Default

U kompletu za procjenu sigurnosti SmartFusion2, spojite napajanje na J6 konektor. Slika 8 prikazuje podešavanje ploče za pokretanje sjenčanja koda od SPI flash do LPDDR demo na SmartFusion2 kompletu za procjenu sigurnosti.

Slika 8 Postavljanje kompleta za procjenu sigurnosti SmartFusion2

SPI Flash Loader i Code Shadowing Demo GUI
Ovo je potrebno za pokretanje demonstracije sjenčanja koda. SPI Flash Loader i Code Shadowing Demo GUI je jednostavan grafički korisnički interfejs koji radi na glavnom računaru da programira SPI flash i pokreće demo sjenčanja koda na SmartFusion2 kompletu za procjenu sigurnosti. UART se koristi kao komunikacijski protokol između glavnog računara i SmartFusion2 kompleta za procjenu sigurnosti. Takođe obezbeđuje sekciju serijske konzole za štampanje poruka za otklanjanje grešaka primljenih od aplikacije preko UART interfejsa.

Slika 9 SPI Flash Loader i Code Shadowing Demo GUI

GUI podržava sljedeće karakteristike:

• Program SPI Flash: Programira sliku file u SPI blic.
• Programiranje i sjenčanje koda od SPI Flash do DDR: Programira sliku file u SPI flash, kopira ga u DDR memoriju i pokreće sliku iz DDR memorije.
• Programiranje i sjenčanje koda od SPI Flash do SDR: Programira sliku file u SPI flash, kopira ga u SDR memoriju i pokreće sliku iz SDR memorije.
• Sjenčanje koda u DDR: Kopira postojeću sliku file sa SPI flash memorije na DDR memoriju i pokreće sliku iz DDR memorije.
• Sjenčanje koda u SDR: Kopira postojeću sliku file sa SPI flash memorije na SDR memoriju i pokreće sliku iz SDR memorije.

Kliknite Help za više informacija o GUI.

Povežite SmartFusion2 Development Kit sa svojim računarom koristeći USB Blaster ili USB Blaster II kabl. Zatim slijedite dolje navedene korake:

1. Uključite SmartFusion2 Development Kit.
2. Otvorite Code Shadowing Demo GUI u Libero SoC softveru.
3. Odaberite odgovarajuće postavke za svoj dizajn i kliknite na “Generiraj” da biste generirali programiranje file.
4. Povežite se na SmartFusion2 Development Kit koristeći USB Blaster ili USB Blaster II kabl.
5. Programirajte FPGA i učitajte sliku aplikacije sa SPI flash memorije u LPDDR memoriju klikom na “Program” u Code Shadowing Demo GUI.

Pokretanje demo dizajna za Multi-Stage Metoda procesa pokretanja
Za pokretanje demo dizajna za multi-stage metodu procesa pokretanja, slijedite dolje navedene korake:

1. Uključite SmartFusion2 Development Kit.
2. Povežite se na SmartFusion2 Development Kit koristeći USB Blaster ili USB Blaster II kabl.
3. Resetujte ploču i sačekajte da završi proces pokretanja.
4. Aplikacija će se pokrenuti automatski iz LPDDR memorije.

Sljedeći koraci opisuju kako pokrenuti demo dizajn za multi-stage metoda procesa pokretanja:

1. Promijenite prekidač napajanja SW7 na ON.
2. Programirajte SmartFusion2 SoC FPGA uređaj sa programiranjem file predviđeno u dizajnu files (SF2_CodeShadowing_LPDDR_DF\Programiranje
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp pomoću softvera za dizajn FlashPro.
3. Pokrenite izvršnu datoteku SPI Flash Loader i Code Shadowing Demo GUI file dostupno u dizajnu files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
4. Izaberite odgovarajući COM port (na koji su usmereni USB serijski drajveri) sa padajuće liste COM Port.
5. Kliknite na Connect. Nakon uspostavljanja veze, Connect se mijenja u Disconnect.
6. Kliknite na Browse da odaberete example ciljna izvršna slika file obezbeđeno sa dizajnom files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/MultiStageBoot_method/sample_image_LPDDR.bin).
   Napomena: Za generiranje kante za sliku aplikacije file, pogledajte “Dodatak: Generiranje izvršne korpe File” na strani 24.
7. Zadržite početnu adresu SPI fleš memorije kao podrazumevanu na 0x00000000.
8. Odaberite opciju Program and Code Shadowing from SPI Flash to DDR.
9. Kliknite na Start kao što je prikazano na slici 10 da učitate izvršnu sliku u SPI flash i kod sjenčanje iz DDR memorije.

Slika 10 Pokretanje demonstracije 

Ako je SmartFusion2 uređaj programiran sa STAPL-om file u kojoj MDDR nije konfigurisan za DDR memoriju, tada se prikazuje poruka o grešci, kao što je prikazano na slici 11.

Slika 11 Poruka o pogrešnom uređaju ili opciji

Odjeljak serijske konzole na GUI-u prikazuje poruke za otklanjanje grešaka i započinje programiranje SPI flash-a nakon uspješnog brisanja SPI flash-a. Slika 12 prikazuje status SPI flash pisanja.

Slika 12 Učitavanje blica

1. Nakon uspješnog programiranja SPI flash-a, pokretač koji radi na SmartFusion2 SoC FPGA kopira sliku aplikacije sa SPI flash memorije u DDR memoriju i pokreće sliku aplikacije. Ako dostavljena slika sample_image_LPDDR.bin je odabran, serijska konzola prikazuje poruke dobrodošlice, poruke prekida prekidača i tajmera kao što je prikazano na slici 13 i slici
2. Radni LED uzorak je prikazan na LED1 do LED8 na SmartFusion2 kompletu za procjenu sigurnosti.
3. Pritisnite prekidače SW2 i SW3 da vidite poruke prekida na serijskoj konzoli.

Slika 13 Pokretanje slike ciljne aplikacije iz DDR3 memorije

Slika 14 Poruke tajmera i prekida u serijskoj konzoli

Pokretanje dizajna metode hardverskog pokretanja motora
Da biste pokrenuli demo dizajn za metodu hardverskog pokretanja, slijedite dolje navedene korake:

1. Uključite SmartFusion2 Development Kit.
2. Povežite se na SmartFusion2 Development Kit koristeći USB Blaster ili USB Blaster II kabl.
3. Resetujte ploču i sačekajte da završi proces pokretanja.
4. Aplikacija će se pokrenuti automatski iz LPDDR memorije.

Sljedeći koraci opisuju kako pokrenuti dizajn metode hardverskog pokretača:

1. Promijenite prekidač napajanja SW7 na ON.
2. Programirajte SmarFusion2 SoC FPGA uređaj sa programiranjem file predviđeno u dizajnu files (SF2_CodeShadowing_LPDDR_DF\Programiranje Files\HWBootEngine_method\CodeShadowing_Fabric.stp pomoću softvera za dizajn FlashPro.
3. Da biste programirali SPI Flash, postavite DIP prekidač SW5-1 u položaj ON. Ovaj izbor omogućava pokretanje Cortex-M3 iz eNVM-a. Pritisnite SW6 da resetujete SmartFusion2 uređaj.
4. Pokrenite izvršnu datoteku SPI Flash Loader i Code Shadowing Demo GUI file dostupno u dizajnu files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
5. Izaberite odgovarajući COM port (na koji su usmereni USB serijski drajveri) sa padajuće liste COM Port.
6. Kliknite na Connect. Nakon uspostavljanja veze, Connect se mijenja u Disconnect.
7. Kliknite na Browse da odaberete example ciljna izvršna slika file obezbeđeno sa dizajnom files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/HWBootEngine_method/sample_image_LPDDR.bin).
   Napomena: Za generiranje kante za sliku aplikacije file, pogledajte “Dodatak: Generiranje izvršne korpe File” na strani 24.
8. Odaberite opciju Hardware Boot Engine u Code Shadowing Method.
9. Izaberite opciju Program SPI Flash iz menija Opcije.
10. Kliknite na Start, kao što je prikazano na slici 15 da učitate izvršnu sliku u SPI flash.

Slika 15 Pokretanje demonstracije

Odjeljak serijske konzole na GUI-u prikazuje poruke za otklanjanje grešaka i status SPI flash pisanja, kao što je prikazano na slici 16.
Slika 16 Učitavanje blica

1. Nakon uspješnog programiranja SPI blica, promijenite DIP prekidač SW5-1 u položaj OFF. Ovaj izbor omogućava pokretanje Cortex-M3 procesora iz DDR memorije.
2. Pritisnite SW6 da resetujete SmartFusion2 uređaj. Motor za pokretanje kopira sliku aplikacije sa SPI flash memorije u DDR memoriju i pušta reset na Cortex-M3, koji pokreće sliku aplikacije iz DDR memorije. Ako dostavljena slika “sample_image_LPDDR.bin” se učitava u SPI flash, serijska konzola prikazuje poruke dobrodošlice, prekidanje prekidača (pritisnite SW2 ili SW3) i poruke o prekidu tajmera, kao što je prikazano na slici 17, a aktivni LED uzorak je prikazan na LED1 do LED8 na SmartFusion2 Komplet za procjenu sigurnosti.

Slika 17 Pokretanje slike ciljne aplikacije iz DDR3 memorije

Zaključak
Uspješno ste koristili SmartFusion2 SoC FPGA sa sjenčanjem koda od SPI Flash do LPDDR memorije. Ovaj demo pokazuje sposobnost SmartFusion2 uređaja da se poveže s DDR memorijom i da pokrene izvršnu sliku iz DDR memorije sjenčanjem koda sa SPI flash memorijskog uređaja . Također prikazuje dvije metode implementacije sjenčanja koda na SmartFusion2 uređaju.

Dodatak: LPDDR konfiguracije

Slika 18 Opće postavke DDR konfiguracije

Slika 19 Postavke inicijalizacije DDR memorije

Slika 20 Postavke vremena DDR memorije

Dodatak: Generiranje izvršne korpe File

Izvršna korpa file je potrebno za programiranje SPI flash-a za pokretanje demo sjenčanja koda. Za generiranje izvršne korpe file iz “sample_image_LPDDR” SoftConsole, izvršite sljedeće korake:

1. Izgradite projekat SoftConsole sa skriptom povezivača production-execute-in-place-externalDDR.
2. Dodajte instalacijsku stazu SoftConsole, nprample,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, na 'Varijable okruženja', kao što je prikazano na slici 21.

Slika 21 Dodavanje staze za instalaciju SoftConsole

1. Dvaput kliknite na skup file kanta-File-Generator.bat koji se nalazi na: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sampfolder le_image_LPDDR, kao što je prikazano na slici 22.

Slika 22 Dodavanje staze za instalaciju SoftConsole

• kanta-File-Generator stvara sample_image_LPDDR.bin file

Istorija revizija

Sljedeća tabela prikazuje važne promjene napravljene u ovom dokumentu za svaku reviziju.

Revizija	Promjene
Revizija 2 (april 2016.)	Ažuriran dokument za Libero SoC v11.7 izdanje softvera (SAR 78258).
Revizija 1 (Decembar 2015.)	Prvo izdanje.

Podrška za proizvode

Microsemi SoC Products Group podržava svoje proizvode različitim uslugama podrške, uključujući korisničku podršku, centar za tehničku podršku korisnicima, websajt, elektronska pošta i prodajne kancelarije širom sveta. Ovaj dodatak sadrži informacije o kontaktiranju Microsemi SoC Products Group i korištenju ovih usluga podrške.

Služba za korisnike
Obratite se korisničkoj službi za netehničku podršku za proizvode, kao što su cijene proizvoda, nadogradnje proizvoda, ažurirane informacije, status narudžbe i autorizacija. Iz Sjeverne Amerike zovite 800.262.1060 Iz ostatka svijeta pozovite 650.318.4460 Fax, s bilo kojeg mjesta u svijetu, 408.643.6913

Centar za tehničku podršku korisnicima
Microsemi SoC Products Group upošljava svoj Centar za tehničku podršku za korisnike sa visoko obučenim inženjerima koji mogu pomoći da odgovore na vaša pitanja o hardveru, softveru i dizajnu o Microsemi SoC proizvodima. Centar za tehničku podršku za korisnike troši mnogo vremena na kreiranje bilješki o aplikaciji, odgovora na uobičajena pitanja ciklusa dizajna, dokumentacije o poznatim problemima i raznih često postavljanih pitanja. Stoga, prije nego što nas kontaktirate, posjetite naše online resurse. Vrlo je vjerovatno da smo već odgovorili na vaša pitanja.

Tehnička podrška
Za podršku za Microsemi SoC proizvode, posjetite
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Website
Možete pregledati razne tehničke i netehničke informacije na početnoj stranici Microsemi SoC Products Group, na http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Kontaktiranje korisničke tehničke podrške Centar
U Centru za tehničku podršku rade visokokvalifikovani inženjeri. Centar za tehničku podršku se može kontaktirati putem e-pošte ili preko Microsemi SoC Products Group website.

Email
Svoja tehnička pitanja možete poslati na našu adresu e-pošte i dobiti odgovore putem e-pošte, faksa ili telefona. Također, ako imate problema s dizajnom, možete poslati svoj dizajn e-poštom files da dobije pomoć. Konstantno pratimo email nalog tokom dana. Kada nam šaljete svoj zahtjev, obavezno navedite svoje puno ime, naziv kompanije i svoje kontakt podatke za efikasnu obradu vašeg zahtjeva. Adresa elektronske pošte tehničke podrške je soc_tech@microsemi.com.

Moji slučajevi
Klijenti Microsemi SoC Products Group mogu slati i pratiti tehničke slučajeve na mreži tako što će otići na Moji slučajevi.

Izvan SAD-a
Korisnici kojima je potrebna pomoć izvan američkih vremenskih zona mogu kontaktirati tehničku podršku putem e-pošte (soc_tech@microsemi.com) ili kontaktirajte lokalni prodajni ured. Posjetite O nama za liste prodajnih ureda i korporativne kontakte.

ITAR tehnička podrška
Za tehničku podršku za RH i RT FPGA koji su regulisani propisima o međunarodnom prometu oružja (ITAR), kontaktirajte nas putem soc_tech@microsemi.com. Alternativno, u okviru Moji predmeti, izaberite Da na padajućoj listi ITAR. Za kompletnu listu mikrosemi FPGA koje regulira ITAR, posjetite ITAR web str.Microsemi Corporation (Nasdaq: MSCC) nudi sveobuhvatan portfolio poluprovodničkih i sistemskih rješenja za komunikacije, odbranu i sigurnost, avio i industrijska tržišta. Proizvodi uključuju visoke performanse i radijacijom ojačana analogna integrirana kola mješovitog signala, FPGA, SoC i ASIC; proizvodi za upravljanje napajanjem; uređaji za merenje vremena i sinhronizacije i precizna vremenska rešenja, postavljajući svetske standarde za vreme; Uređaji za obradu glasa; RF rješenja; diskretne komponente; korporativna rješenja za pohranu i komunikaciju, sigurnosne tehnologije i skalabilni anti-tamper products; Ethernet rješenja; Powerover-Eternet IC-ovi i srednji rasponi; kao i mogućnosti i usluge prilagođenog dizajna. Microsemi ima sjedište u Aliso Viejou, Kalifornija, i ima oko 4,800 zaposlenih širom svijeta. Saznajte više na www.microsemi.com.

Microsemi ne daje nikakvu garanciju, zastupanje ili garanciju u vezi sa informacijama sadržanim u ovom dokumentu ili prikladnosti svojih proizvoda i usluga za bilo koju određenu svrhu, niti Microsemi preuzima bilo kakvu odgovornost koja proizilazi iz primene ili upotrebe bilo kog proizvoda ili kola. Proizvodi koji se ovdje prodaju i svi drugi proizvodi koje prodaje Microsemi bili su podvrgnuti ograničenom testiranju i ne bi se trebali koristiti zajedno sa opremom ili aplikacijama kritičnim za misiju. Vjeruje se da su sve specifikacije performansi pouzdane, ali nisu provjerene, a Kupac mora provesti i završiti sva ispitivanja performansi i druga testiranja proizvoda, sami i zajedno sa, ili ugrađeni u bilo koji krajnji proizvod. Kupac se neće oslanjati ni na kakve podatke i specifikacije performansi ili parametre koje pruža Microsemi. Odgovornost Kupca je da samostalno utvrdi prikladnost bilo kojeg proizvoda te da istu testira i provjeri. Informacije koje Microsemi pruža u nastavku su date „kao što jesu, gdje je“ i sa svim greškama, a cijeli rizik povezan s takvim informacijama je u potpunosti na Kupcu. Microsemi ne dodeljuje, eksplicitno ili implicitno, nijednoj strani nikakva patentna prava, licence ili bilo koja druga prava intelektualne svojine, bilo u pogledu samih takvih informacija ili bilo čega što je opisano u takvim informacijama. Informacije navedene u ovom dokumentu su vlasništvo Microsemi-ja, a Microsemi zadržava pravo da izvrši bilo kakve izmjene informacija u ovom dokumentu ili bilo kojeg proizvoda i usluga u bilo koje vrijeme bez prethodne najave.

Microsemi korporativno sjedište
One Enterprise, Aliso Viejo, CA 92656 SAD

• Unutar SAD: +1 800-713-4113
• Napolju SAD: +1 949-380-6100
• prodaja: +1 949-380-6136
• faks: +1 949-215-4996
• E-mail: sales.support@microsemi.com

2016 Microsemi Corporation. Sva prava pridržana. Microsemi i Microsemi logo su zaštitni znakovi Microsemi Corporation. Svi ostali zaštitni znakovi i uslužni znaci vlasništvo su njihovih vlasnika.

Dokumenti / Resursi

Microsemi DG0669 SmartFusion2 sjenčanje koda od SPI Flash do LPDDR memorije [pdf] Korisnički priručnik DG0669 SmartFusion2 sjenčanje koda od SPI Flash do LPDDR memorije, DG0669, SmartFusion2 sjenčanje koda od SPI Flash do LPDDR memorije, SPI Flash do LPDDR memorije

Reference

• Uputstvo za upotrebu