Microsemi DG0669 SmartFusion2 Senčenje kode iz SPI Flash v LPDDR pomnilnik

Informacije o izdelku

SmartFusion2 SoC FPGA je visoko zmogljiva rešitev FPGA z nizko porabo energije, ki združuje procesor ARM Cortex-M3, programabilne analogne in digitalne vire ter hitre komunikacijske vmesnike na enem samem čipu. Programska oprema Libero SoC v11.7 je popolna zbirka za načrtovanje z Microsemi FPGA.

Uporaba izdelka

Če želite uporabiti SmartFusion2 SoC FPGA s senčenjem kode iz SPI Flash v pomnilnik LPDDR, sledite spodnjim korakom:

Predgovor

Namen
Ta predstavitev je za naprave SmartFusion®2 sistema na čipu (SoC), ki jih je mogoče programirati z vrati (FPGA). Vsebuje navodila za uporabo ustreznega referenčnega načrta.

Predvideno občinstvo

Ta predstavitveni vodnik je namenjen:

• Oblikovalci FPGA
• Vgrajeni oblikovalci
• Oblikovalci sistemske ravni

Reference
Glej naslednje web stran za popoln in posodobljen seznam dokumentacije za napravo SmartFusion2: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
V tem predstavitvenem priročniku se sklicujete na naslednje dokumente.

• UG0331: Uporabniški priročnik za podsistem mikrokrmilnika SmartFusion2
• Uporabniški priročnik za SmartFusion2 System Builder

SmartFusion2 SoC FPGA – senčenje kode iz SPI Flash v pomnilnik LPDDR

Uvod
Ta predstavitvena zasnova prikazuje zmožnosti naprave SmartFusion2 SoC FPGA za senčenje kode iz bliskovne pomnilniške naprave serijskega perifernega vmesnika (SPI) v sinhroni dinamični pomnilnik z naključnim dostopom (SDRAM) z nizko porabo energije z dvojno podatkovno hitrostjo (LPDDR) in izvajanje kode iz LPDDR SDRAM. Slika 1 prikazuje blokovni diagram najvišje ravni za senčenje kode iz bliskovne naprave SPI v pomnilnik LPDDR.

Slika 1 Blokovni diagram najvišje ravni predstavitve

Senčenje kode je metoda zagona, ki se uporablja za zagon slike iz zunanjih, hitrejših in nestanovitnih pomnilnikov (DRAM). Je postopek kopiranja kode iz obstojnega pomnilnika v obstojni pomnilnik za izvedbo. Senčenje kode je potrebno, kadar obstojni pomnilnik, povezan s procesorjem, ne podpira naključnega dostopa do kode za izvajanje na mestu ali če ni dovolj obstojnega pomnilnika z naključnim dostopom. V aplikacijah, ki so kritične za zmogljivost, je mogoče hitrost izvajanja izboljšati s senčenjem kode, kjer se koda kopira v RAM z večjo prepustnostjo za hitrejše izvajanje. Pomnilnik z enojno hitrostjo prenosa podatkov (SDR)/DDR SDRAM se uporablja v aplikacijah, ki imajo veliko izvršljivo sliko aplikacije in zahtevajo večjo zmogljivost. Običajno so velike izvršljive slike shranjene v obstojnem pomnilniku, kot je NAND flash ali SPI flash, in kopirane v obstojni pomnilnik, kot je pomnilnik SDR/DDR SDRAM, ob vklopu za izvajanje. Naprave SmartFusion2 integrirajo četrto generacijo FPGA tkanine na osnovi flasha, procesor ARM® Cortex®-M3 in visoko zmogljive komunikacijske vmesnike na enem samem čipu. Visokohitrostni pomnilniški krmilniki v napravah SmartFusion2 se uporabljajo za povezovanje z zunanjimi pomnilniki DDR2/DDR3/LPDDR. Pomnilnik LPDDR lahko deluje pri največji hitrosti 166 MHz. Procesor Cortex-M3 lahko neposredno izvaja navodila iz zunanjega pomnilnika DDR prek podsistema mikrokrmilnika (MSS) DDR (MDDR). Krmilnik predpomnilnika FPGA in most MSS DDR upravljata pretok podatkov za boljšo zmogljivost.

Zahteve za oblikovanje
Zagotovite, da imate naslednje zahteve glede strojne in programske opreme:

Zahteve glede strojne in programske opreme

Tabela 1 Zahteve za načrtovanje

Zahteve za oblikovanje	Opis
Zahteve glede strojne opreme
Komplet za oceno varnosti SmartFusion2: • 12 V adapter • FlashPro4 • Kabel USB A do Mini – B USB	Rev D ali novejši
Gostiteljski ali prenosni računalnik	Operacijski sistem Windows XP SP2 – 32-/64-bitni Operacijski sistem Windows 7 – 32-/64-bitni
Zahteve za programsko opremo
Libero® sistem na čipu (SoC)	v11.7
Programska oprema FlashPro	v11.7
SoftConsole	v3.4 SP1*
Gonilniki za gostiteljski računalnik	Gonilniki USB v UART
Ogrodje za zagon demo GUI	Odjemalec Microsoft .NET Framework 4 za zagon demo GUI
Opomba: *Za ta predstavitveni vodnik se uporablja SoftConsole v3.4 SP1. Za uporabo SoftConsole v4.0 glejte TU0546: Vadnica za SoftConsole v4.0 in Libero SoC v11.7.

• Razvojni komplet SmartFusion2
• Programska oprema Libero SoC v11.7
• Kabel USB Blaster ali USB Blaster II

Demo Design
Demo zasnova uporablja multi-stage metoda zagonskega postopka ali metoda zagonskega mehanizma strojne opreme za nalaganje slike aplikacije iz bliskavice SPI v pomnilnik LPDDR. Sledite spodnjim korakom: Oblikovanje fileso na voljo za prenos z naslednje poti v Microsemi webspletno mesto: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

Oblikovanje files vključujejo:
Demo dizajn files vključujejo:

• Sample slike aplikacij
• Programiranje files
• Libero
• GUI izvedljiv
• Skripte za povezovanje
• DDR konfiguracija files
• Readme.txt file

SmartFusion2 SoC FPGA – senčenje kode iz SPI Flash v pomnilnik LPDDR Slika 2 prikazuje strukturo zasnove na najvišji ravni files. Za nadaljnje podrobnosti glejte Readme.txt file.

Slika 2 Oblikovanje Files Struktura najvišje ravni

Opis demo zasnove

Ta demo zasnova izvaja tehniko senčenja kode za zagon slike aplikacije iz pomnilnika DDR. Ta zasnova zagotavlja tudi gostiteljski vmesnik prek večnačinovnega univerzalnega asinhronega/sinhronega sprejemnika/oddajnika SmartFusion2 SoC FPGA (MMUART) za nalaganje izvršljive slike ciljne aplikacije v SPI flash, povezan z vmesnikom MSS SPI0.
Senčenje kode je izvedeno na dva načina:

• Multi-stagmetoda e-zagona s procesorjem Cortex-M3
• Metoda zagona strojne opreme z uporabo tkanine FPGA.

Multi-Stage Metoda zagonskega postopka

1. Ustvarite sliko aplikacije za pomnilnik DDR z uporabo programske opreme Libero SoC.
2. S programsko opremo Libero SoC naložite nalagalnik SPI Flash v SPI flash.
3. Zaženite predstavitveni GUI za senčenje kode, da programirate FPGA in naložite sliko aplikacije iz bliskavice SPI v pomnilnik LPDDR.

Slika aplikacije se zažene iz zunanjih pomnilnikov DDR v naslednjih dveh zagonskih stages:

• Procesor Cortex-M3 zažene mehki zagonski nalagalnik iz vgrajenega obstojnega pomnilnika (eNVM), ki izvede prenos slike kode iz bliskovne naprave SPI v pomnilnik DDR.
• Procesor Cortex-M3 zažene sliko aplikacije iz pomnilnika DDR.

Ta zasnova implementira zagonski program za nalaganje izvršljive slike ciljne aplikacije iz bliskovne naprave SPI v pomnilnik DDR za izvedbo. Program zagonskega nalagalnika, ki se izvaja iz eNVM, skoči na ciljno aplikacijo, shranjeno v pomnilniku DDR, potem ko je slika ciljne aplikacije kopirana v pomnilnik DDR.

Slika 3 Senčenje kode Multi-Stage Demo blokovni diagram zagonskega procesa

MDDR je konfiguriran za LPDDR, da deluje pri 166 MHz. “Dodatek: Konfiguracije LPDDR” na strani 22 prikazuje nastavitve konfiguracije LPDDR. DDR je konfiguriran pred izvajanjem glavne kode aplikacije.

Zagonski nalagalnik

Zagonski nalagalnik izvaja naslednje operacije:

1. Kopiranje slike ciljne aplikacije iz bliskovnega pomnilnika SPI v pomnilnik DDR.
2. Preslikava začetnega naslova pomnilnika DDR iz 0xA0000000 v 0x00000000 s konfiguracijo sistemskega registra DDR_CR.
3. Inicializacija kazalca sklada procesorja Cortex-M3 glede na ciljno aplikacijo. Prva lokacija vektorske tabele ciljne aplikacije vsebuje vrednost kazalca sklada. Vektorska tabela ciljne aplikacije je na voljo od naslova 0x00000000.
4. Nalaganje programskega števca (PC) za ponastavitev upravljalnika ciljne aplikacije za izvajanje slike ciljne aplikacije iz pomnilnika DDR. Obravnavalec ponastavitve ciljne aplikacije je na voljo v vektorski tabeli na naslovu 0x00000004.

Slika 4 Potek načrtovanja za Multi-Stage Metoda zagonskega postopka

Metoda zagona strojne opreme

1. Ustvarite izvršljivo dvojiško datoteko file z uporabo programske opreme Libero SoC.
2. Naloži dvojiško datoteko file v SPI flash z uporabo programske opreme Libero SoC.
3. Zaženite Hardware Boot Engine Design, da programirate FPGA in naložite sliko aplikacije iz bliskavice SPI v pomnilnik LPDDR.

Pri tej metodi Cortex-M3 neposredno zažene sliko ciljne aplikacije iz zunanjih pomnilnikov DDR. Zagonski mehanizem strojne opreme kopira sliko aplikacije iz bliskovne naprave SPI v pomnilnik DDR, preden sprosti ponastavitev procesorja Cortex-M3. Po sprostitvi ponastavitve se procesor Cortex-M3 zažene neposredno iz pomnilnika DDR. Ta metoda zahteva krajši čas zagona kot multi-stage zagonski postopek, saj se izogne ​​večkratnemu zagonutages in kopira sliko aplikacije v pomnilnik DDR v krajšem času. Ta predstavitvena zasnova implementira logiko zagonskega mehanizma v FPGA strukturo za kopiranje izvršljive slike ciljne aplikacije iz bliskavice SPI v pomnilnik DDR za izvedbo. Ta zasnova izvaja tudi bliskovni nalagalnik SPI, ki ga lahko izvede procesor Cortex-M3 za nalaganje izvedljive slike ciljne aplikacije v bliskovno napravo SPI z uporabo priloženega gostiteljskega vmesnika preko SmartFusion2 SoC FPGA MMUART_1. DIP stikalo1 na kompletu za varnostno ocenjevanje SmartFusion2 lahko uporabite za izbiro, ali želite programirati bliskovno napravo SPI ali izvesti kodo iz pomnilnika DDR. Če je izvedljiva ciljna aplikacija na voljo v bliskovni napravi SPI, se ob vklopu naprave zažene senčenje kode iz bliskovne naprave SPI v pomnilnik DDR. Zagonski mehanizem inicializira MDDR, kopira sliko iz bliskovne naprave SPI v pomnilnik DDR in znova preslika pomnilniški prostor DDR na 0x00000000 tako, da ohranja procesor Cortex-M3 v ponastavljenem stanju. Ko zagonski motor sprosti ponastavitev Cortex-M3, Cortex-M3 izvede ciljno aplikacijo iz pomnilnika DDR. Slika 5 prikazuje podroben blokovni diagram demo zasnove. FIC_0 je konfiguriran v podrejenem načinu za dostop do MSS SPI_0 iz nadrejenega AHB tkanja FPGA. Vmesnik MDDR AXI (DDR_FIC) je omogočen za dostop do pomnilnika DDR iz masterja AXI tkanine FPGA.

Slika 5 Predstavitveni blokovni diagram strojne opreme za senčenje strojne opreme

Zagonski motor
To je glavni del predstavitve senčenja kode, ki kopira sliko aplikacije iz bliskovne naprave SPI v pomnilnik DDR. Zagonski motor izvaja naslednje operacije:

1. Inicializacija MDDR za dostop do LPDDR pri 166 MHz z ohranjanjem procesorja Cortex-M3 v ponastavljenem stanju.
2. Kopiranje ciljne slike aplikacije iz bliskovne pomnilniške naprave SPI v pomnilnik DDR z uporabo glavnega modula AXI v strukturi FPGA prek vmesnika MDDR AXI.
3. Preslikava začetnega naslova pomnilnika DDR iz 0xA0000000 v 0x00000000 s pisanjem v sistemski register DDR_CR.
4. Sprostitev ponastavitve na procesor Cortex-M3 za zagon iz pomnilnika DDR.

Slika 6 Potek načrtovanja za metodo zagonskega motorja strojne opreme

Ustvarjanje slike ciljne aplikacije za pomnilnik DDR

Za zagon predstavitve je potrebna slika, ki jo je mogoče izvesti iz pomnilnika DDR. Uporabite opis povezovalnika production-execute-in-place-externalDDR.ld file ki je vključeno v zasnovo files za izdelavo slike aplikacije. Opis tega povezovalnika file definira začetni naslov pomnilnika DDR kot 0x00000000, ker zagonski nalagalnik ali zagonski mehanizem izvede preslikavo pomnilnika DDR iz 0xA0000000 v 0x00000000. Ta povezovalni skript ustvari sliko aplikacije z navodili, podatki in razdelki BSS v pomnilniku, katerega začetni naslov je 0x00000000. Preprosta utripajoča svetleča dioda (LED), slika aplikacije za ustvarjanje prekinitev na podlagi časovnika in stikala file je na voljo za to predstavitev.

SPI Flash Loader

SPI flash loader je implementiran za nalaganje vgrajenega SPI flash pomnilnika z izvedljivo sliko ciljne aplikacije iz gostiteljskega računalnika prek vmesnika MMUART_1. Procesor Cortex-M3 naredi vmesni pomnilnik za podatke, ki prihajajo prek vmesnika MMUART_1, in sproži periferni DMA (PDMA), da zapiše medpomnilniške podatke v SPI flash prek MSS_SPI0.

Zagon predstavitve
Če želite zagnati demo načrt, sledite spodnjim korakom: Demo prikazuje, kako naložiti sliko aplikacije v SPI flash in izvesti to sliko aplikacije iz zunanjih pomnilnikov DDR. Ta predstavitev ponuja exampslika aplikacije le sample_image_LPDDR.bin. Ta slika prikazuje pozdravna sporočila in sporočilo o prekinitvi časovnika na serijski konzoli ter utripa LED1 do LED8 na kompletu za varnostno ocenjevanje SmartFusion2. Če si želite ogledati sporočila o prekinitvah GPIO na serijski konzoli, pritisnite stikalo SW2 ali SW3.

Nastavitev predstavitvenega dizajna

Naslednji koraki opisujejo, kako nastavite demo za ploščo kompleta za ocenjevanje varnosti SmartFusion2: Povežite gostiteljski računalnik s priključkom J18 s kablom USB A do mini-B. Gonilniki za most USB v UART so samodejno zaznani. Preverite, ali je zaznavanje izvedeno v upravitelju naprav, kot je prikazano na sliki 7.

1. Če se gonilniki USB ne zaznajo samodejno, namestite gonilnik USB.
2. Za serijsko terminalsko komunikacijo prek kabla FTDI mini USB namestite gonilnik FTDI D2XX. Prenesite gonilnike in navodila za namestitev iz:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

Slika 7 Potek načrtovanja za metodo zagonskega motorja strojne opreme

Povežite mostičke na plošči SmartFusion2 Security Evaluation Kit, kot je prikazano v tabeli 2.

Pozor: Pred povezovanjem mostičkov izklopite stikalo za napajanje, SW7.

Tabela 2 Nastavitve mostička kompleta za ocenjevanje varnosti SmartFusion2

Skakalec	Pripni (od)	Pripni (za)	Komentarji
J22	1	2	Privzeto
J23	1	2	Privzeto
J24	1	2	Privzeto
J8	1	2	Privzeto
J3	1	2	Privzeto

V kompletu SmartFusion2 Security Evaluation Kit priključite napajalnik na priključek J6. Slika 8 prikazuje nastavitev plošče za izvajanje senčenja kode iz bliskavice SPI v predstavitev LPDDR v kompletu za ocenjevanje varnosti SmartFusion2.

Slika 8 Nastavitev varnostnega kompleta SmartFusion2

SPI Flash Loader in demo GUI za senčenje kode
To je potrebno za zagon predstavitve senčenja kode. SPI Flash Loader in Code Shadowing Demo GUI je preprost grafični uporabniški vmesnik, ki se izvaja na gostiteljskem računalniku za programiranje SPI Flash in zažene predstavitev kode shadowing na SmartFusion2 Security Evaluation Kit. UART se uporablja kot podčrtani komunikacijski protokol med gostiteljskim računalnikom in SmartFusion2 Security Evaluation Kit. Zagotavlja tudi razdelek serijske konzole za tiskanje sporočil o odpravljanju napak, prejetih od aplikacije prek vmesnika UART.

Slika 9 GUI SPI Flash Loader in Code Shadowing Demo

GUI podpira naslednje funkcije:

• Program SPI Flash: Programira sliko file v bliskavico SPI.
• Senčenje programa in kode iz SPI Flash v DDR: programira sliko file v SPI flash, ga prekopira v pomnilnik DDR in zažene sliko iz pomnilnika DDR.
• Senčenje programa in kode iz SPI Flash v SDR: programira sliko file v SPI flash, ga prekopira v pomnilnik SDR in zažene sliko iz pomnilnika SDR.
• Senčenje kode v DDR: Kopira obstoječo sliko file iz bliskavice SPI v pomnilnik DDR in zažene sliko iz pomnilnika DDR.
• Senčenje kode v SDR: Kopira obstoječo sliko file iz bliskavice SPI v pomnilnik SDR in zažene sliko iz pomnilnika SDR.

Za več informacij o GUI kliknite Pomoč.

Povežite razvojni komplet SmartFusion2 z računalnikom s kablom USB Blaster ali USB Blaster II. Nato sledite spodnjim korakom:

1. Vklopite razvojni komplet SmartFusion2.
2. Odprite predstavitveni grafični uporabniški vmesnik Code Shadowing v programski opremi Libero SoC.
3. Izberite ustrezne nastavitve za svoj dizajn in kliknite »Ustvari«, da ustvarite programiranje file.
4. Povežite se z razvojnim kompletom SmartFusion2 s kablom USB Blaster ali USB Blaster II.
5. Programirajte FPGA in naložite sliko aplikacije iz bliskavice SPI v pomnilnik LPDDR tako, da kliknete »Program« v predstavitvenem GUI za senčenje kode.

Izvajanje demo zasnove za Multi-Stage Metoda zagonskega postopka
Za zagon demo zasnove za multi-stagpostopek e-zagona, sledite spodnjim korakom:

1. Vklopite razvojni komplet SmartFusion2.
2. Povežite se z razvojnim kompletom SmartFusion2 s kablom USB Blaster ali USB Blaster II.
3. Ponastavite ploščo in počakajte, da zaključi postopek zagona.
4. Aplikacija se samodejno zažene iz pomnilnika LPDDR.

Naslednji koraki opisujejo, kako zagnati demo zasnovo za multi-stagmetoda postopka e-zagona:

1. Preklopite stikalo za napajanje SW7 na ON.
2. Programirajte napravo SmartFusion2 SoC FPGA s programiranjem file predvideno v zasnovi files (SF2_CodeShadowing_LPDDR_DF\Programiranje
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp z uporabo programske opreme za oblikovanje FlashPro.
3. Zaženite izvršljivo datoteko SPI Flash Loader in Code Shadowing Demo GUI file na voljo v dizajnu files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
4. Na spustnem seznamu COM Port izberite ustrezna vrata COM (kamor so usmerjeni serijski gonilniki USB).
5. Kliknite Poveži. Po vzpostavitvi povezave se Connect spremeni v Disconnect.
6. Kliknite Prebrskaj, da izberete example ciljna izvršljiva slika file priložen dizajnu files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/MultiStageBoot_method/sample_image_LPDDR.bin).
   Opomba: Za ustvarjanje koša za slike aplikacije file, glejte »Dodatek: Ustvarjanje izvršljivega koša File« na strani 24.
7. Privzeti začetni naslov bliskovnega pomnilnika SPI naj bo 0x00000000.
8. Izberite možnost Program and Code Shadowing from SPI Flash to DDR.
9. Kliknite Start, kot je prikazano na sliki 10, da naložite izvršljivo sliko v SPI flash in senčenje kode iz pomnilnika DDR.

Slika 10 Zagon predstavitve 

Če je naprava SmartFusion2 programirana s STAPL file v katerem MDDR ni konfiguriran za pomnilnik DDR, prikaže sporočilo o napaki, kot je prikazano na sliki 11.

Slika 11 Sporočilo o napačni napravi ali možnosti

Razdelek serijske konzole na GUI prikazuje sporočila o odpravljanju napak in začne programirati SPI flash ob uspešnem brisanju SPI flasha. Slika 12 prikazuje status zapisovanja bliskovnih datotek SPI.

Slika 12 Nalaganje Flash

1. Po uspešnem programiranju bliskavice SPI zagonski nalagalnik, ki deluje na SmartFusion2 SoC FPGA, kopira sliko aplikacije iz bliskavice SPI v pomnilnik DDR in zažene sliko aplikacije. Če je predložena slika sample_image_LPDDR.bin je izbrana, serijska konzola prikaže pozdravna sporočila, sporočila o prekinitvi stikala in prekinitvi časovnika, kot je prikazano na sliki 13 in sliki
2. Delujoči vzorec LED je prikazan na LED1 do LED8 v kompletu za ocenjevanje varnosti SmartFusion2.
3. Pritisnite stikala SW2 in SW3, da si ogledate sporočila o prekinitvah na serijski konzoli.

Slika 13 Izvajanje slike ciljne aplikacije iz pomnilnika DDR3

Slika 14 Sporočila časovnika in prekinitve v serijski konzoli

Izvajanje načrta metode zagona strojne opreme
Če želite zagnati demo zasnovo za metodo strojnega zagonskega motorja, sledite spodnjim korakom:

1. Vklopite razvojni komplet SmartFusion2.
2. Povežite se z razvojnim kompletom SmartFusion2 s kablom USB Blaster ali USB Blaster II.
3. Ponastavite ploščo in počakajte, da zaključi postopek zagona.
4. Aplikacija se samodejno zažene iz pomnilnika LPDDR.

Naslednji koraki opisujejo, kako zagnati zasnovo metode zagonskega motorja strojne opreme:

1. Preklopite stikalo za napajanje SW7 na ON.
2. Programirajte napravo SmarFusion2 SoC FPGA s programiranjem file predvideno v zasnovi files (SF2_CodeShadowing_LPDDR_DF\Programiranje Files\HWBootEngine_method\CodeShadowing_Fabric.stp z uporabo programske opreme za oblikovanje FlashPro.
3. Za programiranje bliskavice SPI postavite DIP stikalo SW5-1 v položaj ON. Ta izbira omogoča zagon Cortex-M3 iz eNVM. Pritisnite SW6 za ponastavitev naprave SmartFusion2.
4. Zaženite izvršljivo datoteko SPI Flash Loader in Code Shadowing Demo GUI file na voljo v dizajnu files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
5. Na spustnem seznamu COM Port izberite ustrezna vrata COM (kamor so usmerjeni serijski gonilniki USB).
6. Kliknite Poveži. Po vzpostavitvi povezave se Connect spremeni v Disconnect.
7. Kliknite Prebrskaj, da izberete example ciljna izvršljiva slika file priložen dizajnu files (SF2_CodeShadowing_LPDDR_DF/Sample Slike aplikacij/HWBootEngine_method/sample_image_LPDDR.bin).
   Opomba: Za ustvarjanje koša za slike aplikacije file, glejte »Dodatek: Ustvarjanje izvršljivega koša File« na strani 24.
8. Izberite možnost Hardware Boot Engine v Code Shadowing Method.
9. V meniju z možnostmi izberite možnost Program SPI Flash.
10. Kliknite Start, kot je prikazano na sliki 15, da naložite izvedljivo sliko v SPI flash.

Slika 15 Zagon predstavitve

Razdelek serijske konzole na GUI prikazuje sporočila o odpravljanju napak in status bliskovnega zapisovanja SPI, kot je prikazano na sliki 16.
Slika 16 Nalaganje Flash

1. Po uspešnem programiranju bliskavice SPI spremenite DIP stikalo SW5-1 v položaj OFF. Ta izbira omogoča zagon procesorja Cortex-M3 iz pomnilnika DDR.
2. Pritisnite SW6 za ponastavitev naprave SmartFusion2. Zagonski mehanizem kopira sliko aplikacije iz bliskavice SPI v pomnilnik DDR in sprosti ponastavitev na Cortex-M3, ki zažene sliko aplikacije iz pomnilnika DDR. Če je prikazana slika »sample_image_LPDDR.bin« se naloži v bliskavico SPI, serijska konzola prikaže pozdravna sporočila, prekinitev stikala (pritisnite SW2 ali SW3) in sporočila o prekinitvi časovnika, kot je prikazano na sliki 17, na LED1 do LED8 na SmartFusion2 pa je prikazan vzorec delujočega LED. Komplet za oceno varnosti.

Slika 17 Izvajanje slike ciljne aplikacije iz pomnilnika DDR3

Zaključek
Uspešno ste uporabili SmartFusion2 SoC FPGA s senčenjem kode iz pomnilnika SPI Flash v pomnilnik LPDDR. Ta predstavitev prikazuje zmožnost naprave SmartFusion2 za povezovanje s pomnilnikom DDR in za zagon izvedljive slike iz pomnilnika DDR s senčenjem kode iz pomnilniške naprave SPI flash . Prikazuje tudi dva načina implementacije senčenja kode na napravi SmartFusion2.

Dodatek: Konfiguracije LPDDR

Slika 18 Splošne nastavitve konfiguracije DDR

Slika 19 Nastavitve inicializacije pomnilnika DDR

Slika 20 Nastavitve časa pomnilnika DDR

Dodatek: Ustvarjanje izvršljivega koša File

Koš za izvedljivo datoteko file je potreben za programiranje bliskavice SPI za zagon predstavitve senčenja kode. Za ustvarjanje izvršljivega koša file iz "sample_image_LPDDR” SoftConsole, izvedite naslednje korake:

1. Zgradite projekt SoftConsole s povezovalnim skriptom production-execute-in-place-externalDDR.
2. Dodajte namestitveno pot SoftConsole, nprample,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin v 'Okoljske spremenljivke', kot je prikazano na sliki 21.

Slika 21 Dodajanje namestitvene poti SoftConsole

1. Dvokliknite paket file Bin-File-Generator.bat, ki se nahaja na: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sampmapo le_image_LPDDR, kot je prikazano na sliki 22.

Slika 22 Dodajanje namestitvene poti SoftConsole

• Smetnjak-File-Generator ustvari sample_image_LPDDR.bin file

Zgodovina revizij

Naslednja tabela prikazuje pomembne spremembe v tem dokumentu za vsako revizijo.

Revizija	Spremembe
Revizija 2 (april 2016)	Posodobljen dokument za izdajo programske opreme Libero SoC v11.7 (78258 SAR).
Revizija 1 (december 2015)	Začetna izdaja.

Podpora za izdelke

Microsemi SoC Products Group svoje izdelke podpira z različnimi podpornimi storitvami, vključno s storitvami za stranke, centrom za tehnično podporo strankam, webspletno mesto, elektronska pošta in prodajne pisarne po vsem svetu. Ta dodatek vsebuje informacije o stiku s skupino izdelkov Microsemi SoC in uporabi teh podpornih storitev.

Storitev za stranke
Obrnite se na službo za stranke za netehnično podporo za izdelke, kot so cene izdelkov, nadgradnje izdelkov, informacije o posodobitvah, status naročila in avtorizacija. Iz Severne Amerike pokličite 800.262.1060 Iz preostalega sveta pokličite 650.318.4460 Faks, od koder koli na svetu, 408.643.6913

Center za tehnično podporo strankam
Microsemi SoC Products Group zaposluje svoj center za tehnično podporo strankam z visoko usposobljenimi inženirji, ki vam lahko pomagajo odgovoriti na vaša vprašanja o strojni opremi, programski opremi in dizajnu o izdelkih Microsemi SoC. Center za tehnično podporo strankam porabi veliko časa za ustvarjanje opomb o aplikacijah, odgovorov na pogosta vprašanja o ciklu načrtovanja, dokumentacije o znanih težavah in različnih pogostih vprašanj. Zato prosimo, da preden stopite v stik z nami, obiščite naše spletne vire. Zelo verjetno smo že odgovorili na vaša vprašanja.

Tehnična podpora
Za podporo za izdelke Microsemi SoC obiščite
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webmesto
Po različnih tehničnih in netehničnih informacijah lahko brskate na domači strani Microsemi SoC Products Group na http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Obrnite se na tehnično podporo strankam Center
Center za tehnično podporo zaposlujejo visoko usposobljeni inženirji. Na center za tehnično podporo lahko stopite v stik po e-pošti ali prek skupine izdelkov Microsemi SoC webmesto.

E-pošta
Svoja tehnična vprašanja lahko pošljete na naš elektronski naslov in prejmete odgovore po elektronski pošti, faksu ali telefonu. Če imate težave z oblikovanjem, lahko svoj dizajn pošljete po e-pošti fileda prejme pomoč. E-poštni račun ves dan spremljamo. Ko nam pošljete svojo zahtevo, obvezno vključite svoje polno ime, ime podjetja in kontaktne podatke za učinkovito obdelavo vaše zahteve. E-poštni naslov tehnične podpore je soc_tech@microsemi.com.

Moji primeri
Stranke Microsemi SoC Products Group lahko oddajo in spremljajo tehnične primere na spletu, tako da odprejo Moje primere.

Zunaj ZDA
Stranke, ki potrebujejo pomoč zunaj časovnih pasov ZDA, se lahko obrnejo na tehnično podporo po e-pošti (soc_tech@microsemi.com) ali se obrnite na lokalno prodajno pisarno. Obiščite O nas za sezname prodajnih pisarn in kontaktne osebe podjetja.

Tehnična podpora ITAR
Za tehnično podporo za RH in RT FPGA, ki jih urejajo mednarodni predpisi o prometu z orožjem (ITAR), nas kontaktirajte prek soc_tech@microsemi.com. Druga možnost je, da v Mojih primerih izberete Da na spustnem seznamu ITAR. Za popoln seznam FPGA Microsemi, ki jih ureja ITAR, obiščite ITAR web page.Microsemi Corporation (Nasdaq: MSCC) ponuja obsežen portfelj polprevodniških in sistemskih rešitev za komunikacijske, obrambne in varnostne, vesoljske in industrijske trge. Izdelki vključujejo visoko zmogljiva in proti sevanju odporna analogna integrirana vezja z mešanimi signali, FPGA, SoC in ASIC; izdelki za upravljanje porabe energije; naprave za merjenje časa in sinhronizacijo ter rešitve za natančen čas, ki postavljajo svetovni standard za čas; naprave za obdelavo govora; RF rešitve; diskretne komponente; rešitve za shranjevanje v podjetju in komunikacijske rešitve, varnostne tehnologije in razširljivi anti-tamper izdelki; Ethernet rešitve; Powerover- Ethernet IC in srednji razponi; kot tudi zmogljivosti in storitve oblikovanja po meri. Microsemi ima sedež v Aliso Viejo v Kaliforniji in ima približno 4,800 zaposlenih po vsem svetu. Več o tem na www.microsemi.com.

Microsemi ne daje nobenega jamstva, zastopanja ali jamstva v zvezi s tukaj vsebovanimi informacijami ali primernostjo svojih izdelkov in storitev za kateri koli poseben namen, niti Microsemi ne prevzema nobene odgovornosti, ki izhaja iz uporabe ali uporabe katerega koli izdelka ali vezja. Izdelki, ki se prodajajo tukaj, in vsi drugi izdelki, ki jih prodaja Microsemi, so bili predmet omejenega testiranja in se ne smejo uporabljati v povezavi s kritično opremo ali aplikacijami. Za vse specifikacije delovanja velja, da so zanesljive, vendar niso preverjene, zato mora kupec opraviti in dokončati vsa testiranja delovanja in druga testiranja izdelkov, samih in skupaj s kakršnimi koli končnimi izdelki ali nameščenih v njih. Kupec se ne sme zanašati na nobene podatke in specifikacije delovanja ali parametre, ki jih zagotovi Microsemi. Kupec je dolžan samostojno ugotoviti ustreznost kateregakoli izdelka ter ga preizkusiti in preveriti. Podatki, ki jih Microsemi posreduje v nadaljevanju, so na voljo »takšni, kot so, kjer so« in z vsemi napakami, celotno tveganje, povezano s takimi informacijami, pa je v celoti na strani kupca. Microsemi nobeni stranki ne podeljuje, eksplicitno ali implicitno, nobenih patentnih pravic, licenc ali drugih pravic intelektualne lastnine, bodisi v zvezi s takimi informacijami samimi ali kar koli, kar je opisano v teh informacijah. Informacije v tem dokumentu so last družbe Microsemi in Microsemi si pridržuje pravico, da kadar koli brez predhodnega obvestila spremeni informacije v tem dokumentu ali katere koli izdelke in storitve.

Sedež podjetja Microsemi
One Enterprise, Aliso Viejo, CA 92656 ZDA

• Znotraj ZDA: +1 800-713-4113
• Zunaj ZDA: +1 949-380-6100
• Prodaja: +1 949-380-6136
• faks: +1 949-215-4996
• E-pošta: sales.support@microsemi.com

2016 Microsemi Corporation. Vse pravice pridržane. Microsemi in logotip Microsemi sta blagovni znamki Microsemi Corporation. Vse druge blagovne in storitvene znamke so last njihovih lastnikov.

Dokumenti / Viri

Microsemi DG0669 SmartFusion2 Senčenje kode iz SPI Flash v LPDDR pomnilnik [pdf] Uporabniški priročnik Senčenje kode DG0669 SmartFusion2 iz bliskavice SPI v pomnilnik LPDDR, DG0669, senčenje kode SmartFusion2 iz bliskavice SPI v pomnilnik LPDDR, bliskavice SPI v pomnilnik LPDDR

Reference

• Uporabniški priročnik