Microsemi DG0669 SmartFusion2 Code Shadowing de SPI Flash al LPDDR Memoro

Produktaj Informoj

La SmartFusion2 SoC FPGA estas alt-efikeca, malalt-potenca FPGA-solvo, kiu integras ARM Cortex-M3-procesoron, programeblajn analogajn kaj ciferecajn rimedojn, kaj altrapidajn komunikajn interfacojn sur ununura blato. La programaro Libero SoC v11.7 estas kompleta projektado por desegnado kun Microsemi FPGA-oj.

Produkta Uzado

Por uzi la SmartFusion2 SoC FPGA kun koda ombro de SPI Flash al LPDDR-memoro, sekvu la paŝojn sube:

Antaŭparolo

Celo
Ĉi tiu demonstraĵo estas por aparatoj SmartFusion®2-sur-blato (SoC) kampaj programeblaj pordegaj tabeloj (FPGA). Ĝi provizas instrukciojn pri kiel uzi la respondan referencdezajnon.

Intencita Publiko

Ĉi tiu demonstra gvidilo estas destinita por:

• FPGA-dizajnistoj
• Enkonstruitaj dizajnistoj
• Sistemnivelaj dizajnistoj

Referencoj
Vidu la jenon web paĝo por kompleta kaj ĝisdata listo de dokumentado pri aparato SmartFusion2: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
La sekvaj dokumentoj estas referitaj en ĉi tiu demonstra gvidilo.

• UG0331: SmartFusion2 Microcontroller Subsystem User Guide
• SmartFusion2 System Builder User Guide

SmartFusion2 SoC FPGA - Koda Ombro de SPI-Fulmo al LPDDR-Memoro

Enkonduko
Ĉi tiu demo-dezajno montras SmartFusion2 SoC FPGA-aparatajn kapablojn por kodombrado de la seria periferia interfaco (SPI) fulmmemora aparato al malalta potenco duobla datumrapideco (LPDDR) sinkrona dinamika hazarda alira memoro (SDRAM) kaj ekzekuti la kodon de LPDDR SDRAM. Figuro 1 montras la plej altan blokdiagramon por kodombrado de SPI-fulma aparato al LPDDR-memoro.

Figuro 1 Supra Nivela Blokdiagramo de la Demo

Kod-ombrado estas ekfunkciiga metodo, kiu estas uzata por prizorgi bildon de eksteraj, pli rapidaj kaj volatilaj memoroj (DRAM). Ĝi estas la procezo de kopiado de la kodo de ne-volatila memoro al la volatila memoro por ekzekuto. Kodombrado estas postulata, kiam la ne-volatila memoro asociita kun procesoro ne apogas hazardan aliron al la kodo por ekzekuti-en-loko, aŭ ekzistas nesufiĉa ne-volatila hazarda alirmemoro. En efikeco-kritikaj aplikoj, la ekzekutrapideco povas esti plibonigita per kodombrado, kie kodo estas kopiita al pli alta traira RAM por pli rapida ekzekuto. Ununura datumrapideco (SDR)/DDR SDRAM-memoroj estas uzitaj en aplikoj kiuj havas grandan aplikaĵan ruleblan bildon kaj postulas pli altan efikecon. Tipe, la grandaj ruleblaj bildoj estas stokitaj en ne-volatila memoro, kiel ekzemple NAND-fulmo aŭ SPI-fulmo, kaj kopiitaj al volatila memoro, kiel ekzemple SDR/DDR SDRAM-memoro, ĉe potenco por ekzekuto. SmartFusion2-aparatoj integras kvarageneracian fulm-bazitan FPGA-ŝtofon, ARM® Cortex®-M3-procesoron kaj alt-efikecajn komunikajn interfacojn sur ununura blato. La altrapidaj memorregiloj en la SmartFusion2-aparatoj estas uzataj por interfaci kun la eksteraj DDR2/DDR3/LPDDR-memoroj. La LPDDR-memoro povas esti funkciigita kun maksimuma rapideco de 166 MHz. La procesoro Cortex-M3 povas rekte funkcii la instrukciojn de ekstera DDR-memoro tra la mikroregila subsistemo (MSS) DDR (MDDR). La FPGA Cache Controller kaj MSS DDR-ponto pritraktas la datumfluon por pli bona agado.

Dezajnaj Postuloj
Certigu, ke vi havas la jenajn aparatajn kaj programajn postulojn:

Postuloj pri aparataro kaj programaro

Tabelo 1 Dezajnaj Postuloj

Dezajnaj Postuloj	Priskribo
Aparataro Postuloj
SmartFusion2 Sekureca Taksada Ilaro: • 12 V adaptilo • FlashPro4 • USB A al Mini – B USB-kablo	Rev D aŭ poste
Gastiganta komputilo aŭ tekkomputilo	Operaciumo Windows XP SP2 - 32-/64-bita Operaciumo Windows 7 - 32-/64-bita
Programaraj Postuloj
Libero® Sistemo-sur-blato (SoC)	v11.7
Programado de FlashPro	v11.7
SoftConsole	v3.4 SP1*
Gastigaj PC-ŝoforoj	USB al UART-ŝoforoj
Kadro por lanĉi demo-GUI	Microsoft .NET Framework 4 Kliento por lanĉi demo-GUI
Notu: *Por ĉi tiu demonstra gvidilo, estas uzata SoftConsole v3.4 SP1. Por uzi SoftConsole v4.0, vidu la TU0546: SoftConsole v4.0 kaj Libero SoC v11.7 Tutorial.

• SmartFusion2 Disvolva Ilaro
• Programaro Libero SoC v11.7
• USB Blaster aŭ USB Blaster II kablo

Demo Dezajno
La demo-dezajno uzas multi-stagMetodo de ekfunkciigo aŭ metodo de lanĉa motoro por ŝargi la aplikaĵon de SPI-fulmo al LPDDR-memoro. Sekvu la paŝojn sube: La dezajno files estas disponeblaj por elŝuto de la sekva vojo en la Microsemi webretejo: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

Dezajno filei inkluzivas:
La demo-dezajno filei inkluzivas:

• Sample aplikaj bildoj
• Programado files
• Libero
• GUI rulebla
• Ligilaj skriptoj
• DDR-agordo files
• Legumin.txt file

SmartFusion2 SoC FPGA - Kodo Shadowing de SPI Flash al LPDDR Memoro Figuro 2 montras la plej altan strukturon de la dezajno files. Por pliaj detaloj, referu al la Readme.txt file.

Figuro 2 Dezajno Files Supra Nivela Strukturo

Demo Dezajno Priskribo

Ĉi tiu demo-dezajno efektivigas kodan ombradteknikon por ekfunkciigi la aplikan bildon el DDR-memoro. Ĉi tiu dezajno ankaŭ disponigas gastigantan interfacon super SmartFusion2 SoC FPGA multi-reĝima universala nesinkrona/sinkrona ricevilo/dissendilo (MMUART) por ŝarĝi la celprogramon plenumeblan bildon en SPI-fulmon ligitan al la MSS SPI0-interfaco.
La kodombrado estas efektivigita en la sekvaj du metodoj:

• Plur-stagE startprocezo metodo uzante la Cortex-M3 procesoro
• Aparara ekfunkciigo-metodo uzante la FPGA-ŝtofon.

Multi-Stage Boot Procezo Metodo

1. Kreu aplikan bildon por DDR-memoro per la programaro Libero SoC.
2. Ŝarĝu la ŝarĝilon SPI Flash en SPI-fulmon per la programaro Libero SoC.
3. Rulu la Code Shadowing Demo GUI por programi la FPGA kaj ŝarĝi la aplikan bildon de SPI-fulmo al LPDDR-memoro.

La aplika bildo estas prizorgita de eksteraj DDR-memoroj en la sekvaj du botojtages:

• La procesoro Cortex-M3 ekfunkciigas la molan ekŝargilon de enigita nevolatila memoro (eNVM), kiu faras la kodan bildtranslokigon de SPI-fulm-aparato al DDR-memoro.
• La procesoro Cortex-M3 ekigas la aplikan bildon el DDR-memoro.

Ĉi tiu dezajno efektivigas ekŝargilan programon por ŝarĝi la cel-aplikaĵon plenumeblan bildon de SPI-fulm-aparato al DDR-memoro por ekzekuto. La ekŝargilprogramo kuranta de eNVM saltas al la cela aplikaĵo stokita en DDR-memoro post kiam la cela aplika bildo estas kopiita al DDR-memoro.

Figuro 3 Kodo Shadowing Multi-Stage Boot Process Demo Block Diagram

La MDDR estas agordita por LPDDR por funkcii ĉe 166 MHz. "Apendico: Agordoj de LPDDR" sur paĝo 22 montras la agordojn de LPDDR. La DDR estas agordita antaŭ ol ekzekuti la ĉefan aplikan kodon.

Ekŝargilo

La ekŝargilo faras la sekvajn operaciojn:

1. Kopiante la cel-aplikbildon de SPI-memoro al DDR-memoro.
2. Remapado de la komenca adreso de DDR-memoro de 0xA0000000 ĝis 0x00000000 agordante la sisteman registron DDR_CR.
3. Iniciatigante la procesoran stakmontrilon Cortex-M3 laŭ la cela aplikaĵo. La unua loko de la cela aplikaĵa vektortabelo enhavas la stakmontrilan valoron. La vektora tabelo de la cela aplikaĵo disponeblas ekde la adreso 0x00000000.
4. Ŝargante la programkalkulilon (PC) por restarigi prizorganton de la cela aplikaĵo por prizorgi la celprogramon bildon de la DDR-memoro. Restarigi prizorganton de la cela aplikaĵo haveblas en la vektora tabelo ĉe la adreso 0x00000004.

Figuro 4 Dezajna Fluo por Multi-Stage Boot Procezo Metodo

Aparataro Boot Engine Metodo

1. Generu plenumeblan binaron file uzante la programaron Libero SoC.
2. Ŝarĝu la binaron file en SPI-fulmon per la programaro Libero SoC.
3. Rulu la Hardware Boot Engine Design por programi la FPGA kaj ŝarĝi la aplikan bildon de SPI-fulmo al LPDDR-memoro.

En ĉi tiu metodo, la Cortex-M3 rekte ekfunkciigas la cel-aplikbildon de eksteraj DDR-memoroj. La aparatara lanĉa motoro kopias la aplikaĵon de SPI-fulm-aparato al DDR-memoro, antaŭ ol liberigi la rekomencigitan procesoron Cortex-M3. Post liberigo de la restarigo, la procesoro Cortex-M3 ekfunkciigas rekte el DDR-memoro. Ĉi tiu metodo postulas malpli da ekfunkciigo ol plur-stage startprocezo ĉar ĝi evitas multoblajn lanĉaĵojntagestas kaj kopias aplikan bildon al DDR-memoro en malpli da tempo. Ĉi tiu demo-dezajno efektivigas lanĉan motorlogikon en FPGA-ŝtofo por kopii la cel-aplikaĵon plenumeblan bildon de SPI-fulmo al la DDR-memoro por ekzekuto. Ĉi tiu dezajno ankaŭ efektivigas SPI-fulmŝargilon, kiu povas esti efektivigita per Cortex-M3-procesoro por ŝarĝi la cel-aplikaĵon plenumeblan bildon en SPI-fulm-aparaton uzante la provizitan gastigan interfacon super SmartFusion2 SoC FPGA MMUART_1. La DIP-ŝaltilo1 sur la Sekureca Evaluada Ilaro SmartFusion2 povas esti uzata por elekti ĉu programi la SPI-aparaton aŭ efektivigi la kodon el DDR-memoro. Se la plenumebla cela aplikaĵo disponeblas en SPI-fulm-aparato, la koda ombrado de SPI-a fulm-aparato al DDR-memoro estas komencita ĉe aparato-funkciigo. La lanĉa motoro pravigas la MDDR, kopias la Bildon de SPI-fulm-aparato al DDR-memoro, kaj remaps la DDR-memorspacon al 0x00000000 tenante la Cortex-M3-procesoron en rekomencigita. Post kiam lanĉa motoro liberigas la rekomencigitan Cortex-M3, la Cortex-M3 efektivigas la celan aplikaĵon el DDR-memoro. Figuro 5 montras la detalan blokdiagramon de la demo-dezajno. La FIC_0 estas agordita en Sklava reĝimo por aliri la MSS SPI_0 de FPGA-ŝtofo AHB-majstro. La MDDR AXI-interfaco (DDR_FIC) estas ebligita por aliri la DDR-memoron de FPGA-ŝtofo AXI-majstro.

Figuro 5 Kodo Shadowing Hardware Boot Engine Demo-Blokdiagramo

Boot Engine
Ĉi tiu estas la plej grava parto de la koda ombra demo, kiu kopias la aplikaĵon de la SPI-fulma aparato al la DDR-memoro. La lanĉa motoro faras la sekvajn operaciojn:

1. Komencante MDDR por aliro al LPDDR ĉe 166 MHz konservante la procesoron Cortex-M3 en rekomencigita.
2. Kopiante la cel-aplikaĵbildon de SPI-fulmmemora aparato al DDR-memoro uzante la AXI-mastro en la FPGA-ŝtofo per MDDR AXI-interfaco.
3. Remapado de la komenca adreso de DDR-memoro de 0xA0000000 ĝis 0x00000000 skribante al la sistema registro DDR_CR.
4. Liberigante rekomencon al Cortex-M3-procesoro por ekfunkciigi el DDR-memoro.

Figuro 6 Dezajna Fluo por Aparataro Boot Engine Metodo

Kreante Celon-Aplikan Bildon por DDR Memoro

Bildo kiu povas esti efektivigita de la DDR-memoro estas postulata por ruli la demo. Uzu la priskribon de ligilo production-execute-in-place-externalDDR.ld file tio estas inkluzivita en la dezajno files konstrui la aplikan bildon. Ĉi tiu ligila priskribo file difinas la komencan adreson de DDR-memoro kiel 0x00000000 ĉar la ekŝargilo aŭ lanĉa motoro elfaras DDR-memoro-remapadon de 0xA0000000 ĝis 0x00000000. Ĉi tiu ligila skripto kreas aplikan bildon kun instrukcioj, datumoj kaj BSS-sekcioj en memoro, kies komenca adreso estas 0x00000000. Simpla lumelsenda diodo (LED) palpebrumante, tempigilo kaj ŝaltilo bazita interrompa generacio aplika bildo file estas provizita por ĉi tiu demo.

SPI Flash Loader

La SPI-fulmŝargilo estas efektivigita por ŝarĝi la surŝipan SPI-fulmmemoron kun la plenumebla cela aplika bildo de la gastiga komputilo tra la MMUART_1-interfaco. La Cortex-M3-procesoro faras bufron por la datumoj venantaj super la MMUART_1-interfaco kaj iniciatas la ekstercentran DMA (PDMA) por skribi la bufritajn datenojn en SPI-fulmon tra la MSS_SPI0.

Prizorgante la Demonstracion
Por ruli la demo-dezajnon, sekvu la paŝojn sube: La demo montras kiel ŝargi la aplikan bildon en la SPI-fulmo kaj ekzekuti tiun aplikaĵon de eksteraj DDR-memoroj. Ĉi tiu demonstraĵo provizas eksample application image sample_image_LPDDR.bin. Ĉi tiu bildo montras la bonvenajn mesaĝojn kaj tempigilon-interrompan mesaĝon sur la seria konzolo kaj palpebrumas LED1 al LED8 sur la Sekureca Taksada Ilaro SmartFusion2. Por vidi la GPIO-interrompajn mesaĝojn sur la seria konzolo, premu SW2 aŭ SW3-ŝaltilon.

Agordi la Demo-Dezajnon

La sekvaj paŝoj priskribas kiel agordi la demo por SmartFusion2 Security Evaluation Kit-tabulo: Konektu la gastigan komputilon al la J18-Konektilo uzante la USB A al mini-B-kablo. La USB al UART-pontaj ŝoforoj estas aŭtomate detektitaj. Kontrolu ĉu la detekto estas farita en la aparata administranto kiel montrite en Figuro 7.

1. Se USB-ŝoforoj ne estas detektitaj aŭtomate, instalu la USB-ŝoforon.
2. Por seria fina komunikado per la mini-USB-kablo FTDI, instalu la ŝoforon FTDI D2XX. Elŝutu la ŝoforojn kaj instal-gvidilon de:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

Figuro 7 Dezajna Fluo por Aparataro Boot Engine Metodo

Konektu la jumpers sur la tabulo de SmartFusion2 Security Evaluation Kit, kiel montrite en Tabelo 2.

Atentu: Antaŭ ol fari la jumper-konektojn, malŝaltu la nutran ŝaltilon, SW7.

Tablo 2 SmartFusion2 Sekureca Taksada Kit Jumper Agordoj

Saltanto	Pinglo (De)	Alpinglo (Al)	Komentoj
J22	1	2	Defaŭlte
J23	1	2	Defaŭlte
J24	1	2	Defaŭlte
J8	1	2	Defaŭlte
J3	1	2	Defaŭlte

En la Sekureca Taksado de SmartFusion2, konektu la elektroprovizon al la J6-konektilo. Figuro 8 montras la tabul-aranĝon por ruli la kodan ombradon de SPI-fulmo al LPDDR-demo sur la SmartFusion2 Security Evaluation Kit.

Figuro 8 Agordo de SmartFusion2 Security Evaluation Kit

SPI Flash Loader kaj Code Shadowing Demo GUI
Ĉi tio estas bezonata por ruli la kodan ombran pruvon. SPI Flash Loader kaj Code Shadowing Demo GUI estas simpla grafika uzantinterfaco, kiu funkcias sur la mastro-komputilo por programi la SPI-fulmon kaj rulas la kodan ombran demonstraĵon sur la SmartFusion2 Security Evaluation Kit. UART estas uzata kiel la substreka komunika protokolo inter la gastiga komputilo kaj SmartFusion2 Security Evaluation Kit. Ĝi ankaŭ disponigas la serian konzolan sekcion por presi la sencimigajn mesaĝojn ricevitajn de la aplikaĵo per la UART-interfaco.

Figuro 9 SPI Flash Loader kaj Code Shadowing Demo GUI

La GUI subtenas la sekvajn funkciojn:

• Programo SPI Flash: Programas la bildon file en la SPI-fulmon.
• Programo kaj Code Shadowing de SPI Flash al DDR: Programas la bildon file en SPI-fulmon, kopias ĝin al la DDR-memoro, kaj ekigas la bildon el la DDR-memoro.
• Programo kaj Code Shadowing de SPI Flash al SDR: Programas la bildon file en SPI-fulmon, kopias ĝin al la SDR-memoro, kaj ekigas la bildon el la SDR-memoro.
• Code Shadowing al DDR: Kopias la ekzistantan bildon file de SPI-fulmo al la DDR-memoro kaj ekfunkciigas la bildon el la DDR-memoro.
• Code Shadowing al SDR: Kopias la ekzistantan bildon file de SPI-fulmo al la SDR-memoro kaj ekfunkciigas la bildon el la SDR-memoro.

Alklaku Helpon por pliaj informoj pri GUI.

Konektu la Disvolvan Ilaron SmartFusion2 al via komputilo per la kablo USB Blaster aŭ USB Blaster II. Poste sekvu la paŝojn sube:

1. Enŝaltu la Disvolvan Ilaron SmartFusion2.
2. Malfermu la Code Shadowing Demo GUI en la programaro Libero SoC.
3. Elektu la taŭgajn agordojn por via dezajno kaj alklaku "Generu" por generi la programadon file.
4. Konektu al la Disvolva Ilaro SmartFusion2 per la kablo USB Blaster aŭ USB Blaster II.
5. Programu la FPGA kaj ŝarĝu la aplikaĵon de SPI-fulmo al LPDDR-memoro per klako "Programo" en la Code Shadowing Demo GUI.

Kurante la Demo-Dezajnon por Multi-Stage Boot Procezo Metodo
Por ruli la demo-dezajnon por la multi-stagLa metodo de lanĉa procezo, sekvu la paŝojn sube:

1. Enŝaltu la Disvolvan Ilaron SmartFusion2.
2. Konektu al la Disvolva Ilaro SmartFusion2 per la kablo USB Blaster aŭ USB Blaster II.
3. Restarigu la tabulon kaj atendu, ke ĝi kompletigos la lanĉan procezon.
4. La aplikaĵo funkcios aŭtomate el LPDDR-memoro.

La sekvaj paŝoj priskribas kiel ruli la demo-dezajnon por multi-ojtage startproceza metodo:

1. Ŝanĝu la nutradŝaltilon SW7 al ON.
2. Programu la SmartFusion2 SoC FPGA-aparaton kun la programado file provizita en la dezajno files (SF2_CodeShadowing_LPDDR_DF\Programado
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp uzante la programon de dezajno FlashPro.
3. Lanĉu la SPI Flash Loader kaj Code Shadowing Demo GUI efektivigebla file disponebla en la dezajno files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
4. Elektu la taŭgan COM-havenon (al kiu estas direktitaj la USB-Seriaj ŝoforoj) el la fallisto COM-Haveno.
5. Klaku Konekti. Post establi la konekton, Konekti ŝanĝiĝas al Malkonekti.
6. Klaku Foliumi por elekti la ekzampla cela rulebla bildo file provizita per la dezajno files (SF2_CodeShadowing_LPDDR_DF/Sample Apliko Bildoj/MultiStageBoot_metodo/jample_image_LPDDR.bin).
   Notu: Por generi la aplikan bildujon file, raportu al "Apendico: Generado de Efektivigebla Rubujo File” sur paĝo 24.
7. Konservu la komencan adreson de la SPI-memoro defaŭlte ĉe 0x00000000.
8. Elektu la opcion Programo kaj Kodo Shadowing de SPI Flash al DDR.
9. Alklaku Komencu kiel montrite en Figuro 10 por ŝargi la plenumeblan bildon en SPI-fulmon kaj kodan ombron el DDR-memoro.

Figuro 10 Komencante la Demo 

Se la aparato SmartFusion2 estas programita per STAPL file en kiu MDDR ne estas agordita por DDR-memoro, tiam ĝi montras erarmesaĝon, kiel montrite en Figuro 11.

Figuro 11 Malĝusta Aparato aŭ Opcia Mesaĝo

La seria konzola sekcio sur la GUI montras la sencimigajn mesaĝojn kaj komencas programi SPI-fulmon sur sukcese forigante la SPI-fulmon. Figuro 12 montras la staton de SPI-fulmskribo.

Figuro 12 Flash Ŝargado

1. Dum programado de la SPI-fulmo sukcese, la ekŝargilo funkcianta per SmartFusion2 SoC FPGA kopias la aplikaĵbildon de SPI-fulmo al la DDR-memoro kaj ekfunkciigas la aplikaĵbildon. Se la provizita bildo sample_image_LPDDR.bin estas elektita, la seria konzolo montras la bonvenajn mesaĝojn, ŝalti interrompon kaj tempigilon interrompajn mesaĝojn kiel montrite en Figuro 13 kaj Figuro.
2. Kuranta LED-ŝablono estas montrata sur LED1 ĝis LED8 sur la SmartFusion2 Security Evaluation Kit.
3. Premu SW2 kaj SW3-ŝaltiloj por vidi interrompajn mesaĝojn sur seria konzolo.

Figuro 13 Funkcianta la Celon-Aplikan Bildon de DDR3 Memoro

Figuro 14 Temporizilo kaj Interrompaj Mesaĝoj en Seria Konzolo

Kurante la Aparataro Boot Engine Metodo Dezajno
Por ruli la demo-dezajnon por la aparatara lanĉa motora metodo, sekvu la paŝojn sube:

1. Enŝaltu la Disvolvan Ilaron SmartFusion2.
2. Konektu al la Disvolva Ilaro SmartFusion2 per la kablo USB Blaster aŭ USB Blaster II.
3. Restarigu la tabulon kaj atendu, ke ĝi kompletigos la lanĉan procezon.
4. La aplikaĵo funkcios aŭtomate el LPDDR-memoro.

La sekvaj paŝoj priskribas kiel ruli la aparatan lanĉan metodon de dezajno:

1. Ŝanĝu la nutradŝaltilon SW7 al ON.
2. Programu la SmarFusion2 SoC FPGA-aparaton kun la programado file provizita en la dezajno files (SF2_CodeShadowing_LPDDR_DF\Programado Files\HWBootEngine_method\CodeShadowing_Fabric.stp uzante la programon de dezajno FlashPro.
3. Por programi la SPI Flash faru DIP-ŝaltilon SW5-1 al ON-pozicio. Ĉi tiu elekto faras lanĉi Cortex-M3 de eNVM. Premu SW6 por restarigi la SmartFusion2-aparaton.
4. Lanĉu la SPI Flash Loader kaj Code Shadowing Demo GUI efektivigebla file disponebla en la dezajno files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
5. Elektu la taŭgan COM-havenon (al kiu estas direktitaj la USB-Seriaj ŝoforoj) el la fallisto COM-Haveno.
6. Klaku Konekti. Post establi la konekton, Konekti ŝanĝiĝas al Malkonekti.
7. Klaku Foliumi por elekti la ekzampla cela rulebla bildo file provizita per la dezajno files (SF2_CodeShadowing_LPDDR_DF/Sample Apliko Bildoj/HWBootEngine_method/sample_image_LPDDR.bin).
   Notu: Por generi la aplikan bildujon file, raportu al "Apendico: Generado de Efektivigebla Rubujo File” sur paĝo 24.
8. Elektu opcion de Hardware Boot Engine en Code Shadowing Method.
9. Elektu la opcion Programo SPI Flash el Opcioj-menuo.
10. Alklaku Komencu, kiel montrite en Figuro 15 por ŝargi la plenumeblan bildon en SPI-fulmon.

Figuro 15 Komencante la Demo

La seria konzola sekcio sur la GUI montras la sencimigajn mesaĝojn kaj la staton de SPI-fulmskribo, kiel montrite en Figuro 16.
Figuro 16 Flash Ŝargado

1. Post programi la SPI-fulmon sukcese, ŝanĝu DIP-ŝaltilon SW5-1 al OFF-pozicio. Ĉi tiu elekto faras lanĉi la procesoron Cortex-M3 el DDR-memoro.
2. Premu SW6 por restarigi la SmartFusion2-aparaton. La lanĉa motoro kopias la aplikaĵbildon de SPI-fulmo al la DDR-memoro kaj liberigas rekomencigitan al Cortex-M3, kiu ekigas la aplikaĵbildon el DDR-memoro. Se la provizita bildo “sample_image_LPDDR.bin” estas ŝarĝita al SPI-fulmo, la seria konzolo montras la bonvenajn mesaĝojn, ŝaltilinterrompon (premu SW2 aŭ SW3) kaj tempigilo-interrompajn mesaĝojn, kiel montrite en Figuro 17 kaj funkcianta LED-ŝablono estas montrata sur LED1 ĝis LED8 sur la SmartFusion2. Sekureca Taksada Ilaro.

Figuro 17 Funkcianta la Celon-Aplikan Bildon de DDR3 Memoro

Konkludo
Vi sukcese uzis la SmartFusion2 SoC FPGA kun koda ombrado de SPI Flash al LPDDR-memoro. Ĉi tiu demo montras la kapablon de la SmartFusion2-aparato por interfaci kun DDR-memoro kaj ruli la plenumeblan bildon el la DDR-memoro per ombrado de kodo de SPI-memoro-aparato. . Ĝi ankaŭ montras du metodojn de efektivigo de koda ombra sur la aparato SmartFusion2.

Apendico: LPDDR-Agordoj

Figuro 18 Ĝeneralaj agordoj de DDR-agordoj

Figuro 19 Agordoj pri Inicialigado de DDR Memoro

Figuro 20 Agordoj pri DDR-memoro-tempigo

Apendico: Generado de Plenumebla Rubujo File

La rulebla rubujo file estas postulata por programi la SPI-fulmon por ruli la kodan ombran pruvon. Por generi la ruleblan rubujon file el “sample_image_LPDDR” SoftConsole, faru la sekvajn paŝojn:

1. Konstruu la SoftConsole-projekton per la ligila skripto production-execute-in-place-externalDDR.
2. Aldonu la instalvojon de SoftConsole, ekzample,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, al la 'Mediaj Variabloj', kiel montrite en Figuro 21.

Figuro 21 Aldono de SoftConsole Instala Vojo

1. Duoble alklaku la aron file Bin-File-Generator.bat situanta ĉe: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sample_image_LPDDR-dosierujo, kiel montrite en Figuro 22.

Figuro 22 Aldono de SoftConsole Instala Vojo

• La Rubujo-File-Generatoro kreas sample_image_LPDDR.bin file

Historio de Revizio

La sekva tabelo montras gravajn ŝanĝojn faritajn en ĉi tiu dokumento por ĉiu revizio.

Revizio	Ŝanĝoj
Revizio 2 (aprilo 2016)	Ĝisdatigis la dokumenton por la programo Libero SoC v11.7 (SAR 78258).
Revizio 1 (decembro 2015)	Komenca eldono.

Produkta Subteno

Microsemi SoC Products Group subtenas siajn produktojn per diversaj helpservoj, inkluzive de Klienta Servo, Klienta Teknika Subtena Centro, webretejo, retpoŝto, kaj tutmonde vendaj oficejoj. Ĉi tiu apendico enhavas informojn pri kontaktado de Microsemi SoC Products Group kaj uzado de ĉi tiuj helpservoj.

Klienta Servo
Kontaktu Klienta Servo por ne-teknika produkta subteno, kiel produkta prezo, produktaj ĝisdatigoj, ĝisdatigaj informoj, mendo-statuso kaj rajtigo. El Nordameriko, voku 800.262.1060 El la resto de la mondo, voku 650.318.4460 Faksi, de ie ajn en la mondo, 408.643.6913

Klienta Teknika Subtena Centro
Microsemi SoC Products Group provizas sian Klientan Teknikan Subtenan Centron kun tre lertaj inĝenieroj, kiuj povas helpi respondi viajn aparataron, programaron kaj desegnajn demandojn pri Microsemi SoC-Produktoj. La Klienta Teknika Subtena Centro pasigas multe da tempo kreante aplikajn notojn, respondojn al oftaj dezajnaj ciklo-demandoj, dokumentadon pri konataj problemoj kaj diversaj Oftaj Demandoj. Do, antaŭ ol vi kontaktu nin, bonvolu viziti niajn retajn rimedojn. Tre verŝajne ni jam respondis viajn demandojn.

Teknika Subteno
Por Microsemi SoC Products Support, vizitu
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webretejo
Vi povas foliumi diversajn teknikajn kaj ne-teknikajn informojn sur la ĉefpaĝo de Microsemi SoC Products Group, ĉe http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Kontakti la Teknikan Subtenon de Kliento Centro
Tre spertaj inĝenieroj dungis la Teknikan Subtenan Centron. La Teknika Subtena Centro povas esti kontaktita retpoŝte aŭ per la Microsemi SoC Products Group webretejo.

Retpoŝto
Vi povas komuniki viajn teknikajn demandojn al nia retadreso kaj ricevi respondojn per retpoŝto, telefakso aŭ telefono. Ankaŭ, se vi havas problemojn pri dezajno, vi povas retpoŝti vian dezajnon files ricevi helpon. Ni konstante kontrolas la retpoŝtan konton dum la tuta tago. Sendante vian peton al ni, bonvolu nepre inkluzivi vian plenan nomon, kompanian nomon kaj viajn kontaktinformojn por efika prilaborado de via peto. La retadreso de teknika subteno estas soc_tech@microsemi.com.

Miaj Kazoj
Klientoj de Microsemi SoC Products Group povas sendi kaj spuri teknikajn kazojn interrete irante al Miaj Kazoj.

Ekster Usono
Klientoj bezonantaj helpon ekster la usonaj horzonoj povas aŭ kontakti teknikan subtenon per retpoŝto (soc_tech@microsemi.com) aŭ kontaktu lokan vendan oficejon. Vizitu Pri Ni por vendaj oficejo-listoj kaj kompaniaj kontaktoj.

ITAR Teknika Subteno
Por teknika subteno pri RH kaj RT FPGA-oj reguligitaj de Internacia Trafiko en Armiloj (ITAR), kontaktu nin per soc_tech@microsemi.com. Alternative, ene de Miaj Kazoj, elektu Jes en la fallisto de ITAR. Por kompleta listo de ITAR-reguligitaj Microsemi FPGA-oj, vizitu la ITAR web paĝo.Microsemi Corporation (Nasdaq: MSCC) ofertas ampleksan biletujon de duonkonduktaĵoj kaj sistemaj solvoj por komunikado, defendo kaj sekureco, aerospaco kaj industriaj merkatoj. Produktoj inkluzivas alt-efikecajn kaj radiad-harditajn analogajn mikssignajn integrajn cirkvitojn, FPGAojn, SoCojn kaj ASICojn; produktoj pri administrado de potenco; tempaj kaj sinkronigaj aparatoj kaj precizaj tempsolvoj, fiksante la mondan normon por tempo; aparatoj pri voĉa prilaborado; RF-solvoj; diskretaj komponantoj; entreprenaj stokado kaj komunikado solvoj, sekureco teknologioj kaj skalebla kontraŭ-tamper produktoj; Eterretaj solvoj; Powerover-Eterreto ICs kaj midspans; same kiel laŭmendajn dezajnokapablojn kaj servojn. Microsemi havas ĉefsidejon en Aliso Viejo, Kalifornio, kaj havas proksimume 4,800 dungitojn tutmonde. Lernu pli ĉe www.microsemi.com.

Microsemi faras neniun garantion, reprezentadon aŭ garantion koncerne la informojn enhavitajn ĉi tie aŭ la taŭgecon de ĝiaj produktoj kaj servoj por iu ajn aparta celo, nek Microsemi supozas ajnan respondecon de la apliko aŭ uzo de ajna produkto aŭ cirkvito. La produktoj venditaj ĉi-suba kaj ĉiuj aliaj produktoj venditaj de Microsemi estis submetitaj al limigitaj provoj kaj ne devus esti uzataj kune kun misi-kritika ekipaĵo aŭ aplikoj. Oni kredas, ke ajnaj agadospecifoj estas fidindaj sed ne estas kontrolitaj, kaj Aĉetanto devas fari kaj plenumi ĉiujn agadojn kaj aliajn provojn de la produktoj, sole kaj kune kun aŭ instalitaj en iuj finaj produktoj. Aĉetanto ne devas fidi iujn ajn datumojn kaj agado-specifojn aŭ parametrojn provizitajn de Microsemi. Estas la respondeco de la Aĉetanto sendepende determini taŭgecon de iuj produktoj kaj testi kaj kontroli la samon. La informoj provizitaj de Microsemi ĉi-sube estas provizitaj "kiel estas, kie estas" kaj kun ĉiuj misfunkciadoj, kaj la tuta risko asociita kun tiaj informoj estas tute kun la Aĉetanto. Microsemi ne donas, eksplicite aŭ implicite, al iu ajn partio ajnajn patentajn rajtojn, licencojn, aŭ ajnajn aliajn IP-rajtojn, ĉu koncerne tiajn informojn mem aŭ io ajn priskribitan per tiaj informoj. Informoj provizitaj en ĉi tiu dokumento estas proprieta de Microsemi, kaj Microsemi rezervas la rajton fari ajnajn ŝanĝojn al la informoj en ĉi tiu dokumento aŭ al ajnaj produktoj kaj servoj iam ajn sen avizo.

Microsemi Korporacia Ĉefsidejo
One Enterprise, Aliso Viejo, CA 92656 Usono

• Ene Usono: +1 800-713-4113
• Ekstere Usono: +1 949-380-6100
• Vendo: +1 949-380-6136
• Faksi: +1 949-215-4996
• Retpoŝto: sales.support@microsemi.com

2016 Microsemi Corporation. Ĉiuj rajtoj rezervitaj. Microsemi kaj la Microsemi-emblemo estas varmarkoj de Microsemi Corporation. Ĉiuj aliaj varmarkoj kaj servomarkoj estas la posedaĵo de siaj respektivaj posedantoj.

Dokumentoj/Rimedoj

Microsemi DG0669 SmartFusion2 Code Shadowing de SPI Flash al LPDDR Memoro [pdf] Uzantogvidilo DG0669 SmartFusion2 Code Shadowing de SPI Flash al LPDDR Memoro, DG0669, SmartFusion2 Code Shadowing de SPI Flash al LPDDR Memory, SPI Flash al LPDDR Memory

Referencoj

• Uzanto Manlibro